CN106662903A - 使用开关的供电电压节点耦合 - Google Patents

使用开关的供电电压节点耦合 Download PDF

Info

Publication number
CN106662903A
CN106662903A CN201580045858.2A CN201580045858A CN106662903A CN 106662903 A CN106662903 A CN 106662903A CN 201580045858 A CN201580045858 A CN 201580045858A CN 106662903 A CN106662903 A CN 106662903A
Authority
CN
China
Prior art keywords
supply voltage
switch
bus
node
equipment according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580045858.2A
Other languages
English (en)
Other versions
CN106662903B (zh
Inventor
S·B·帕蒂尔
D·斯塔夏克
M·P·圣劳伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106662903A publication Critical patent/CN106662903A/zh
Application granted granted Critical
Publication of CN106662903B publication Critical patent/CN106662903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

一种设备包含：第一节点，其经配置以将第一供电电压提供到第一装置；以及第二节点，其经配置以将第二供电电压提供到第二装置。所述设备进一步包含总线，其经配置以便以通信方式耦合所述第一装置与所述第二装置。所述设备还包含开关，其经配置以耦合所述第一节点与所述第二节点。

Description

使用开关的供电电压节点耦合
相关申请案的交叉参考
本申请案主张来自共同拥有的于2014年9月4日申请的第62/045,916号美国临时专利申请案以及于2015年1月22日申请的第14/603,130号美国非临时专利申请案的优先权，所述申请案的内容以全文引用的方式明确地并入本文中。
技术领域
本发明大体上涉及电子装置，且更明确地说，涉及用于电子装置的供电电压。
背景技术
技术的进步已经产生了更小且更强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包含无线计算装置，例如便携式无线电话、个人数字助理(PDA)、平板计算机以及寻呼装置，其体积小，重量轻，且便于由用户携带。许多此类计算装置包含并入于其中的其它装置。举例来说，无线电话还可包含数字静态相机、数码摄像机、数字记录器和音频文件播放器。并且，此类计算装置可处理可执行指令，包含软件应用程序，例如可用以接入互联网的网络浏览器应用程序，以及利用静态或摄像机并提供多媒体播放功能性的多媒体应用程序。
计算装置或其它电子装置可包含执行各种操作的多个组件。所述组件的操作可从所述计算装置的电源汲取不同电流，这可更改提供到所述组件的供电电压。举例来说，特定组件的操作可增加或减小提供到计算装置的其它组件的供电电压(基于所述组件正从电源汲取更少电流还是更多电流)。在一些情况下，供电电压的变化可与计算装置的较差性能或故障相关联，例如通过致使装置操作偏离操作条件的目标范围。
发明内容
一种设备包含第一装置(例如第一处理器核心)、第二装置(例如第二处理器核心)和开关。所述第一装置和所述第二装置可使用总线(例如同步总线)来通信。所述开关可耦合：第一节点，其将第一供电电压提供到第一装置；以及第二节点，其将第二电源电压提供到第二装置。所述开关可通过提供第一节点与第二节点之间的低阻抗路径，来在第一装置与第二装置之间的通信期间，大体上“均衡”第一供电电压和第二供电电压。提供低阻抗路径可减少或避免总线处可由第一供电电压与第二供电电压之间的变化所导致的延迟和时钟变化的情况。
在特定方面，一种设备包含：第一节点，其经配置以将第一供电电压提供到第一装置；以及第二节点，其经配置以将第二供电电压提供到第二装置。所述设备进一步包含总线，其经配置以便以通信方式耦合所述第一装置与所述第二装置。所述设备还包含开关，其经配置以耦合所述第一节点与所述第二节点。
在另一特定方面中，一种方法包含将第一供电电压提供到第一装置。所述第一供电电压是经由第一节点提供到所述第一装置。所述方法进一步包含将第二供电电压提供到第二装置。所述第二供电电压是经由第二节点提供到所述第二装置。所述方法进一步包含激活开关以耦合所述第一节点和所述第二节点。
在另一特定方面中，一种设备包含：用于将第一供电电压提供到第一装置的装置；以及用于将第二供电电压提供到第二装置的装置。所述设备进一步用于以通信方式耦合所述第一装置和所述第二装置的装置。所述设备还包含用于耦合所述用于提供第一供电电压的装置和所述用于提供第二供电电压的装置的装置。
在另一特定方面中，一种非暂时性计算机可读媒体存储可由处理器执行以起始操作的指令。所述操作包含激活开关以耦合第一节点和第二节点。所述第一节点将第一供电电压提供到第一装置，且第二节点将第二供电电压提供到第二装置。所述第一装置和所述第二装置经由总线以通信方式耦合。
所揭示方面中的至少一者所提供的一个特定优点是电子装置的改进的性能，例如包含使用同步总线通信的多个处理器核心的电子装置。通过提供将供电电压提供到处理器核心的节点之间的低阻抗路径，供电电压的变化可减小或避免。因此，供电电压的“失配”所导致的时钟变化可减小或避免，从而改进所述电子装置的操作。本发明的其它方面、优点和特征将在审阅全部申请案之后变得显而易见，所述全部申请案包含以下章节：附图说明、具体实施方式和权利要求书。
附图说明
图1是包含开关的电子装置的特定说明性方面的框图。
图2是在图1的电子装置的某些组件的特定说明性方面的框图。
图3是包含开关的电子装置的操作方法的特定说明性方面的流程图。
图4是包含开关的电子装置的框图。
具体实施方式
参看图1，电子装置100包含第一装置104(例如第一处理器核心)，和第二装置106(例如第二处理器核心)。第一装置104和第二装置106可包含于共用集成电路中。在另一个实施方案中，第一装置104包含于第一集成电路中，且第二装置包含于第二集成电路中。第一集成电路和第二集成电路可具有堆叠裸片配置，例如堆叠三维(3D)配置，作为说明性实例。
电子装置100进一步包含电源102、第一标头开关108，和第二标头开关110。电源102经配置以产生供电电压(VDD)。第一标头开关108经配置以基于供电电压VDD产生第一供电电压(VDD1)，且第二标头开关110经配置以基于供电电压VDD产生第二供电电压(VDD2)。
第一装置104经配置以经由第一节点120接收第一供电电压VDD1，且第二装置106经配置以经由第二节点122接收第二供电电压VDD2。第一装置104经由第一节点120耦合到第一标头开关108，且第二装置106经由第二节点122耦合到第二标头开关110。在特定方面，标头开关108、110各自包含p型金属氧化物半导体场效应晶体管(pMOSFET)。标头开关108、110可各自对应于块标头开关(BHS)，其在电子装置100处通过选择性地将节点120、122从供电电压VDD1、VDD2去耦，来执行电力选通功能。标头开关108、110可具有类似或相同大小(例如可具有类似的晶体管宽度与长度比率)。标头开关108、110可排列成并行配置。
在说明性实施方案中，电子装置100是经封装半导体装置，且供电电压VDD是通过一或多个封装层103投送。封装层103可包含经封装半导体装置的一或多个再分布层(RDL)、一或多个其它层，或其组合。供电电压VDD可经由凸块105、107从一或多个封装层103投送到标头开关108、110。举例来说，凸块105可包含第一倒装芯片凸块，且凸块107可包含第二倒装芯片凸块。倒装芯片凸块的实例是受控塌陷芯片连接(C4)。凸块105、107可排列成并行配置。
电子装置100进一步包含开关112(例如均衡开关)，例如pMOSFET。当激活开关112时，开关112可具有低阻抗。举例来说，当经由晶体管的栅极端子处的栅电压激活晶体管时，晶体管的漏极到源极路径(或晶体管的源极到漏极路径)可为低阻抗路径。为了进一步说明，当激活开关112时，可选择开关112的晶体管宽度与长度比率，以促进节点120、122之间的低阻抗。如本文所使用“低阻抗”可指使得第一供电电压VDD1和第二供电电压VDD2大体上均衡(例如当第一供电电压VDD1与第二供电电压VDD2之间的差小于阈值电压，例如大约0.1毫伏(mV)，作为说明性实例)的阻抗。作为另一实例，与去活(例如断开)开关112时相比，当激活(例如接通)开关112时，开关112可具有“低阻抗”。
电子装置100进一步包含总线114，其经配置以便以通信方式耦合第一装置104和第二装置106。总线114可对应于同步总线，其中使用共用时钟信号来发送和接收通信。在特定方面，电子装置100进一步包含存储器(未图示)，其可由第一装置104存取，且由第一供电电压VDD1供电。
开关112经配置以响应于第一装置104与第二装置106之间的通信，提供节点120、122之间的低阻抗路径。举例来说，响应于经由总线114的通信(例如在裝置104、106交换计算结果、提供状态信息，或执行其它装置到装置操作时，作为说明性实例)，可激活(例如接通)开关112。开关112的激活可通过创建节点120、122之间的低阻抗路径，来大体上均衡供电电压VDD1、VDD2(例如可致使供电电压VDD1、VDD2大约为0.9伏，作为说明性实例)。开关112可经配置以响应于第一装置104或第二装置106中的一或多者进入睡眠模式(例如在第一装置104处或第二装置106处的不活动周期之后)而去耦节点120、122。举例来说，可使开关112去活(例如断开)，以去耦节点120、122。
在操作期间，裝置104、106中的一者或两者可控制标头开关108、110和开关112。举例来说，第一装置104可通过在标头开关108的pMOSFET的栅极端子处断言第一控制信号来去活标头开关108。第一装置104可响应于第一装置104的不活动周期，例如响应于特定数目的时钟循环的到期而不执行指令，而断言第一控制信号，作为说明性实例。为了进一步说明，第二装置106可通过在标头开关110的pMOSFET的栅极端子处断言第二控制信号来去活标头开关110。第二装置106可响应于第二装置106的不活动周期，例如响应于特定数目的时钟循环的到期而不执行指令，而断言第二控制信号，作为说明性实例。标头开关108、110的去活可节省电子装置100处的电力，例如通过从电源102汲取较少的电流。
在特定方面，当激活标头开关108、110两者时，激活开关112。举例来说，电子装置100可包含具有耦合到节点120、122的输入以及耦合到开关112的输出的电路。所述电路可经配置以在标头开关108、110激活时激活开关112。作为非限制性的说明性实例，开关112可包含pMOSFET，且所述电路可包含“与非”逻辑门，其具有耦合到节点120、122的输入，且具有耦合到pMOSFET的栅极端子的输出。在此实例中，可响应于标头开关108、110两者的激活来激活pMOSFET，且可响应于标头开关108、110中的一者或两者的去活来使pMOSFET去活。在其它实施方案中，所述电路可响应从裝置104、106接收到的启用信号。举例来说，所述电路可包含“与”逻辑门或“与非”逻辑门，其响应于从裝置104、106接收到的启用信号。
或者或另外，电子装置100可包含耦合到总线114的电路。所述电路可经配置以检测总线114处的通信(例如通过“窥探”总线114)，且响应于检测到总线114处的通信而激活开关112。当总线114处不发生通信时，所述电路可经配置以去活开关112。在此实例中，当标头开关108、110在作用中时(例如在裝置104、106在作用中，但不经由总线114交换通信时)，开关112可偶尔去活。
或者或另外，电子装置100可包含经配置以确定供电电压VDD1、VDD2之间的差的电路。举例来说，所述电路可包含耦合到节点120、122的比较器。比较器可经配置以比较供电电压VDD1、VDD2，以确定差并将所述差与阈值(例如参考电压)进行比较。如果所述差满足(例如超过)所述阈值，那么比较器可激活开关112。如果所述差未能满足所述阈值，那么比较器可去活开关112。
可将开关112用作精细粒度电力选通装置或用作粗略粒度电力选通装置。为了说明，标头开关108、110和开关112中的一或多者可由图1中未图示的另一装置控制。举例来说，电力管理集成电路(PMIC)可接入标头开关108、110和开关112中的任一者。PMIC可执行粗略粒度(或主要)电力选通功能，且开关112可用于精细粒度(或辅助)电力选通功能。或者或另外，电子装置100的组件包含于控制与电子装置100相关联的某些操作的数字信号处理器(DSP)中。DSP可执行粗略粒度电力选通功能。参看图4进一步描述包含裝置104、106和总线114的DSP的实例。
开关112的激活可例如通过提供节点120、122之间的低阻抗路径，来大体上“均衡”供电电压VDD1、VDD2。因此，VDD1与VDD2之间的变化减少。减小变化可改进时钟时序和/或减少总线114处的等待时间(例如通过避免时钟偏斜)，从而改进电子装置100的性能。
另外，图1的实例结合裝置104、106之间的同步通信，实现供电电压均衡。某些常规设计可通过使用裝置之间的异步总线来补偿供电电压差。在一些应用中，所述异步总线可较慢和/或难以设计或调试。图1说明可结合总线114处的同步通信来实现供电电压均衡，这可改进性能，且可简化电路设计和调试过程。
图2是电子装置200的特定说明性方面的框图。可参考图1描述电子装置200的某些组件。举例来说，电子装置200可包含裝置104、106；开关112和总线114。应了解，出于说明性目的提供图2的裝置104、106的配置，且裝置104、106的配置可取决于特定应用。
在图2的实例中，第一装置104包含存储器202。存储器202可经由总线接口208耦合到指令高速缓冲存储器206且耦合到数据高速缓冲存储器212。指令高速缓冲存储器206可通过总线210耦合到定序器214。此外，定序器214可经配置以接收中断，例如一般中断216，其可从中断寄存器(图2中未图示)接收。定序器214可进一步耦合到监视员控制寄存器232且耦合到全局控制寄存器234。
在特定方面，指令高速缓冲存储器206经由多个当前指令寄存器耦合到定序器214，所述当前指令寄存器可耦合到总线210。定序器214可耦合到一或多个执行单元218。一或多个执行单元218中的每一者可经由总线(例如总线228)耦合到通用寄存器堆226。通用寄存器堆226还可经由总线230耦合到定序器214、数据高速缓冲存储器212和存储器202。监视员控制寄存器232和全局控制寄存器234可存储可由定序器214内的逻辑控制存取的位，以确定是否接受中断，且控制第一装置104对指令的执行。
图2进一步说明第二装置106可包含存储器252。存储器252可经由总线接口258耦合到指令高速缓冲存储器256且耦合到数据高速缓冲存储器262。指令高速缓冲存储器256可通过总线260耦合到定序器264。此外，定序器264可经配置以接收中断，例如一般中266，其可从中断寄存器(图2中未图示)接收。定序器264可进一步耦合到监视员控制寄存器282且耦合到全局控制寄存器284。
在特定方面，指令高速缓冲存储器256经由多个当前指令寄存器耦合到定序器264，所述当前指令寄存器可耦合到总线260。定序器264可耦合到一或多个执行单元268。一或多个执行单元268中的每一者可经由总线(例如总线278)耦合到通用寄存器堆276。通用寄存器堆276还可经由总线280耦合到定序器264、数据高速缓冲存储器262和存储器252。监视员控制寄存器282和全局控制寄存器284可存储可由定序器264内的逻辑控制存取的位，以确定是否接受中断，且控制第二装置106对指令的执行。
取决于特定应用，总线114可耦合到裝置104、106的各种组件。举例来说，总线114可耦合到总线230、280，且执行单元218、268可经由总线230、280通信。或者或另外，总线114可耦合到总线接口208、258，和/或耦合到裝置104、106的一或多个其它组件。在某些应用中，存储器202、252可对应于包含于执行单元218、268可存取的共用(或“共享”)存储器中的存储器空间。
在操作期间，第一装置104可响应第一供电电压VDD1，且第二装置106可响应第二供电电压VDD2。第一装置104可存取指令(例如从存储器202)，且可在一或多个执行单元218处执行所述指令。第二装置106可存取指令(例如从存储器252)，且可在一或多个执行单元268处执行所述指令。所述指令可为可执行的以实施本文所述的某些操作。
举例来说，所述指令可指定与裝置104、106中的一或多者相关联的工作循环。所述工作循环可指定操作条件范围，例如裝置104、106将在作用中(例如通过处理指令)的持续时间与裝置104、106将不在作用中(例如处于待用模式或休眠)的持续时间。当裝置104、106中的一或多者不在作用中时，可使开关112去活。
在特定方面，所述工作循环的指示存储在存储器202、252中的一或多者处，例如结合可由一或多个执行单元218执行的例程203和/或可由一或多个执行单元268执行的例程253。在此实例中，例程203可指定第一装置104将响应于进入非作用中模式而起始开关112的去活。例程253可指定第二装置106将响应于进入非作用中模式而起始开关112的去活。例程203、253可指定裝置104、106将响应于进入作用中模式而起始开关112的激活(或停止去活开关112)。举例来说，裝置104、106可周期性地进入作用中模式，例如为了确定是否将执行一或多个操作(例如为了确定是否对一或多个任务进行列队)。因此，开关112的操作可至少部分地取决于裝置104、106中的一或多者的工作循环。或者或另外，裝置104、106可经配置以响应于从另一装置接收到的中断或其它信号而进入作用中模式。举例来说，如参看图4进一步描述，裝置104、106可集成在处理器内，例如控制裝置104、106的操作的数字信号处理器(DSP)。
裝置104、106可通过发送和接收装置间消息，例如结合处理器间通信(IPC)，使用总线114来通信。为了说明，处理器间中断(IPI)可由裝置104、106中的一者响应于存取共享资源(例如存储器或高速缓冲存储器)而发出。举例来说，如果裝置104、106中的一者修改所述共享资源(例如收回条目或冲洗共享资源)，那么可发出指示共享资源已经修改的IPI。IPI的另一实例是指示系统级关机操作(例如电子装置200处的断电事件)的起始的中断。或者或另外，装置间消息接发可包含转发计算结果(例如结合并行处理操作)和远程程序调用(RPC)(例如当裝置104、106中的一者请求裝置104、106中的另一者“远程”执行例程或子例程时)。
图2的实例说明可结合裝置104、106的操作来选择性地激活和去活开关112。举例来说，可基于执行单元218、268处对指令的执行而选择性地激活和去活开关112。可通过基于裝置104、106的操作而操作所述开关，来保存电子装置200处的电力。
参看图3，描绘方法的特定说明性方面，且大体上表示为300。举例来说，方法300可由电子装置执行。所述电子装置可对应于图1的电子装置100、图2的电子装置200，或其组合。
方法300可包含在302处，将第一供电电压(例如第一供电电压VDD1)提供到第一装置(例如第一装置104)。可经由第一节点，例如第一节点120，将所述第一供电电压提供到所述第一装置。
方法300可进一步包含在304处，将第二供电电压(例如第二供电电压VDD2)提供到第二装置(例如第二装置106)。可经由第二节点，例如第二节点122，将第二供电电压提供到第二装置。
方法300可进一步包含在306处，激活开关(例如开关112)。开关的激活可使第一节点与第二节点耦合。作为说明性的非限制性实例，所述开关可在第一装置与第二装置之间的总线处的通信期间激活。在特定方面，所述总线是同步总线，其可对应于总线114。在此实例中，第一装置与第二装置之间的通信经由同步总线发生。
当第一标头开关(例如第一标头开关108)激活时，可将第一供电电压提供到第一装置，且当第二标头开关(例如第二标头开关110)激活时，将第二供电电压提供到第二装置。在此实例中，方法300可进一步包含响应于第一标头开关或第二标头开关中的一者或两者的去活而去活所述开关。可响应于第一标头开关和第二标头开关两者的激活而激活所述开关。
在特定方面，使用共用电力供应器(例如电子装置的电池)来产生(例如从其导出)第一供电电压和第二供电电压。参看图4进一步描述电子装置的另一说明性实例。
参考图4，描绘电子装置的特定说明性方面的框图且一般将其表示为400。电子装置400可对应于移动装置(例如蜂窝式电话)，作为说明性实例。在其它实施方案中，电子装置400可对应于计算机(例如膝上型计算机、平板计算机或桌上型计算机)、机顶盒、娱乐单元、导航装置、个人数字助理(PDA)、电视机、调谐器、收音机(例如卫星收音机)、音乐播放器(例如数字音乐播放器和/或便携式音乐播放器)、视频播放器(例如数字视频播放器，例如数字视频光盘(DVD)播放器和/或便携式数字视频播放器)、另一电子装置，或其组合。
电子装置400包含处理器410，例如数字信号处理器(DSP)。在图4的实例中，处理器410包含裝置104、106，且可包含或耦合到标头开关108、110，开关112和总线114。为了进一步说明，裝置104、106可对应于处理器410的处理器核心。应了解，处理器410可包含两个以上处理器核心。
电子装置400可进一步包含存储器432。存储器432耦合到处理器410。存储器432包含可由处理器410存取的指令468。指令468可包含可由处理器410执行的一或多个指令。举例来说，指令468可由处理器410执行，以起始图3的方法300的操作。指令468可由第一装置104、由第二装置106、由处理器410的另一装置，或其组合执行。指令468可包含例程203、253中的任一者。指令468可为可执行的，以控制(例如激活和/或去活)一或多个开关，例如开关112。
图4还示出耦合到处理器410且耦合到显示器428的显示器控制器426。编解码器(CODEC)434也可耦合到处理器410。扬声器436和麦克风438可耦合到编解码器434。图4还指示无线接口440(例如无线控制器和/或收发器)可耦合到处理器410且耦合到天线442。
电子装置400可进一步包含第三标头开关402、第二开关406和正整数数目N个裝置，其中N>1(例如N＝2、N＝3、N＝4或N＝10，作为说明性实例)。举例来说，除裝置104、106之外，电子装置400可进一步包含经由第三节点404耦合到第三标头开关402的第三装置。在图4中说明的实例中，第三装置对应于显示器控制器426。在此实例中，显示器控制器426可经由第三节点404接收第三供电电压。第二开关406可经配置以响应于第一装置104与第三装置(即，图4的实例中的显示器控制器426)之间的通信而使第一节点120与第三节点404耦合。举例来说，第一装置104和第三装置可经由总线408(例如同步总线)通信。可参考开关112来描述第二开关406的结构和操作。可参考标头开关108、110中的任一者来描述第三标头开关402的结构和操作。
在特定方面，处理器410、显示器控制器426、存储器432、编解码器434、无线接口440、开关112、406，以及标头开关108、110和402包含于封装、封装内系统(SiP)装置和/或芯片上系统(SoC)装置(例如SoC装置422)中。另外，输入装置430和电力供应器444可耦合到SoC装置422。此外，在特定方面，如图4中所示，显示器428、输入装置430、扬声器436、麦克风438、天线442和电力供应器444在SoC装置422外部。然而，显示器428、输入装置430、扬声器436、麦克风438、天线442和电力供应器444中的每一者可耦合到SoC装置422的组件，例如耦合到接口或耦合到控制器。
为了进一步说明，SoC装置422可集成在包含图1的封装层103的封装内。SoC装置422可集成在倒装芯片配置中的封装内，例如使用凸块105、107来将SoC装置422耦合到所述封装的表面。一或多个信号可由电子装置400的组件经由封装层103和凸块105、107发送和接收。举例来说，电力供应器444可包含产生电压的电池。所述电压可通过封装层103投送到凸块105、107，以产生图1的供电电压VDD。
应注意，第一供电电压VDD1和第二供电电压VDD2可由共用电力供应器(例如电力供应器444)产生(例如从其导出)。作为说明性实例，共用电力供应器可对应于电池(或可使用电池产生)。为了进一步说明，电子装置400可为移动装置，电力供应器444可包含为所述移动装置供电的电池，可使用所述电池来产生第一供电电压VDD1和第二供电电压VDD2。在其它情况下，电子装置400可对应于有线装置，例如桌上型计算机或电视机，作为说明性实例。在此情况下，电力供应器444可经由电网供电器或另一电力供应器提供。
在特定方面，一种非暂时性计算机可读媒体(例如存储器202、存储器252或存储器432)存储指令(例如例程203、例程253或指令468)，其可由处理器(例如处理器410)执行以起始操作。举例来说，所述指令可由第一装置104、由第二装置106、由处理器410的另一装置，或其组合执行。所述操作包含激活开关(例如开关112)，以使第一节点(例如第一节点120)与第二节点(例如第二节点122)耦合。所述第一节点将第一供电电压(例如第一供电电压VDD1)提供到第一装置(例如第一装置104)，且第二节点将第二供电电压(例如第二供电电压VDD2)提供到第二装置(例如第二装置106)。所述第一装置和所述第二装置经由总线(例如总线114)以通信方式耦合。
在另一实例中，一种设备(例如电子装置100、200和400中的任一者)包含用于将第一供电电压(例如第一供电电压VDD1)提供到第一装置(例如第一装置104)的装置(例如第一节点120)。所述设备进一步包含用于将第二供电电压(例如第二供电电压VDD2)提供到第二装置(例如第二装置106)的装置(例如第二节点122)。所述设备进一步包含用于以通信方式耦合所述第一装置与所述第二装置的装置(例如，总线114)。所述设备进一步包含用于耦合所述用于提供第一供电电压的装置和所述用于提供第二供电电压的装置的装置。所述用于耦合的装置可包含开关112。
前面所揭示的裝置和功能可使用计算机文件(例如RTL、GDSII、GERBER等)来设计和表示。所述计算机文件可存储在计算机可读媒体上。一些或所有此些文件可提供给基于此些文件制造装置的制造操作者。所得产品包含晶片，其接着被切割成裸片，并封装到集成电路(或“芯片”)中。所述芯片接着用于电子装置中，例如用于图4的电子装置400内。
尽管图1到4中的一或多者可说明根据本发明的教示的系统、设备和/或方法，但本发明不限于这些所说明的系统、设备和/或方法。举例来说，已参考可包含于单个集成电路(例如可包含于SoC装置422中的裝置104、106)中的裝置来描述某些实例。应注意，本发明的结构和操作可在其它应用程序中使用，例如在结合多个电压域(或电压“岛”)利用单独供电电压的其它配置中。举例来说，耦合到印刷电路板(PCB)的多个集成电路可使用同步总线或其它连接来通信。在此实例中，开关112可实现多个集成电路(例如具有堆叠配置的多个集成电路)之间的电压均衡，作为说明性实例。因此，本发明可适用于芯片间通信以及芯片内通信。或者或另外，开关可实现一或多个其它装置之间(例如显示器控制器426与显示器428之间，作为说明性实例)的电压均衡。
另外，尽管为了说明的清楚起见，使用两个裝置(裝置104、106)来描述某些实例，但应了解，本发明适用于具有两个以上裝置的配置。举例来说，本发明适用于任何正整数数目N个裝置，其中N>1(例如N＝2、N＝3、N＝4或N＝10，作为说明性实例)。为了说明，处理器410可进一步包含至少一第三装置(例如显示器控制器426)。所述第三装置可耦合到裝置104、106中的一者或两者，例如经由第二总线和/或第三总线，其可对应于总线408。在此实例中，第二开关(例如第二开关406)和/或第三开关可耦合到第二总线和/或第三总线。在其它实例中，处理器410可包含四个或大于四个裝置(例如四个或大于四个处理器核心)。
在某些实施方案中，供电电压可“重新投送”经过封装层103。举例来说，节点120可通过第三倒装芯片凸块耦合到封装层103。第一供电电压VDD1可通过第三倒装芯片凸块投送到封装层103，且重新投送返回经过第四倒装芯片凸块。或者或另外，节点122可通过第五倒装芯片凸块耦合到封装层103。第二供电电压VDD2可通过第五倒装芯片凸块投送到封装层103，且重新投送返回经过第六倒装芯片凸块。重新投送供电电压可实现供电电压到集成电路的不同端子的传递，可更改电力消耗特性(例如归因于金属层的降低的电阻，所述金属层例如为RDL，其可对应于封装层103中的一者)，或其组合。
本文所述的技术可实现具有时序“重要”通信的裝置的介接。举例来说，如果裝置104、106使用具有“重要”时序的同步技术来通信，那么开关112可实现裝置104、106之间的介接。另外，开关112可实现裝置104、106之间的通信，以符合与总线114相关联的时序规范，例如通过实现与所述通信相关联的减小的或固定的延迟，和/或通过维持与所述通信相关联的重要时序(例如通过减小或避免与供电电压的改变相关联的时序延迟)。所述开关可实现封装设计和产品设计的独立性。举例来说，常规技术可基于供电电压在具有特定设计的装置的操作期间的预期变化来设计封装。其它技术可修改产品设计(例如通过修改标头开关配置或通过将同步通信信道改变为异步通信信道)，使得所述产品与特定封装设计兼容。因为本发明的技术可实现供电电压调整，而不实质上更改封装设计或产品设计，因此归因于封装设计和产品设计的独立性，可降低与产品设计、制造和组装(例如封装)相关联的成本和复杂性。
另外，如本文中所说明或所描述的图1到4中的任一者的一或多个功能或组件可与图1到4中的另一者的一或多个其它部分组合。因此，本文中所描述的单个方面不应被解释为限制性的，且在不脱离本发明的教示的情况下，本发明的实例可适当组合。
所属领域的技术人员将进一步了解，结合本文所述的实例描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、由处理器执行的计算机软件，或两者的组合。上文已大体在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。此功能性是实施为硬件还是处理器可执行指令取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此类实施决策不应被解释为引起偏离本发明的范围。
结合本文所述的实例描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以所述两者的组合来体现。举例来说，图3的方法300的操作可使用硬件、可执行指令或其组合来实施。软件模块可驻留在随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的非暂时性储存媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件驻留在计算装置或用户终端中。
提供对所揭示方面的先前描述是为了使所属领域的技术人员能够制造或使用所揭示的方面。所属领域的技术人员将容易明白对这些方面的各种修改，且在不脱离本发明的范围的情况下，本文中所定义的原理可应用于其它方面。因此，本发明无意限于本文所示的方面，而是应被赋予与如由所附权利要求书定义的原理和新颖特征一致的最宽可能范围。

Claims (30)

1.一种设备，其包括：
第一节点，其经配置以将第一供电电压提供到第一装置；
第二节点，其经配置以将第二供电电压提供到第二装置；
总线，其经配置以便以通信方式耦合所述第一装置与所述第二装置；以及
开关，其经配置以耦合所述第一节点与所述第二节点。
2.根据权利要求1所述的设备，其中所述第一供电电压和所述第二供电电压是从共用电力供应器导出。
3.根据权利要求2所述的设备，其中所述共用电力供应器包含移动装置的电池。
4.根据权利要求1所述的设备，其中所述开关经配置以在所述第一装置与所述第二装置之间在所述总线处的通信期间，耦合所述第一节点与所述第二节点。
5.根据权利要求1所述的设备，其进一步包括：
至少一第三装置，其经配置以经由第三节点接收第三供电电压；以及
第二开关，其经配置以响应于所述第一装置与所述第三装置之间的通信而耦合所述第一节点与所述第三节点。
6.根据权利要求1所述的设备，其中所述第一装置包含于第一集成电路中，其中所述第二装置包含于第二集成电路中，且其中所述第一集成电路和所述第二集成电路具有堆叠配置。
7.根据权利要求1所述的设备，其中所述开关响应于经由所述总线的通信而接通。
8.根据权利要求7所述的设备，其中所述总线是同步总线。
9.根据权利要求1所述的设备，其中所述开关响应于所述第一装置或所述第二装置中的一或多者起始或进入休眠模式而断开。
10.根据权利要求1所述的设备，其中所述第一装置包含第一处理器核心，且其中所述第二装置包含第二处理器核心。
11.根据权利要求1所述的设备，其进一步包括：
第一标头开关，其经由所述第一节点耦合到所述第一装置；以及
第二标头开关，其经由所述第二节点耦合到所述第二装置。
12.根据权利要求11所述的设备，其进一步包括：
第一倒装芯片凸块，其耦合到所述第一标头开关；以及
第二倒装芯片凸块，其耦合到所述第二标头开关。
13.根据权利要求11所述的设备，其中所述开关、所述第一标头开关和所述第二标头开关各自包含P型金属氧化物半导体场效应晶体管pMOSFET。
14.根据权利要求1所述的设备，其中所述第一节点、所述第二节点、所述总线和所述开关集成在移动装置、计算机、机顶盒、娱乐单元、导航装置、个人数字助理PDA、电视机、调谐器、收音机、音乐播放器或视频播放器内。
15.一种方法，其包括：
将第一供电电压提供到第一装置，其中所述第一供电电压是经由第一节点提供到所述第一装置；
将第二供电电压提供到第二装置，其中所述第二供电电压是经由第二节点提供到所述第二装置；以及
激活开关以耦合所述第一节点与所述第二节点。
16.根据权利要求15所述的方法，其中在所述第一装置与所述第二装置之间的总线处的通信期间激活所述开关。
17.根据权利要求15所述的方法，其中当激活第一标头开关时，将所述第一供电电压提供到所述第一装置，且其中当激活第二标头开关时，将所述第二供电电压提供到所述第二装置。
18.根据权利要求17所述的方法，其进一步包括响应于所述第一标头开关或所述第二标头开关中的一者或两者的去活而去活所述开关。
19.根据权利要求18所述的方法，其中响应于所述第一标头开关和所述第二标头开关两者的激活而激活所述开关。
20.根据权利要求15所述的方法，其中所述第一供电电压和所述第二供电电压是从共用电力供应器导出。
21.一种设备，其包括：
用于将第一供电电压提供到第一装置的装置；
用于将第二供电电压提供到第二装置的装置；
用于以通信方式耦合所述第一装置与所述第二装置的装置；以及
用于耦合所述用于提供所述第一供电电压的装置与所述用于提供所述第二供电电压的装置的装置。
22.根据权利要求21所述的设备，其中所述用于以通信方式耦合的装置包含总线，其中所述总线耦合在所述第一装置与所述第二装置之间，且其中所述用于耦合的装置是响应于经由所述总线的通信而激活。
23.根据权利要求21所述的设备，其中所述第一装置包含第一处理器核心，且其中所述第二装置包含第二处理器核心。
24.根据权利要求21所述的设备，其中所述用于提供所述第一供电电压的装置包含第一节点，且其中所述用于提供所述第二供电电压的装置包含第二节点。
25.根据权利要求21所述的设备，其中所述用于提供所述第一供电电压的装置、所述用于提供所述第二供电电压的装置、所述用于以通信方式耦合的装置以及所述用于耦合的装置集成在移动装置、计算机、机顶盒、娱乐单元、导航装置、个人数字助理PDA、电视机、调谐器、收音机、音乐播放器或视频播放器内。
26.一种存储指令的非暂时性计算机可读媒体，所述指令可由处理器执行以起始操作，所述操作包括：
激活开关以耦合第一节点与第二节点，所述第一节点将第一供电电压提供到第一装置，且所述第二节点将第二供电电压提供到第二装置，所述第一装置和所述第二装置经由总线以通信方式耦合。
27.根据权利要求26所述的非暂时性计算机可读媒体，其中所述第一装置包含所述处理器的第一处理器核心，且其中所述第二装置包含所述处理器的第二处理器核心。
28.根据权利要求26所述的非暂时性计算机可读媒体，其中所述开关响应于经由所述总线的通信而激活。
29.根据权利要求26所述的非暂时性计算机可读媒体，其中当激活第一标头开关时，将所述第一供电电压提供到所述第一装置，且其中当激活第二标头开关时，将所述第二供电电压提供到所述第二装置。
30.根据权利要求26所述的非暂时性计算机可读媒体，其中所述处理器包含于移动装置中，且其中所述第一供电电压和所述第二供电电压是从共用电力供应器导出。
CN201580045858.2A 2014-09-04 2015-07-23 使用开关的供电电压节点耦合 Active CN106662903B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462045916P 2014-09-04 2014-09-04
US62/045,916 2014-09-04
US14/603,130 US9804650B2 (en) 2014-09-04 2015-01-22 Supply voltage node coupling using a switch
US14/603,130 2015-01-22
PCT/US2015/041810 WO2016036446A1 (en) 2014-09-04 2015-07-23 Supply voltage node coupling using a switch

Publications (2)

Publication Number Publication Date
CN106662903A true CN106662903A (zh) 2017-05-10
CN106662903B CN106662903B (zh) 2019-07-23

Family

ID=55437480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045858.2A Active CN106662903B (zh) 2014-09-04 2015-07-23 使用开关的供电电压节点耦合

Country Status (4)

Country Link
US (1) US9804650B2 (zh)
EP (1) EP3189394B1 (zh)
CN (1) CN106662903B (zh)
WO (1) WO2016036446A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078361B2 (en) 2014-10-08 2018-09-18 Apple Inc. Methods and apparatus for running and booting an inter-processor communication link between independently operable processors
US10085214B2 (en) * 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10572390B2 (en) 2016-02-29 2020-02-25 Apple Inc. Methods and apparatus for loading firmware on demand
US10191859B2 (en) 2016-03-31 2019-01-29 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10103626B1 (en) 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
KR20190041330A (ko) * 2017-10-12 2019-04-22 에스케이하이닉스 주식회사 전원 게이팅 회로를 포함하는 반도체 장치
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
CN114691570A (zh) * 2020-12-25 2022-07-01 神讯电脑(昆山)有限公司 电子设备及信号的切换方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331471A (zh) * 2000-06-30 2002-01-16 因芬尼昂技术股份公司 集成半导体电路内连接线上补偿不同电压的电路装置
US20040108870A1 (en) * 2002-11-06 2004-06-10 Samsung Electronics Co., Ltd. Apparatus and method to correct a reference voltoge
CN101324802A (zh) * 2007-06-11 2008-12-17 联发科技股份有限公司 集成电路及其减少电源消耗的方法
US20110109371A1 (en) * 2009-11-12 2011-05-12 Fujitsu Technology Solutions Intellectual Property Gmbh Energy-saving circuit for a peripheral device, peripheral device, switching device and method of operation
CN102270030A (zh) * 2010-05-07 2011-12-07 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
CN103376878A (zh) * 2012-04-13 2013-10-30 三菱电机株式会社 显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5722296A (en) 1995-05-01 1996-11-21 Apple Computer, Inc. A modular system utilizing interchangeable printed circuit b oard processor cards
US7594127B2 (en) * 2004-11-29 2009-09-22 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels
US7391232B1 (en) 2007-10-30 2008-06-24 International Business Machines Corporation Method and apparatus for extending lifetime reliability of digital logic devices through reversal of aging mechanisms
US7834684B2 (en) * 2007-12-11 2010-11-16 Fujitsu Limited Sizing and placement of charge recycling (CR) transistors in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits
US8775846B2 (en) * 2009-07-10 2014-07-08 Protonex Technology Corporation Portable power manager having one or more device ports for connecting with external power loads
DE102009039677B4 (de) 2009-09-02 2011-06-16 Eberhard-Karls-Universität Tübingen Verfahren und Vorrichtung zur Unterstützung von Green-IT und energieautarker Systeme
US8559558B2 (en) 2010-02-08 2013-10-15 Micron Technology, Inc. Reference voltage generator for single-ended communication systems
US8935549B2 (en) 2010-06-30 2015-01-13 Via Technologies, Inc. Microprocessor with multicore processor power credit management feature
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
FR2967796A1 (fr) * 2010-11-18 2012-05-25 St Microelectronics Sa Procede et systeme de gestion de l'alimentation d'un composant, par exemple un processeur et d'une memoire, par exemple une memoire cache dudit processeur
US8604597B2 (en) 2011-04-28 2013-12-10 Monolithic Power Systems, Inc. Multi-die packages incorporating flip chip dies and associated packaging methods
US8862917B2 (en) * 2011-09-19 2014-10-14 Qualcomm Incorporated Dynamic sleep for multicore computing devices
CN104204999B (zh) 2012-03-13 2017-09-26 英特尔公司 用于个体核性能状态的方法和装置
US20150249449A1 (en) 2012-09-27 2015-09-03 QUALCOMM INCORPORATED 5775 Morehouse DriveSan Diego92121-1714 Power switch cell with adaptive body bias
US9000834B2 (en) * 2013-06-05 2015-04-07 Via Technologies, Inc. Digital power gating with global voltage shift
US9423865B2 (en) * 2013-09-13 2016-08-23 Globalfoundries Inc. Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331471A (zh) * 2000-06-30 2002-01-16 因芬尼昂技术股份公司 集成半导体电路内连接线上补偿不同电压的电路装置
US20040108870A1 (en) * 2002-11-06 2004-06-10 Samsung Electronics Co., Ltd. Apparatus and method to correct a reference voltoge
CN101324802A (zh) * 2007-06-11 2008-12-17 联发科技股份有限公司 集成电路及其减少电源消耗的方法
US20110109371A1 (en) * 2009-11-12 2011-05-12 Fujitsu Technology Solutions Intellectual Property Gmbh Energy-saving circuit for a peripheral device, peripheral device, switching device and method of operation
CN102270030A (zh) * 2010-05-07 2011-12-07 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
CN103376878A (zh) * 2012-04-13 2013-10-30 三菱电机株式会社 显示装置

Also Published As

Publication number Publication date
US9804650B2 (en) 2017-10-31
EP3189394A1 (en) 2017-07-12
US20160070323A1 (en) 2016-03-10
WO2016036446A1 (en) 2016-03-10
CN106662903B (zh) 2019-07-23
EP3189394B1 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
CN106662903A (zh) 使用开关的供电电压节点耦合
TWI506936B (zh) 電壓調整器、用於切換式電壓調整器之設備及具有該調整器之系統
US9209816B2 (en) Pre-heating for reduced subthreshold leakage
US20090267649A1 (en) Clock Gating System and Method
TWI556235B (zh) 使用電阻性記憶體具有保存能力的記憶胞
US8493134B2 (en) Method and apparatus to provide a clock signal to a charge pump
TW201216104A (en) Granular channel width for power optimization
TWI676887B (zh) 伴隨活躍的負載的功率多工
RU2595648C2 (ru) Устройство, система и способ переключения уровня напряжения
US10498314B2 (en) Vectored flip-flop
US9859889B2 (en) Ultra low voltage digital circuit and operation method thereof
KR102214243B1 (ko) 전하 재활용 스위치드 커패시터 레귤레이터
US20200051604A1 (en) Apparatus and method of clock shaping for memory
US9660649B2 (en) Voltage scaling for holistic energy management
JP2013066179A (ja) 電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法
US10418975B2 (en) Low clock supply voltage interruptible sequential
JP2009536815A (ja) 集積回路の電力分配制御の方法及びシステム
WO2015047529A1 (en) Contention prevention for sequenced power up of electronic systems
TW201904243A (zh) 用於1.8伏以下的電壓的射頻前端轉換和信號干擾一致性
EP3843268A1 (en) High performance fast mux-d scan flip-flop
JP6312818B2 (ja) 拡散長保護された回路および設計方法
US20150138905A1 (en) Low Leakage State Retention Synchronizer
US20140253179A1 (en) Low voltage swing repeater
US8577056B2 (en) Limiting peak audio power in mobile devices
CN113193866A (zh) 互补金属氧化物半导体（cmos）反相器电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant