CN101324802A - 集成电路及其减少电源消耗的方法 - Google Patents

集成电路及其减少电源消耗的方法 Download PDF

Info

Publication number
CN101324802A
CN101324802A CNA2008101096383A CN200810109638A CN101324802A CN 101324802 A CN101324802 A CN 101324802A CN A2008101096383 A CNA2008101096383 A CN A2008101096383A CN 200810109638 A CN200810109638 A CN 200810109638A CN 101324802 A CN101324802 A CN 101324802A
Authority
CN
China
Prior art keywords
core
processor core
power supply
integrated circuit
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101096383A
Other languages
English (en)
Other versions
CN100585538C (zh
Inventor
拉斯·泽恩德加德·贝特尔松
迈克尔·艾伦
约恩·瑟伦森
詹姆斯·丹尼斯·多德里
约瑟夫·帕特里克·盖斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101324802A publication Critical patent/CN101324802A/zh
Application granted granted Critical
Publication of CN100585538C publication Critical patent/CN100585538C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种集成电路及其减少电源消耗的方法，该集成电路具有多个处理器核心，此集成电路包括多个可电控制开关，用以控制将电源提供至多个处理器核心的一个或多个；一存储器，用以储存来自多个处理器核心中至少一者的状态数据；以及一控制器，用以控制将电源提供至多个处理器核心之一或多个，以使处理器核心可被关闭电源。因此，可提供一集成电路，即使当电流消耗随着漏电结果而发生，其电流消耗可减少。

Description

集成电路及其减少电源消耗的方法
技术领域
本发明是有关于一种降低集成电路内功率消耗的方法及装置，特别是在具有多个处理器核心或多个次系统的数字处理器内。
背景技术
集成电路的内部可提供多个不同的功能电路方块。因此，单一集成电路可包括一般用途处理器、运算协同处理器(co-processor)、数字信号处理器、以及其他用来执行特别任务或计算的专用硬件。然而，在集成电路的这些核心或硬件资源中，并非所有都被要求同时操作。
发明内容
本发明提供一种减少电源消耗的方法，适用于一集成电路，集成电路包括至少一处理器核心，此方法包括：提供一装置，用以控制提供至至少一处理器核心的电源供应；提供一存储器，用以储存至少一处理器核心的状态数据；以及提供一控制器，用以控制在至少一处理器核心与存储器间的状态数据传送，以使至少一处理器核心可被关闭电源且在控制器的控制下重新启动，也可返回至在被关闭电源之前的状态。
控制器可以硬件部分以及软件部分来形成，其一起操作来控制状态数据的传送，且执行至少一处理器核心的电源关闭与电源开启。此结合允许由软件部分来弹性地处理数据传送，反之，需要严格控制的电源关闭与电源开启程序部分的控制则可由硬件来执行。
此外，控制器受到时钟(clock)控制器影响，时钟控制器用来控制时钟信号对每一处理器核心的供应，使得，假使时钟信号传送至核心，则由控制器来提供电源至核心。此时钟信号的提供可用来约束控制器由处理器核心移除电源，也可用来强制控制器重新提供电源给核心。
每一处理器核心可与“缓慢时钟”位连结，此缓慢时钟位用来控制一旦处理器核心处于闲置时，是否提供电源闸，或者用来控制只有一旦处理器核心(或整体处理系统)处于缓慢时钟时，是否提供电源闸。
时钟控制器可监控每一处理器核心与控制器的时钟请求，使得一旦处理器核心及控制器没有对时钟有持续请求时，系统时钟可被关闭。当接收中断、排时事件发生，或确立时钟需求的任何其他程序发生时，时钟控制器接着重新建立时钟。
本发明又提供一种集成电路，具有多个处理器核心。集成电路包括多个可电控制开关，用以控制电源提供至处理器核心的一个或多个；一存储器，用以储存来自处理器核心中至少一个的状态数据；以及一控制器，用以控制电源提供至处理器核心的一个或多个，以使处理器核心可被关闭电源。
在此原理的延伸下，处理器核心可在相同或不同的芯片或次系统上，且开关也可是不连续的元件。控制器仍包括硬件部分与软件部分的混和，以使软件部分在控制电源关闭的程序中可提供弹性度。
控制器也控制在至少一处理器核心与存储器之间的状态数据传送，以使处理器核心的状态可在电源关闭前被纪录，且核心可在电源开启后返回至此状态。在此系统中，控制器包括硬件部分与软件部分，状态数据的传送由软件所控制，且此软件是在将被关闭电源或重新开启电源的核心上运作。
此外，也提供隔离元件，用以隔离处理器核心输出与集成电路中的其他元件，以避免在电源开启或关闭期间扰乱这些元件的操作。这些隔离元件也防止在电源关闭的处理器核心中的无供电电路去扰乱电源开启的电路操作。在此系统中，控制器包括硬件部分及软件部分，隔离元件的控制由硬件部分来控制，使得不论软件部分的发展状态为何，可依靠其功能。
因此，可提供一集成电路，即使当电流消耗随着漏电结果而发生，其电流消耗可减少。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1表示根据本发明实施例具有多个处理器核心的集成电路；
图2表示图1的集成电路的电源关闭程序；
图3表示用来影响电源关闭程序的部分控制暂存器；
图4表示图1的集成电路的电源开启程序；
图5表示用来控制电源闸的部分暂存器；以及
图6a及图6b表示用在电源闸集成电路中巨集元件的布局。
附图标号：
2～集成电路；4、6、8、20～核心；10～电源供应轨；14、16、18～可电控制开关；22～数据汇流排；24～存储器；26～输入输出接口；40、42～存储器区域；44、46、48～专用电路；50～核心输出；52～唤醒导线；60～主动式漏电管理控制器；
120～控制暂存器；122～电源闸使能控制位；123～缓慢时钟位；
158～电源闸状态暂存器；160～第一核心的暖开启位；161～第一核心的电源闸状态位；162～第二核心的暖开启位；163～第二核心的电源闸状态位；
200～金属层；202～导体；206、208～巨集元件。
具体实施方式
图1是表示根据本发明实施例的集成电路2的示意图。集成电路2包括多个处理器核心，为了简洁说明，简单以“核心”来称之。在较佳实施例中，集成电路包括中央处理单元(CPU)及数字信号处理器。然而，为了清楚说明本发明不仅限制在双核心系统中，将说明一较复杂的实施例。在其中，第一、第二、第三核心4、6、及8可选择性地透过各自的可电控制开关(electricallycontrollable switch)14、16、及18来连接电源供应轨(power supply rail)10。这些开关作为“电源闸”。上述核心具有相同或相异的功能。因此，举例来说，这些核心的一个为数字信号处理器，而其他核心为运算协同处理器(co-processor)。另外的处理器核心可具有高度的特殊性，例如，使用在全球移动通讯系统(Universal Mobile Telecommunications System，UMTS)移动式电话系统的路径搜寻器(path searcher)。另一核心20可持续处于被供电状态。然而，核心的数量是系统设计者的选择，此外，举例来说，在芯片中只有一或两个核心，且在这些核心中的一个或全部可透过开关而连接电源供应轨。每一处理器核心可沿着数据汇流排22而与其他系统元件联系。其他元件包括存储器24以及输入输出接口26。
一般而言，期望通过将时钟频率朝向零来减少，以防止在核心或其他数字电路中的功率消耗。然而，此时钟频率越向较小值移动，较小的电路几何学导致漏电流，此漏电流变成总电流使用量中较显著比例。因此，期望包括漏电流的有效控制，特别是当利用较低临界电压晶体管来获得较高时钟速度，这是因为与高临界电压晶体管比较起来，这些低临界电压晶体管具有较显著的大漏电流。可得知，举例来说，假使第一核心4非正主动处理数据时，可透过与电源供应轨10分离而使其漏电流减少至零。然而，在没有采取任何进一步的手段下，在图1的集成电路的多个处理器核心中只有未被供电者可放弃整体电路的操作。
为了克服这些问题，需提供额外的元件。为了暂时关闭一处理器核心且实质上返回相同状态，必须能储存来自核心且被选择的数据，以帮助其返回至操作状态。因此，举例来说，当在处理器核心具有数个暂存器以及一堆叠(stack)结构，则明确地助于能储存注册值(register value)、堆叠结构的内容、以及在存储器中堆叠指标的值，因此，在电源开启后，这些值可返回至核心。其也可采用，对于任何其他核心或甚至是专用硬件而言，注册值控制电路操作或是作为电路的输出关键，接着也能储存这些值，以作为主动式漏电管理系统的一部份。来自核心的数据可视为状态数据，以代表核心的状态。
为了减少储存状态数据以及在电源开启后撷取状态数据所需的时间，将状态数据维持在与核心耦接且核心容易使用的存储器内是有利的。专用存储器可被提供在核心内，例如，存储器区域40及42可为核心内的非挥发性存储器，或者，被保留给状态数据的一小部分存储器区段可具有其自己的独立电源供应，使得其可一直维持在被供电状态，如第一核心4的存储器区域40。然而，状态数据也可以写入至较远端的存储器，例如透过数据汇流排22来使用存储器24。
每一核心4、6、及8的电源关闭状态及开启状态，在电源关闭与电源开启的程序中，可能导致核心处于未定义状态，直到电源供应轨已完全地建立且重置程序的一些形式已被开始实施。因此可得知，例如，在电源开启的程序中，核心的输出也可处于未定义状态或甚至处于数个状态。其提高了信号错误地传送至电路的其他部分的可能性，且提高了将错误信号解释为有意义的可能性。为了防止此情况，提供隔离电路，使得核心被禁止将数据放置在数据汇流排22或被禁止传送其他输出信号，直到建立其正确的操作。此隔离可由分别与核心4、6、8及耦接的专用电路44、46、及48来提供。提供给核心4的隔离电路44处于核心的内部，且例如，隔离电路44可由此核心的三态输出来控制，而此核心是设计来非进入低阻抗状态，直到在电源开启程序下此核心明确地到达预设点。在本发明的较佳实施例中，隔离电路用来驱动核心的输出信号进入重置(RESET)状态。此确保了信号的有效设定，而此信号提供至受核心输出影响的电路。或者，可提供外部隔离电路(例如46及48)，且外部隔离电路可长久不变地维持在供电状态，藉此确保核心6或8可维持与数据汇流排隔离，直到主动式漏电管理控制器(active leakagemanagement controller)60决定此核心应再度与数据汇流排连接。
此主动式漏电管理控制器60本身连接至数据汇流排，使得控制其操作的指令可写至入主动式漏电管理控制器60。也可使用数据汇流排来接收来自一个或多个核心的信息，而此信息表示此核心已到达了已储存足够状态数据的状态，使得可关闭电源。此外或者二者则一地，主动式漏电管理控制器60也可具有与一个或多个核心的直接连接，例如核心4，使得主动式漏电管理控制器60可监控核心的状态。而监控核心状态的方法为：透过监控在建立电源关闭后由核心执行的软件所设定的旗标状态，或者透过监控由核心所执行的指令(OP CODES)，以在电源关闭程序中识别一特定状态。在较佳实施例中，每一核心具有“IDLE”输出(图1只表示出核心4的输出50)，其指示核心何时进入闲置(IDLE)状态。一旦核心进入闲置状态，则其处于闲置状态直到由一外部事件来提醒离开此闲置状态。此外部事件可以是发布在唤醒(WAKE UP)导线52的“WAKE UP”信号的声明(在图1中仅表示核心4的WAKE UP导线52，以简洁说明)，而此“WAKE UP”信号可由主动式漏电管理控制器60来发布，以及/或时钟控制器(为表示于图1)来发布。此时钟控制器在功率消耗为重要设计考量的集成电路中是已知的特征。
此外，主动式漏电管理控制器也包括软件部分，其在处于电源关闭状态下的每一核心4、6、及8中运作。为了方便且在较佳实施例中，主动式漏电管理软件储存在接近处理器核心的存储器，且举例来说，主动式漏电管理软件很可能是一级存储器，或者假使处理器为ARM处理器，则是紧耦接软件的指令。
如前所述，在电源关闭状态下，用来表示多个处理器核心的一个(或多个，例如核心4)中被选择暂存器的内部状态的状态信号，被写入至存储器。此存储器可以是专用主动式漏电管理存储器，且举例来说，是在存储器40内的保留区域，或者存储器40可视为挥发性，只有在处理器状态储存例行程序期间，在存储器的原始数据将被覆盖。然而，当在电源关闭状态期间内存储器的内容要被保存，则此存储器自己必须以非挥发性方式来运作。
图2是说明电源关闭程序，其由在多个处理器核心的一个内运行的主动式漏电管理软件以及主动式漏电管理控制器60所共同执行。程序开始于步骤100，其中，先前已检测到电源关闭程序应开始。监控执行在此核心或其他核心内的软件，可用来决定多个处理器核心的一个(例如核心4)完成任务且在一期间内将不需处理其他任务，其有助于关闭核心4。例如，在移动至电信装置(例如电话)的背景下，大多数装置于大多时间下可不被供应电源。为了通过检查呼叫通道来确认其是否正被呼叫，且/或为了确认存在于基地与移动是装置间的多路径失真的评估是否需更新，此装置周期性地被唤醒，例如大约每两秒。用来执行这些任务的时间完全地被预期，其作为中间任务时间间隔(inter-task interval)。因此，假使没有其他任务等候，接着核心4可评估其将处于闲置于多久时间。也可接着做出关于其是否值得进入电源关闭程序的判断。允许软件决定是否容许核心关闭电源，在电源的控制下，提供了相当大的弹性给核心。软件可轻易地重新配置，以在做成电源关闭的决定之前，决定一或多个标准。这些“电源关闭”标准包括被停止提供电源的核心的工作量、请求被停止提供电源的核心的其他核心工作量、一或多个核心的时钟速度及预定任务、或是有能力召开高优先任务的最近事件。假设在核心4内的软件执行决定了期望电源关闭程序，接着开始此程序。控制由步骤100移至步骤102，于其中，控制器的软件部分储存状态数据至存储器。软件部分可由系统设计师来修改而只能储存足够的数据状态，其对于成功的重新开启而言是被视为必要的。此弹性可被利用来减少用于快速关闭而返回储存的数据量，或者是减少用于关闭而被参数化的数据量。将储存的数据量减少至最小也可减少由电源关闭状态而重新启动处理器所需的时间。这是特别重要的，是因为此决定了系统的潜在因素来处理中断。此外，当核心的硬件配置改变了一产品的相异系列且特色被加入或移除时，与整体主动式漏电管理系统单独地应用在专用硬件的情况比较下，软件元件的使用允许这些改变更快速地且在较低的成本下被调和。
其采用了被修改至相异任务的相异核心执行储存状态数据的不同版本的软件部分。
在步骤104中，一旦软件部分已完成将状态数据储存至存储器，其发布将核心置于闲置的IDLE指令。此核心处于闲置状态，直到一唤醒信号或中断信号发布至此核心，且进入至闲置状态导致在核心的输出端的“core IDLE”信号被使能，且“core IDLE”信号由控制器60的硬件来监控。
控制由步骤104进入至步骤106，于其中，控制器60的硬件会做出是否要继续关闭核心的电源的决定。此决定可划分成数个部分。第一部份包括检查一或多个控制暂存器，例如电源关闭程序控制暂存器以及除错控制暂存器。
图3是说明对于多个处理器核心的一个而言的控制暂存器120的部分。为了此处理器核心或其他处理器核心，存在一相类似的控制暂存器。可得知，暂存器的两位可被保留以作为部分的电源控制系统。最右边位(最小有效)位被保留作为电源闸使能控制位122。因此，假使将其设定为“0”，接着电源闸被使能，且因此控制器60准许操作各自的开关，例如开关14，以便只有在其他状态稳定的情况下，对此核心禁能电源。然而，假使电源闸被禁能，开关14将一直处于导通状态。其他位123(缓慢时钟位)则使用来控制系统是否必须处于缓慢时钟模式下，例如，在处理器核心的电源闸被允许之前，系统振荡器频率降低或关闭。因此，这些位可一起被判断，使得电源闸可被使能或禁能，但存在着命令等级制度，以使得假使时钟控制器需要时钟信号开启且提供至核心，接着电源闸则无法执行。提供至每一核心的时钟信号无法独立地被控制(gated)，使得一核心可具有自己的约束时钟，而一或其他的时钟则接收一时钟。根据在用来定义一核心是否需要时钟的时钟需求暂存器中的位组，时钟控制器(未表示)可分别地控制提供至每一核心的时钟列。一旦没有核心需要时钟且控制器60以执行电源关闭程序，那么不再需要时钟，时钟控制器接着可减少系统时钟频率(以减少至零为较佳)以节省电源，直到需要恢复处理。
在一较佳的实施例中，电源闸位自我清除，以便保证电源闸不会意外执行。因此，当期望执行电源闸时，在进入闲置指令(其将是关闭核心电源的前导)之前，必须设定电源闸使能位。然而，当闲置指令已在处理核心内执行时，电源闸位本身也自动地清除。
显然地，在任何复杂系统中，特别是一内含软件，在软件发展期间，高度地期望修改系统操作，使得软件的状态可被监控，因此，可提供包括控制位的除错暂存器，此控制位可约束电源闸，且与由控制器60所发布的指令无关。
在检查控制暂存器后，步骤106也可确认使否有会造成限制电源关闭的其他事件等候判定。此情况的例子有发布至核心的中断。这些发布至核心的中断可由控制器60来监控。
假使控制器60决定了关闭核心电源是不需要执行的，则控制进入步骤107，在其中，例如，由于发布了核心执行一些处理的请求，则执行一个测试以判断是否应退出电源关闭程序。在程序进入至步骤110或108前，控制器在步骤106及107中等待(其中步骤106及107可合并承担一步骤，尤其是当控制器以一状态机来实现)。假使退出电源关闭程序，则控制进入步骤108。虽然电源关闭程序已透过流程图来叙述，但在较佳实施例中，硬件部分以状态机来实现。
开始于步骤110，开始假使控制器60判断出核心4可以被关闭电源，接着其控制与核心相连结的硬件，以使重置信号被使能来重置核心4。接着，在步骤¨2中，各自的隔离电路44操作，以将核心4与电路中每一其他核心6、8及20隔离。接着，各自的开关(例如14)开路(非导通)，以对核心4关闭电源。这些开关以晶体管来实现。
图4表示电源开启程序。通过在另一处理器上运作的软件对控制器60的呼叫，开始实施电源开启，其中，此另一处理器期望利用关闭电源的核心所提供的功能。二者择一地，在一预定事件之前，数据处理器核心将自己置于电源关闭状态，数据处理器核心可将一计时器设定在向下计数给此事件，且在足够时间内开始实施核心的重新开启电源，在此足够时间内，在预计的事件之前，核心可充分地恢复至操作状态，而能掌控事件。此外，为了服务特定的任务，电路可能造成中断的发布，藉此唤醒关闭电源的处理器核心。在步骤130，每一事件引起开始实施的电源开启程序。为了导致提供至适当数据处理器核心的时钟速度尽可能的返回至其快速时钟速度，任何事件也可被安排至一缓慢时钟控制器(未表示)。假使时钟已被限制(例如等于零)，控制器60则监控时钟电路，以作出指示来表示时钟已恢复至其操作速度以及其频率已稳定在可接受的限制内。在此期间，控制器60导通开关(步骤132)，例如开关14，以使电源返回至核心。此外，电源开启也通过事件来开始实施，例如，来自模拟器或除错器的模拟需求、正传送的重置信号、或甚至是重新建立系统时钟至核心的时钟控制器。
重新开启核心电源提供了突波电流(inrush current)，以导致其扰乱集成电路中的其他电路。为了避免此状况，每一电源闸开关14、16、及18可以并联的多个开关来实现，且在程序中可被导通，使得与内部电阻连接且导通的开关数量，限制了突波电流。此外，用来限制突波电流的开关切换所需的时间可被控制，在较佳实施例中，开关的切换及所使用的数量可由软件来控制。一旦电源恢复且如果有必要，时钟恢复至其正确频率时，控制会进入至步骤134，使得控制器60可以使能隔离电路44，以允许核心与数据汇流排22和其他元件连接，且释放处理器元件的重置导线，藉此允许处理器开始操作(步骤136)。此处理器被如此地架构，使其一直根据重置的结束来查出预设位置，作为其第一指令。因此，再启动例行程序可被执行，以测试处理器是否由主动式漏电管理系统所引起的电源关闭状态返回。例如，也可通过检查主动式漏电存储器的内容或通过检查稍后将叙述的电源闸状态暂存器。假使处理器决定了其处于接续电源关闭之后的电源开启状态，作为主动式漏电管理系统的结果，接着处理器执行软件管理，以恢复来自状态存储器40的状态数据。在步骤140中，给予核心的中断可接着重新使能，且在步骤142中，核心可执行任何等待决定的中断服务例行程序。最后，在步骤144中，根据任何等待决定的中断的完成，核心可回复至其最低优先软件任务。
这里需注意，检测核心是否返回至电源开启状态以作为主动式漏电管理开始实施的电源关闭的结果，是有利的。
为了每一核心4、6、及8的状态可被检测，换句话说，其电源是否被关闭或开启，且核心是否由冷启动进入被提供电源(即是于第一时间提供系统电源)，或者由核心已被关闭的电源暖启动进入被提供电源，以作为主动式漏电管理系统的结果。期望能维持信息以使能在与核心连接的暂存器内且被判断出的状况。
图5表示在可延展的电源闸状态暂存器158的前四个位，以使在集成电路内的任何数量核心可检查其他核心的电源状态，且也可判断其是否由冷启动或暖启动而进入开启状态。因此，第一位160为暖开启位，其可由主动式漏电管理系统硬件(或软件)来设定，以指示第一核心，其何时返回至由主动式漏电管理系统所开启的电源开启状态。假使位160没有设定，接着核心判断出其由冷开启进入电源开启状态且在一般唤醒程序下执行。然而，假使位160被设定，核心可判断出其由前一节省状态进入电源开启且因此其呼唤主动式漏电管理系统开启电源，以便由状态存储器40及24召回其状态数据。一些核心，例如Analog Devices“BLACKFIN”核心或MediaTek“Fcore”，提供外部重置向量(reset vector)，以控制电源闸是否重置处理器或一般重置处理器是否应执行。第二位161指示第一核心的电源闸状态。因此，举例来说，假使此位被设定，接者电源闸关闭，且核心因此不被提供电源。然而，假使此位设为零，电源闸开启，且核心被提供电源。暂存器的分析提供一简单方法给每一核心，以判断集成电路中其他核心的状态。此优点有，例如，一核心希望呼叫由集成电路中其他或另一核心的服务。
当实施本发明时，核心的一些特性需要修改。例如，在核心4、主动式漏电管理控制器60、以及时钟控制电路之间所需的一些交换预设控制信号或字元的程序(HANDSHAKING)。此外，需要采取一些步骤以控制对核心内的处理器进行处理，其中，此存储器维持在电源开启状态而核心处于电源关闭状态。在一些情况下，设计者希望存储器不受其他装置存取影响。在本发明的其他情况下，系统设计者配置系统，使得存储器可被存取，或者企图存取存储器将会开始实施核心的电源重新开启，例如，通过导致系统时钟重新提供至核心，其依序强制主动式漏电管理器统重新提供电源给核心。
由电源关闭状态唤醒核心不可避免地需要可增加系统反应延迟的酬载(overhead)。因此，需要确认任何唤醒事件，这些唤醒事件做时间上的安排以提供足够的额外时间期间给电源开启程序的完成，且给予核心撷取本身数据以及返回操作状态。因此，当计时事件处理器(例如用来开始实施电源开启的计时器)产生唤醒呼叫时，其引发核心4返回至电源开启状态且状态数据恢复，但是实际上没有开始实施计时事件的程序，直到到达处理预定事件的专用时间为止。
假使根据软件与硬件控制的结合，核心可以重新被开启电源，则期望加入储存暂存器，举例来说，使得切换核心关闭的电源闸可由储存器来预防，且储存暂存器也可包括多个位，这些位用来强制电源闸切换电源以使核心关闭或切换电源以使核心开启，或者允许电源闸控制器如一般操作，但撤销其输出以达到储存目的。
此外，可能提供额外低漏电硬件暂存器，其可用来监控核心内的暂存器状态，以便储存暂存器内容，而不用将暂存器内容写入至存储器。而此硬件将处理得非常快速，其也不可改变，且当暂存器所需的空间较大时，增加了本发明所需的硅芯片的面积。与执行在受电源闸支配的核心上的软件一起工作的硬件控制器，给予相对快且健全的结合，但是假使期望随着部分的状态数据，需要节省较少或更多元件，则其仍保持弹性度。
虽然为了简明，此叙述是以流程图的方式来说明不同程序步骤，但可灵活通过状态机来控制系统，且控制器60特别适合以状态机来实施。
特定的处理器核心需要特定的操作管理，例如，Arm 7处理器通过将写入核心外部的特定暂存器来执行闲置操作，其接着禁能给核心的时钟。此结果是，Arm 7在此写入指令下停止，且一旦时钟被重新开启，在此写入后，核心通过执行下一指令而继续。当对于核心而言时钟由外部地被限制，当Arm 7处于闲置模式时，中断应不会被使能。然而，Arm 9核心具有专用的指令，其是将核心置放在带机状态或等待中断状态。因此，控制器60的硬件应由系统设计者来设计，以考虑相关核心操作的方法。比照之下，其他核心，例如AnalogDevice的“BLACKFIN”核心可通过提供的核心的“WAKE UP”信号来重新开启，即使对核心的中断已被禁能。当依照本发明的电源消耗的控制，考虑不同核心的特殊需求对于系统设计师来说则是相当简单的任务。
与核心相关的逻辑可以一直处于电源开启状态下，以使得在电源关闭程序中，能支持模拟器或储存器的使用。在由主动式漏电管理控制器开始的电源关闭事件期间，这可以帮助模拟器处于与目标核心连接以及与目标核心联系。
举例来说，假使另一核心要求一核心为其执行一任务时，恢复电源给此核心，但丢弃其先前储存的状态数据是可能的。此可通过允许此另一处理器去修改电源闸暂存器来完成，以欺骗核心认为其由冷启动来进入电源开启状态。二者择一地，可修改核心在何处受到重置向量影响以控制其电源开启程序。
在实际完成的程度上，受到电源闸管制的核心通常以集成电路设计工具来定义成巨集元件。在设计者的意愿下(会受限于可能遇到的某些限制)，每一巨集元件可配置在硅芯片。至巨集的电源连接透过金属化层而做成，此金属化层配置在用来实施巨集元件的硅的上方。电源闸控制晶体管14、16、及18等需要透过金属化导体而连接至各自的核心，且也需要连至巨集边界外的电源供应。此配置如图6a所示，其中，在开关14与核心4(重复利用图1的标号)之间的连接系透过第一金属层200来做成，藉此，在巨集元件206与接续的巨集元件208之间的电源供应连接更透过导体202来做成。为了简化导体的路线安排，导体200及202将以不同平面。然而，发明者已了解，假使电源闸控制开关14、16、18等配置在巨集元件周遭，可避免复杂性，如图6b所示。在此配置下，在巨集元件与将开关连接至核心的导体200之间延伸的导体202，可以相同的物理层来形成，藉此减少金属层的数量。将电源闸控制开关配置在巨集元件的边缘，使能了被使用的现行巨集元件而不需进一步修改。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (16)

1.一种减少电源消耗的方法，适用于一集成电路，所述集成电路包括至少一处理器核心，其特征在于，所述方法包括：
提供一装置，用以控制提供至所述至少一处理器核心的电源供应；
提供一存储器，用以储存所述至少一处理器核心的状态数据；以及
提供一控制器，用以控制在所述至少一处理器核心与所述存储器间的状态数据传送，以使所述至少一处理器核心可被关闭电源且在所述控制器的控制下重新启动，也可返回至在被关闭电源之前的状态。
2.如权利要求1所述的减少电源消耗的方法，其特征在于，所述控制器包括一硬件部分以及一软件部分，且所述软件部分用来控制在所述至少一处理器核心与所述存储器间的状态数据传送。
3.如权利要求2所述的减少电源消耗的方法，其特征在于，在对所述至少一处理器核心关闭电源的程序中，一旦所述软件部分引起足够且将被储存的状态数据，所述软件部分将被关闭电源的所述至少一处理器核心放置在一预设状态，且所述硬件部分受所述预设状态影响，以导致自所述至少一处理器核心移除电源。
4.如权利要求1所述的减少电源消耗的方法，其特征在于，根据电源返回至所述至少一处理器核心，所述至少一处理器核心执行检查程序，或检查一硬件以察看所述控制器是否已关闭电源且检查所述至少一处理器核心是否已由所述存储器撷取状态数据。
5.一种集成电路，具有多个处理器核心，其特征在于，所述集成电路包括：
多个可电控制开关，用以控制电源提供至所述这些处理器核心的一个或多个；
一存储器，用以储存来自所述这些处理器核心中至少一者的状态数据；以及
一控制器，用以控制电源提供至所述这些处理器核心的一个或多个，以使所述这些处理器核心可被关闭电源。
6.如权利要求5所述的集成电路，其特征在于，所述控制器控制在至少一所述处理器核心与所述存储器间的状态数据传送，以使在对所述处理器核心关闭电源之前，所述处理器核心的一状态可被纪录，且所述处理器核心在被开启电源后返回至所述状态。
7.如权利要求6所述的集成电路，其特征在于，所述处理器包括一硬件部分以及一软件部分，且所述软件部分用来控制在至少一所述处理器核心与所述存储器间的状态数据传送。
8.如权利要求7所述的集成电路，其特征在于，在对至少一所述处理器核心关闭电源的程序中，一旦足够的数据被储存在所述存储器中，所述软件部分将被关闭电源的所述处理器核心放置在一预设状态或导致所述处理器核心发布一信号至所述控制器，以及所述控制器受到处于所述预设状态的所述处理器核心或所述信号影响，所述信号作为电源可自所述处理器核心移除的指示。
9.如权利要求5所述的集成电路，其特征在于，所述控制器用来监控提供至每一所述处理器核心的一时钟信号，而所述时钟信号的出现可用来导致电源关闭程序被约束，或者，所述控制器用来监控所述处理器核心是否处于电源关闭状态，以导致电源重新提供至所述处理器核心。
10.如权利要求5所述的集成电路，其特征在于，所述集成电路还包括多个隔离装置，分别连接所述这些处理器核心，以使所述这些处理器核心的一个与其他元件隔离。
11.如权利要求5所述的集成电路，其特征在于，所述集成电路还包括至少一控制暂存器，用以指示所述控制器何时被授权操作所述这些可电控制开关一个或多个，以约束电源提供至所述这些处理器核心的一个或多个。
12.如权利要求5所述的集成电路，其特征在于，所述控制器受到一事件计时器、由另一处理器核心所发布的一电源开启请求、以及一中断的一个影响，以导致控制器所述这些处理器核心的一个关闭电源。
13.如权利要求5所述的集成电路，其特征在于，所述集成电路还包括一电源闸状态暂存器，其中，所述这些处理器核心的一者可检查以判断所述这些其余的处理器核心的电源状态，且判断在所述控制器的控制器，所述处理器核心是否被开启电源。
14.如权利要求5所述的集成电路，其特征在于，所述这些处理器核心的一个或多个与一软件连结，所述软件检查预定由所述处理器执行的任务，且做出关于是否对所述处理器核心限制电源关闭程序的决定。
15.如权利要求5所述的集成电路，其特征在于，所述集成电路还包括一除错暂存器，以允许一使用者强制所述这些处理器核心维持在电源开启，而不论所述控制器所发布的电源关闭指令。
16.如权利要求7所述的集成电路，其特征在于，当判断是否持续对所述处理器核心关闭电源的程序，所述软件部分检查至少一电源关闭标准。
CN200810109638A 2007-06-11 2008-06-11 集成电路及其减少电源消耗的方法 Active CN100585538C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93405807P 2007-06-11 2007-06-11
US60/934,058 2007-06-11

Publications (2)

Publication Number Publication Date
CN101324802A true CN101324802A (zh) 2008-12-17
CN100585538C CN100585538C (zh) 2010-01-27

Family

ID=39791052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810109638A Active CN100585538C (zh) 2007-06-11 2008-06-11 集成电路及其减少电源消耗的方法

Country Status (4)

Country Link
US (1) US8024591B2 (zh)
EP (2) EP2003534A3 (zh)
CN (1) CN100585538C (zh)
TW (1) TWI398762B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170285A (zh) * 2009-08-18 2011-08-31 Nxp股份有限公司 以不同的操作模式控制集成电路的系统和方法
CN102521002A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 可动态和选择性停用内核以及重新设定多内核微处理器
CN103049065A (zh) * 2011-10-14 2013-04-17 苹果公司 用于处理核的电源供应门控布置
CN103984274A (zh) * 2013-06-05 2014-08-13 威盛电子股份有限公司 数字电源闸控的集成电路及方法
CN104217747A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 快闪存储器及快闪存储器基准源电路开关方法
CN106662903A (zh) * 2014-09-04 2017-05-10 高通股份有限公司 使用开关的供电电压节点耦合
CN108196660A (zh) * 2018-01-30 2018-06-22 国科美国研究实验室 数据贮存装置的电力管理方法
CN111309137A (zh) * 2020-02-18 2020-06-19 深圳云天励飞技术有限公司 一种芯片控制方法、装置、芯片及终端设备
CN112579513A (zh) * 2020-12-08 2021-03-30 海光信息技术股份有限公司 芯片自适应控制电路、方法和系统级芯片
CN114070350A (zh) * 2020-08-07 2022-02-18 苹果公司 具有漏电管理引擎的射频前端模块

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008017245A (ja) * 2006-07-07 2008-01-24 Fujitsu Ltd 無線基地局装置
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
EP2075696A3 (en) * 2007-05-10 2010-01-27 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8448002B2 (en) * 2008-04-10 2013-05-21 Nvidia Corporation Clock-gated series-coupled data processing modules
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8103888B2 (en) * 2008-11-26 2012-01-24 Oracle America, Inc. Method and apparatus for power savings in a multi-threaded processor using a symbol gated with a clock signal
US8347132B2 (en) * 2009-01-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reducing processor power consumption
US8327163B2 (en) * 2009-02-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for programmable power-up sequence
CN101873679B (zh) * 2009-04-23 2016-07-06 瑞昱半导体股份有限公司 具有省电功能的网络系统的装置及相关方法
JP5549131B2 (ja) * 2009-07-07 2014-07-16 富士通株式会社 ジョブ割当装置、ジョブ割当方法及びジョブ割当プログラム
US8850250B2 (en) 2010-06-01 2014-09-30 Intel Corporation Integration of processor and input/output hub
US8782456B2 (en) 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US9146610B2 (en) 2010-09-25 2015-09-29 Intel Corporation Throttling integrated link
US8700936B2 (en) * 2010-12-03 2014-04-15 Schneider Electric It Corporation Modular gating of microprocessor low-power mode
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8631256B2 (en) 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
KR101770587B1 (ko) * 2011-02-21 2017-08-24 삼성전자주식회사 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
WO2012143759A1 (en) * 2011-04-20 2012-10-26 Freescale Semiconductor, Inc. Electronic device and method
US8595563B2 (en) * 2011-07-18 2013-11-26 Advanced Micro Devices, Inc. Method and circuitry for debugging a power-gated circuit
TWI454905B (zh) * 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
US8949645B2 (en) 2012-01-24 2015-02-03 Nvidia Corporation Power distribution for microprocessor power gates
US9134787B2 (en) * 2012-01-27 2015-09-15 Nvidia Corporation Power-gating in a multi-core system without operating system intervention
KR101992234B1 (ko) 2012-05-22 2019-06-24 삼성전자주식회사 디버깅 회로를 위한 클럭 제어 회로를 구비하는 집적 회로 및 이를 포함하는 시스템-온-칩
JP6185311B2 (ja) * 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
US9471395B2 (en) * 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US8984313B2 (en) * 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US20140095896A1 (en) * 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
US11082490B2 (en) 2012-11-28 2021-08-03 Nvidia Corporation Method and apparatus for execution of applications in a cloud system
WO2014085714A1 (en) 2012-11-28 2014-06-05 Nvidia Corporation Handheld gaming console
US10007323B2 (en) 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US9645630B2 (en) 2013-01-18 2017-05-09 Apple Inc. Selectively permitting an apparatus to be awakened depending on a programmable setting
US9000805B2 (en) * 2013-01-29 2015-04-07 Broadcom Corporation Resonant inductor coupling clock distribution
US9842532B2 (en) 2013-09-09 2017-12-12 Nvidia Corporation Remote display rendering for electronic devices
US9262293B2 (en) * 2013-09-16 2016-02-16 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US9329963B2 (en) * 2013-09-16 2016-05-03 Advanced Micro Devices, Inc. Debug apparatus and methods for dynamically switching power domains
US10079019B2 (en) * 2013-11-12 2018-09-18 Apple Inc. Always-on audio control for mobile device
US9638743B2 (en) * 2014-01-16 2017-05-02 Qualcomm Incorporated State-dependent capacitance estimation
US10007317B2 (en) * 2014-04-10 2018-06-26 Qualcomm Incorporated Techniques for controlling power usage based on network parameters
US10031000B2 (en) 2014-05-29 2018-07-24 Apple Inc. System on a chip with always-on processor
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
TWI533319B (zh) 2014-11-20 2016-05-11 財團法人工業技術研究院 非揮發性記憶體裝置及其控制方法
JP2016119003A (ja) * 2014-12-22 2016-06-30 株式会社東芝 半導体集積回路
US9746908B2 (en) * 2015-02-25 2017-08-29 Advanced Micro Devices, Inc. Pruning of low power state information for a processor
WO2017019546A1 (en) * 2015-07-24 2017-02-02 Power It Perfect, Inc. Systems and methods of controlling a power supply signal delivered to an electronic device
CN105224454B (zh) * 2015-09-25 2018-06-05 华为技术有限公司 一种调试方法、多核处理器和调试设备
CN105354136B (zh) * 2015-09-25 2018-06-15 华为技术有限公司 一种调试方法、多核处理器和调试设备
US9983655B2 (en) * 2015-12-09 2018-05-29 Advanced Micro Devices, Inc. Method and apparatus for performing inter-lane power management
US10037073B1 (en) * 2016-09-23 2018-07-31 Apple Inc. Execution unit power management
KR102552666B1 (ko) 2018-11-12 2023-07-10 삼성전자주식회사 전자 장치 및 그것의 동작 방법
US11404105B2 (en) * 2020-12-21 2022-08-02 Intel Corporation Write disturb refresh rate reduction using write history buffer
US11907043B2 (en) 2022-05-25 2024-02-20 Apple Inc. Adaptive wake-up for power conservation in a processor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872967A (en) * 1989-12-29 1999-02-16 Packard Bell Nec Method for warm boot from reset
US6282662B1 (en) * 1995-08-04 2001-08-28 Dell Usa, L.P. Power management override for portable computers
US6154845A (en) * 1998-09-11 2000-11-28 Intel Corporation Power failure safe computer architecture
US6345362B1 (en) * 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6968469B1 (en) * 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
TW575803B (en) * 2002-10-17 2004-02-11 Uniwill Comp Corp The method of managing portable computer power cord
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US7401240B2 (en) * 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
US7664970B2 (en) * 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
GB0516457D0 (en) * 2005-08-10 2005-09-14 Symbian Software Ltd Reversible power transitions in a computing device
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170285A (zh) * 2009-08-18 2011-08-31 Nxp股份有限公司 以不同的操作模式控制集成电路的系统和方法
CN102521002A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 可动态和选择性停用内核以及重新设定多内核微处理器
CN102521002B (zh) * 2010-12-22 2015-10-28 威盛电子股份有限公司 可动态和选择性停用内核以及重新设定多内核微处理器
CN103049065A (zh) * 2011-10-14 2013-04-17 苹果公司 用于处理核的电源供应门控布置
CN103049065B (zh) * 2011-10-14 2015-11-11 苹果公司 用于处理核的电源供应门控布置
CN104217747A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 快闪存储器及快闪存储器基准源电路开关方法
CN104217747B (zh) * 2013-06-03 2017-02-08 北京兆易创新科技股份有限公司 快闪存储器及快闪存储器基准源电路开关方法
CN103984274A (zh) * 2013-06-05 2014-08-13 威盛电子股份有限公司 数字电源闸控的集成电路及方法
CN106662903A (zh) * 2014-09-04 2017-05-10 高通股份有限公司 使用开关的供电电压节点耦合
CN106662903B (zh) * 2014-09-04 2019-07-23 高通股份有限公司 使用开关的供电电压节点耦合
CN108196660A (zh) * 2018-01-30 2018-06-22 国科美国研究实验室 数据贮存装置的电力管理方法
CN111309137A (zh) * 2020-02-18 2020-06-19 深圳云天励飞技术有限公司 一种芯片控制方法、装置、芯片及终端设备
CN111309137B (zh) * 2020-02-18 2021-07-06 深圳云天励飞技术有限公司 一种芯片控制方法、装置、芯片及终端设备
CN114070350A (zh) * 2020-08-07 2022-02-18 苹果公司 具有漏电管理引擎的射频前端模块
US11539393B2 (en) 2020-08-07 2022-12-27 Apple Inc. Radio-frequency front end modules with leakage management engines
CN112579513A (zh) * 2020-12-08 2021-03-30 海光信息技术股份有限公司 芯片自适应控制电路、方法和系统级芯片
CN112579513B (zh) * 2020-12-08 2023-04-25 成都海光微电子技术有限公司 芯片自适应控制电路、方法和系统级芯片

Also Published As

Publication number Publication date
TWI398762B (zh) 2013-06-11
TW200903246A (en) 2009-01-16
EP2003534A3 (en) 2009-02-18
CN100585538C (zh) 2010-01-27
US20080307244A1 (en) 2008-12-11
EP2058725A2 (en) 2009-05-13
US8024591B2 (en) 2011-09-20
EP2058725A3 (en) 2015-07-22
EP2003534A2 (en) 2008-12-17

Similar Documents

Publication Publication Date Title
CN100585538C (zh) 集成电路及其减少电源消耗的方法
CN101689106B (zh) 多处理器控制装置、多处理器控制方法以及多处理器控制电路
CN1331065C (zh) 用于多线程处理机功率方式转变的方法和设备
CN100354793C (zh) 集成电路器件
US8327173B2 (en) Integrated circuit device core power down independent of peripheral device operation
US8850236B2 (en) Power gating of cores by an SoC
KR920002754B1 (ko) 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템
EP2580657B1 (en) Information processing device and method
CN109885343A (zh) 一种控制器低功耗启动方法、装置、计算机设备及存储介质
US20040044917A1 (en) Apparatus and method for restoring working context
CN102057344A (zh) 睡眠处理器
CN102741775A (zh) 用于对计算机平台的系统功率状态进行转换的方法、装置和系统
WO2009140758A1 (en) Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
CN101853067B (zh) 减少装置功率消耗的方法及具有嵌入式存储器模块的装置
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
US20020184547A1 (en) Device and method for selectively powering down integrated circuit blocks within a system on chip
CN100419639C (zh) 切换内存时钟频率的方法和装置以及切换时钟频率的系统
CN109614153B (zh) 多核芯片及系统
CN106095492A (zh) 一种应用程序的关闭方法和装置
US20050068799A1 (en) Integrated circuit power management for reducing leakage current in circuit arrays and method therefor
CN101441504B (zh) 应用于交通工具的中控计算机及其相关电源管理方法
CN110058672A (zh) 用于管理集成电路中的电力域的技术
US7802119B2 (en) Method and system for saving power of central processing unit
US20020124125A1 (en) Method and apparatus to permit a peripheral device to become the default system bus master
EP0927397A2 (en) A method for operating a communication channel in a mixed master/slave subscriber environment through a dynamical closing and/or opening operation, and a system arranged for implementing the method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant