JP2016119003A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2016119003A JP2016119003A JP2014259426A JP2014259426A JP2016119003A JP 2016119003 A JP2016119003 A JP 2016119003A JP 2014259426 A JP2014259426 A JP 2014259426A JP 2014259426 A JP2014259426 A JP 2014259426A JP 2016119003 A JP2016119003 A JP 2016119003A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power saving
- power
- unit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/20—Image signal generators
- H04N13/275—Image signal generators from 3D object models, e.g. computer-generated stereoscopic image signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
Description
本実施形態の低消費電力制御が可能な半導体集積回路について説明する。
図1は、実施形態の半導体集積回路の構成を示すブロック図である。半導体集積回路1は、CPU(central processing unit)10、省電力コントローラ20、RAM(random access memory)30、周辺インターフェース(周辺IF)40、及び割込みコントローラ50を備える。バス60は、CPU10、省電力コントローラ20、RAM30、周辺インターフェース(周辺IF)40、及び割込みコントローラ50を接続している。省電力制御の対象はCPU10であり、省電力コントローラ20はCPU10内の制御対象領域に対して省電力制御を行う。ここでは、CPU10を例に挙げ説明するが、3次元グラフィックスプロセッサやビデオグラフィックスプロセッサ等にも適用できる。
CPU10に対して本実施形態による省電力制御を行う例として、4つのパターン(省電力制御パターン1〜4)を説明する。省電力制御とは、クロックゲーティング回路によるクロックゲーティングの実行、あるいはパワースイッチによる電源電圧の供給/遮断を制御することをいう。
本実施形態では、CPU10を構成するコア、及びコア以外のキャッシュメモリ等を含む共通部を、機能単位毎あるいは機能に関係のない面積や省電力処理時間毎に複数に分割し、分割した各々の領域(制御対象領域)あるいは制御対象領域を組み合わせた領域に対して省電力制御、すなわちクロックゲーティングあるいは電源電圧の供給/遮断を行う。これにより、CPU10内の制御対象領域に対して、省電力を重視した制御から処理性能を重視した制御まで幅広い制御を行うことが可能である。
Claims (15)
- 演算処理を行う第1プロセッサコアと、データ及びプログラムを記憶するキャッシュメモリを含む共通部とを備え、前記第1プロセッサコア及び前記共通部の少なくともいずれか一方が第1回路と第2回路に分割された演算処理回路と、
前記第1回路へクロック信号を供給あるいは停止する第1クロックゲーティング回路と、
前記第1回路へ電源電圧を供給あるいは遮断する第1パワースイッチと、
前記第2回路へ前記クロック信号を供給あるいは停止する第2クロックゲーティング回路と、
前記第2回路へ前記電源電圧を供給あるいは遮断する第2パワースイッチと、
前記第1及び第2クロックゲーティング回路、及び前記第1及び第2パワースイッチを制御するコントローラと、
を具備する半導体集積回路。 - 前記共通部へ前記クロック信号を供給あるいは停止する第3クロックゲーティング回路と、前記共通部へ前記電源電圧を供給あるいは遮断する第3パワースイッチと、前記第1プロセッサコアへ前記クロック信号を供給あるいは停止する第4クロックゲーティング回路と、前記第1プロセッサコアへ前記電源電圧を供給あるいは遮断する第4パワースイッチとのうち、前記第3クロックゲーティング回路及び第3パワースイッチ、あるいは前記第4クロックゲーティング回路及び第4パワースイッチの少なくともいずれか一方をさらに備え、
前記コントローラは、前記第3クロックゲーティング回路及び第3パワースイッチ、あるいは前記第4クロックゲーティング回路及び第4パワースイッチの前記少なくともいずれか一方を制御する請求項1に記載の半導体集積回路。 - 前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つは、前記電源電圧の供給が遮断されるときに直前の処理データを保持するデータ保持部を有する請求項1または2に記載の半導体集積回路。
- 前記第1回路は第1の機能単位を有し、第2回路は前記第1の機能単位と異なる第2の機能単位を有する請求項1乃至3のいずれかに記載の半導体集積回路。
- 前記プロセッサコアが前記第1回路及び第2回路を含む場合、前記第1の機能単位及び第2の機能単位の少なくともいずれか一方は、演算処理部、命令処理部、データ処理部、及びメモリシステムの少なくともいずれか1つを含む請求項4に記載の半導体集積回路。
- 前記共通部が前記第1回路及び第2回路を含む場合、前記第1の機能単位及び第2の機能単位の少なくともいずれか一方は、キャッシュメモリ及び前記キャッシュメモリを制御するメモリ制御部の少なくともいずれか1つを含む請求項4に記載の半導体集積回路。
- 前記第1回路と第2回路は、機能単位と関係がない所定の面積または形状のいずれかによって分割されている請求項1乃至3のいずれかに記載の半導体集積回路。
- 前記コントローラは、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つを省電力状態に制御する複数の省電力モードを有し、
前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つを稼働状態に起動する要因となるウェイクアップ信号の入力頻度に応じて、前記コントローラは前記少なくともいずれか1つに対する省電力モードを、前記複数の省電力モードから選択する請求項1乃至7のいずれかに記載の半導体集積回路。 - 前記コントローラは、前記ウェイクアップ信号と、前記ウェイクアップ信号の入力時刻とを記憶するバッファを有し、
最新に入力された前記ウェイクアップ信号の入力時刻と、n(nは1以上の整数)個前に入力された前記ウェイクアップ信号の入力時刻との時刻差を算出し、
前記時刻差と切り替え閾値とを比較し、その比較結果に応じて、前記コントローラは前記少なくともいずれか1つに対する省電力モードを選択する請求項8に記載の半導体集積回路。 - 前記コントローラが制御する前記省電力状態は、第1省電力状態と、前記第1省電力状態より消費電力の削減量が大きい第2省電力状態とを有し、
前記時刻差が前記切り替え閾値より小さい場合、前記コントローラは、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つを前記第1省電力状態に遷移させ、
前記時刻差が前記切り替え閾値以上である場合、前記コントローラは、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つを前記第2省電力状態に遷移させる請求項9に記載の半導体集積回路。 - 前記第1省電力状態は、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つに前記クロック信号の供給を停止することを含み、
前記第2省電力状態は、前記少なくともいずれか1つに前記電源電圧の供給を遮断することを含む請求項10に記載の半導体集積回路。 - 前記第1省電力状態は、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つの領域のうち、第1の割合の領域に対して前記クロック信号の供給を停止し、前記第2省電力状態は、前記少なくともいずれか1つの領域のうち、前記第1の割合より大きな第2の割合の領域に対して前記クロック信号の供給を停止することを含む請求項10に記載の半導体集積回路。
- 前記第1省電力状態は、前記第1回路、前記第2回路、前記第1プロセッサコア、及び前記共通部の少なくともいずれか1つの領域のうち、第1の割合の領域に対して前記電源電圧の供給を遮断し、前記第2省電力状態は、前記少なくともいずれか1つの領域のうち、前記第1の割合より大きな第2の割合の領域に対して前記電源電圧の供給を遮断することを含む請求項10に記載の半導体集積回路。
- 前記演算処理回路は、演算処理を行う第2プロセッサコアをさらに備え、前記第2プロセッサコアは第3回路及び第4回路に分割され、前記第1及び第2プロセッサコアは前記共通部が含む前記キャッシュメモリを共有し、
前記第3回路へ前記クロック信号を供給あるいは停止する第5クロックゲーティング回路と、
前記第3回路へ前記電源電圧を供給あるいは遮断する第5パワースイッチと、
前記第4回路へ前記クロック信号を供給あるいは停止する第6クロックゲーティング回路と、
前記第4回路へ前記電源電圧を供給あるいは遮断する第6パワースイッチとをさらに備え、
前記コントローラは、前記第5及び第6クロックゲーティング回路、及び前記第5及び第6パワースイッチを制御する請求項1乃至13のいずれかに記載の半導体集積回路。 - 前記データ保持部へ電源電圧を供給あるいは遮断する第7パワースイッチをさらに備える請求項3に記載の半導体集積回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259426A JP2016119003A (ja) | 2014-12-22 | 2014-12-22 | 半導体集積回路 |
EP18201177.5A EP3451122B1 (en) | 2014-12-22 | 2015-11-16 | Power management in an integrated circuit |
EP15194694.4A EP3037914A1 (en) | 2014-12-22 | 2015-11-16 | Semiconductor integrated circuit |
US14/947,991 US9891689B2 (en) | 2014-12-22 | 2015-11-20 | Semiconductor integrated circuit that determines power saving mode based on calculated time difference between wakeup signals |
TW104140971A TWI591475B (zh) | 2014-12-22 | 2015-12-07 | Low power control of semiconductor integrated circuits |
CN201510954027.9A CN105718020B (zh) | 2014-12-22 | 2015-12-17 | 半导体集成电路 |
US15/886,905 US10620686B2 (en) | 2014-12-22 | 2018-02-02 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014259426A JP2016119003A (ja) | 2014-12-22 | 2014-12-22 | 半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018101816A Division JP6514396B2 (ja) | 2018-05-28 | 2018-05-28 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016119003A true JP2016119003A (ja) | 2016-06-30 |
Family
ID=54542149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014259426A Pending JP2016119003A (ja) | 2014-12-22 | 2014-12-22 | 半導体集積回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9891689B2 (ja) |
EP (2) | EP3037914A1 (ja) |
JP (1) | JP2016119003A (ja) |
CN (1) | CN105718020B (ja) |
TW (1) | TWI591475B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186443A (ja) * | 2018-04-13 | 2019-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020013263A (ja) * | 2018-07-17 | 2020-01-23 | 株式会社アクセル | 半導体集積回路、半導体集積回路における制御方法、画像処理装置 |
JP2021093726A (ja) * | 2019-12-06 | 2021-06-17 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | デュアルモードデータ変換器 |
US11081129B2 (en) | 2019-03-19 | 2021-08-03 | Kabushiki Kaisha Toshiba | Magnetic disk device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012115839A1 (en) | 2011-02-23 | 2012-08-30 | Rambus Inc. | Protocol for memory power-mode control |
US10447461B2 (en) * | 2015-12-01 | 2019-10-15 | Infineon Technologies Austria Ag | Accessing data via different clocks |
CN107801233B (zh) * | 2016-09-01 | 2020-11-10 | 珠海市魅族科技有限公司 | 无线局域网的通信方法、通信装置、接入点和站点 |
US11003238B2 (en) * | 2017-04-03 | 2021-05-11 | Nvidia Corporation | Clock gating coupled memory retention circuit |
US10163494B1 (en) * | 2017-05-31 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
JP6704895B2 (ja) * | 2017-12-20 | 2020-06-03 | 株式会社Subaru | 電動車両の電源システム |
US10517106B1 (en) * | 2019-05-30 | 2019-12-24 | Cypress Semiconductor Corporation | Systems, methods, and devices for network request scheduling |
JP6970769B2 (ja) * | 2020-02-18 | 2021-11-24 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
US11971766B2 (en) * | 2020-03-18 | 2024-04-30 | Sony Group Corporation | Information processing apparatus and information processing method for power saving |
US11374486B2 (en) * | 2020-09-29 | 2022-06-28 | Monolithic Power Systems, Inc. | Power supply with flexible control and the method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106648A (ja) * | 1993-10-07 | 1995-04-21 | Agency Of Ind Science & Technol | 超伝導論理集積回路 |
JP2002288150A (ja) * | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2007086983A (ja) * | 2005-09-21 | 2007-04-05 | Canon Inc | 省電力機能を備えた機器 |
US20140095896A1 (en) * | 2012-09-28 | 2014-04-03 | Nicholas P. Carter | Exposing control of power and clock gating for software |
US20140181556A1 (en) * | 2012-12-21 | 2014-06-26 | Advanced Micro Devices, Inc. | Idle Phase Exit Prediction |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3989399B2 (ja) | 2003-05-01 | 2007-10-10 | ローム株式会社 | 半導体集積回路装置 |
JP2006065471A (ja) | 2004-08-25 | 2006-03-09 | Fuji Xerox Co Ltd | 半導体集積回路およびその節電制御方法および節電制御プログラム |
US7245148B2 (en) | 2005-09-27 | 2007-07-17 | Micrel, Inc. | Power saving method in an integrated circuit programming and control circuit |
US8118483B2 (en) | 2006-06-21 | 2012-02-21 | Intel Corporation | Thermal sensor having toggle control |
US7362647B2 (en) | 2006-07-12 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power control circuit |
JP2008300922A (ja) | 2007-05-29 | 2008-12-11 | Ricoh Co Ltd | 画像処理装置、画像処理装置の制御方法、制御プログラム及び記録媒体 |
EP2003534A3 (en) * | 2007-06-11 | 2009-02-18 | MediaTek Inc. | Method of and apparatus for reducing power consumption within an integrated circuit. |
JP5109935B2 (ja) | 2008-11-10 | 2012-12-26 | 富士通株式会社 | プロセッサシステムの動作方法およびプロセッサシステム |
TWI411215B (zh) | 2008-12-04 | 2013-10-01 | Leadtrend Tech Corp | 控制方法與電源控制積體電路 |
JP2011248734A (ja) | 2010-05-28 | 2011-12-08 | Oki Data Corp | 電子装置及び電子システム |
US8438416B2 (en) * | 2010-10-21 | 2013-05-07 | Advanced Micro Devices, Inc. | Function based dynamic power control |
US9152218B2 (en) * | 2010-12-22 | 2015-10-06 | Intel Corporation | Framework for runtime power monitoring and management |
TWI429175B (zh) | 2011-03-04 | 2014-03-01 | Wen Chung Yeh | 電源管理器、控制方法與積體電路 |
KR20130127746A (ko) * | 2012-05-15 | 2013-11-25 | 삼성전자주식회사 | 전력 소모를 제어하는 방법과 장치 |
-
2014
- 2014-12-22 JP JP2014259426A patent/JP2016119003A/ja active Pending
-
2015
- 2015-11-16 EP EP15194694.4A patent/EP3037914A1/en not_active Withdrawn
- 2015-11-16 EP EP18201177.5A patent/EP3451122B1/en active Active
- 2015-11-20 US US14/947,991 patent/US9891689B2/en active Active
- 2015-12-07 TW TW104140971A patent/TWI591475B/zh active
- 2015-12-17 CN CN201510954027.9A patent/CN105718020B/zh active Active
-
2018
- 2018-02-02 US US15/886,905 patent/US10620686B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106648A (ja) * | 1993-10-07 | 1995-04-21 | Agency Of Ind Science & Technol | 超伝導論理集積回路 |
JP2002288150A (ja) * | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2007086983A (ja) * | 2005-09-21 | 2007-04-05 | Canon Inc | 省電力機能を備えた機器 |
US20140095896A1 (en) * | 2012-09-28 | 2014-04-03 | Nicholas P. Carter | Exposing control of power and clock gating for software |
US20140181556A1 (en) * | 2012-12-21 | 2014-06-26 | Advanced Micro Devices, Inc. | Idle Phase Exit Prediction |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019186443A (ja) * | 2018-04-13 | 2019-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7109973B2 (ja) | 2018-04-13 | 2022-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020013263A (ja) * | 2018-07-17 | 2020-01-23 | 株式会社アクセル | 半導体集積回路、半導体集積回路における制御方法、画像処理装置 |
US11081129B2 (en) | 2019-03-19 | 2021-08-03 | Kabushiki Kaisha Toshiba | Magnetic disk device |
US11348602B2 (en) | 2019-03-19 | 2022-05-31 | Kabushiki Kaisha Toshiba | Magnetic disk device |
US11699459B2 (en) | 2019-03-19 | 2023-07-11 | Kabushiki Kaisha Toshiba | Magnetic disk device |
JP2021093726A (ja) * | 2019-12-06 | 2021-06-17 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | デュアルモードデータ変換器 |
JP7438090B2 (ja) | 2019-12-06 | 2024-02-26 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | デュアルモードデータ変換器 |
Also Published As
Publication number | Publication date |
---|---|
TWI591475B (zh) | 2017-07-11 |
EP3037914A1 (en) | 2016-06-29 |
CN105718020B (zh) | 2018-12-14 |
EP3451122A1 (en) | 2019-03-06 |
US10620686B2 (en) | 2020-04-14 |
US9891689B2 (en) | 2018-02-13 |
US20160179176A1 (en) | 2016-06-23 |
TW201635088A (zh) | 2016-10-01 |
EP3451122B1 (en) | 2021-04-28 |
US20180157306A1 (en) | 2018-06-07 |
CN105718020A (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016119003A (ja) | 半導体集積回路 | |
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
US8214662B2 (en) | Multiprocessor control unit, control method performed by the same, and integrated circuit | |
US8239700B2 (en) | Systems and methods for power dissipation control in a semiconductor device | |
JP2007128518A (ja) | デジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステム | |
WO2010035315A1 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
US20100268917A1 (en) | Systems and Methods for Ramped Power State Control in a Semiconductor Device | |
US20100269074A1 (en) | Predictive Power Management Semiconductor Design Tool and Methods for Using Such | |
WO2011033626A1 (ja) | コンピュータシステム | |
US8127167B2 (en) | Methods for reducing power consumption and devices using the same | |
JP2014052801A (ja) | 回路システムおよび半導体装置 | |
JP6514396B2 (ja) | 半導体集積回路 | |
JP3460736B2 (ja) | クロック制御回路 | |
JP2019028651A (ja) | 同期リセット回路とその制御方法 | |
JP2006065471A (ja) | 半導体集積回路およびその節電制御方法および節電制御プログラム | |
US20140351828A1 (en) | Apparatus and method for controlling multi-core system on chip | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
US20150006944A1 (en) | System with feature of saving dynamic power of flip-flop banks | |
JP3699947B2 (ja) | マイクロコントローラ | |
JP2010140319A (ja) | 半導体装置 | |
WO2012104940A1 (ja) | 仮想計算機システム、デバイス共有制御方法、プログラム、及び集積回路 | |
JPH0512728B2 (ja) | ||
JP5486368B2 (ja) | マイクロコンピュータ及びマイクロコンピュータの制御方法 | |
JP2006201856A (ja) | 半導体集積回路 | |
JP2021086277A (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181002 |