JP3989399B2

JP3989399B2 - 半導体集積回路装置

Info

Publication number: JP3989399B2
Application number: JP2003126356A
Authority: JP
Inventors: 竜哉眞野
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2003-05-01
Filing date: 2003-05-01
Publication date: 2007-10-10
Anticipated expiration: 2023-05-01
Also published as: US7088164B2; US20040227555A1; JP2004334364A

Description

【０００１】
【発明の属する技術分野】
各種電子機器の電源ＯＮ／ＯＦＦを行う電源制御機能を備えた半導体集積回路装置に関するもので、特に、ＤＳＣ（Digital Still Camera）や携帯電話装置に設けられる電源制御機能を備えた半導体集積回路装置に関する。
【０００２】
【従来の技術】
従来、ＤＳＣや携帯電話装置などの電子機器の多くは、直流電源から電源供給されて動作を行う。このような直流電源により動作を行う電子機器は、充電により繰り返し使用可能な二次電池を含む電池から電源供給が成される。よって、この電子機器に電源供給する電池寿命を延ばすために、電子機器における消費電力を低減させる様々な方法が提供されている。
【０００３】
従来技術として、送信機と通信を行うために同期した後、自機器に割り当てられた期間のみ通信動作を行う受信機であって、この通信動作を行う期間にのみ周波数の高いクロック信号を用いて動作し、通信動作を行わない期間には周波数の低いクロック信号を用いて動作することで消費電力を低減する受信機が提案されている（特許文献１参照）。又、従来技術として、電源がＯＮとされているときに受信タイミング以外では、クロック信号を低速なものとするとともに中央処理装置にクロック信号を供給しない構成とする携帯端末が提案されている（特許文献２参照）。
【０００４】
このように、上記の方法は、割り当てられた期間に通信動作する携帯電話装置などの通信機器においては、通信動作を行わない期間では動作させる必要がなく、中央処理装置をスリープ状態にしておくことで消費電力の低減を図ることができる。しかしながら、特許文献１及び特許文献２のように、他の通信機器と同期し、予め通信動作を行わない期間が認識されているものに対して実現可能なものである。よって、ＤＳＣなどの電子機器においては利用されることがないし、利用をするとしても効果がない。
【０００５】
又、このような電子機器において、主電源の供給が開始されると、機器の故障を防ぐために、電子機器内の各部を制御するマイコンを完全に立ち上げた後に、制御動作を行うことができるアクティブ状態にマイコンの動作状態を遷移させる必要がある。そのため、従来は、電源電圧をマイコンで常に監視することで、主電源がＯＮとされたか否かを確認し、主電源がＯＮとされると、マイコンがアクティブ状態に遷移していた。しかし、このとき、マイコンが常時駆動して主電源のＯＮ／ＯＦＦを確認する場合には、主電源がＯＦＦのときの待機状態であっても、マイコンが電力消費してしまい、消費電力が大きくなる。
【０００６】
そこで、主電源がＯＮされた直後からマイコンを通常アクティブ状態とするために、図４に示すように、主電源がＯＮされたか否かを確認する電圧検出回路１０１と、電圧検出回路１０１からの検出信号を遅延させてマイコン１０３をアクティブ状態にする制御信号を出力する遅延回路１０２とが設けられる。このように、電圧検出回路１０１及び遅延回路１０２を設けることによって、主電源がＯＦＦのときの待機状態において、電圧検出回路１０１及び遅延回路１０２のみをＯＮとして、マイコン１０３をＯＦＦとする。
【０００７】
そして、主電源がＯＮとなったとき、マイコン１０３にも主電源電圧が供給されてＯＮとなる。このとき、電圧検出回路１０１によって主電源電圧が検出されて検出信号が出力され、この検出信号が遅延回路１０２で遅延されてマイコン１０３をアクティブ状態にする制御信号としてマイコン１０３に与えられる。よって、遅延回路１０２において、マイコン１０３に電源電圧が供給されてから完全に立ち上がるまでの時間だけ遅延させることができるため、マイコン１０３の保護を行うことができるとともに、待機状態のときの消費電力を抑制することができる。
【０００８】
【特許文献１】
特公平８−３２０８６号公報
【特許文献２】
特開平１１−２３４９１９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、図４のように起動制御を行う電子機器では、マイコン１０３が動作していないときに電圧検出回路１０１及び遅延回路１０２が動作するため、電圧検出回路１０１及び遅延回路１０２をデジタル回路でなくアナログ回路で構成することとなり、その部品点数や実装面積が大きくなる。（尚、図４では、図１における符号２ａ、２ｂ、４〜７のブロックによる構成を省略している。）更に、遅延回路１０２においてはキャパシタを使用するため、遅延時間が長くなる場合にキャパシタの容量を大きくする必要があり、更にその実装面積が大きくなってしまう。このようにアナログ回路となる電圧検出回路１０１及び遅延回路１０２を用いることで、電源をＯＮとするまでの待機状態での消費電力の低減を図る代わりに、装置の増大を招いていた。
【００１０】
このような問題を鑑みて、本発明は、主電源のＯＮ動作を確認したタイミングから遅延させて電子機器を構成する他のブロックへ制御信号を送信するデジタル回路で構成された半導体集積回路装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体集積回路装置は、電子機器の主電源のＯＮ／ＯＦＦを検出して、主電源のＯＮ／ＯＦＦに基づいて前記電子機器の各部の電源供給を制御する半導体集積回路装置において、前記電子機器の主電源がＯＦＦされているときでも計時用のクロック信号を発生するクロック生成部と、前記電子機器全体を制御する主制御部に電源電圧を供給する電源回路を駆動させる駆動制御信号を生成する駆動制御信号生成部と、前記主制御部の動作状態を制御する状態制御信号を生成する状態制御信号生成部と、前記電子機器の前記主制御部以外の部分の動作タイミングを制御するタイミング制御部と、を備え、前記駆動制御信号生成部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となり、前記状態制御信号生成部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となり、前記タイミング制御部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となっている半導体集積回路装置であって、前記状態制御信号生成部は、前記電子機器の主電源のＯＮを示すパルス信号が入力された時点から、前記主制御部に電源電圧を供給する電源回路の立ち上げ時間より長い所定時間経過後に、前記主制御部をアクティブ状態とする状態制御信号を生成することを特徴とする。
【００１３】
このような構成の半導体集積回路装置において、前記駆動制御信号生成部から駆動制御信号が出力された後、所定時間が経過して、前記状態制御信号生成部から状態制御信号が出力される。又、この半導体集積回路装置において、クロック生成部が、前記電子機器の主電源をＯＮとしたときに使用するクロック周波数より低い周波数のクロック信号を出力するとともに常時駆動している。
【００１４】
又、このような構成の半導体集積回路装置において、前記駆動制御信号生成部が、前記電子機器の主電源のＯＮ／ＯＦＦを示す第１パルス信号から前記主制御部の立ち上げ時間及び立ち下げ時間より長いパルス幅の第２パルス信号を生成するパルス成型部と、前記主制御部の立ち上げと立ち下げを示す立ち上げ完了通知信号と前記パルス成型部からの前記第２パルス信号とが入力されるとともに前記状態制御信号を前記主制御部に出力するＯＲゲートとを備える。
【００１５】
又、このような構成の半導体集積回路装置において、前記状態制御信号生成部が、前記電子機器の主電源のＯＮ／ＯＦＦを示す前記第１パルス信号を前記主制御部に供給する電源の立ち上げ時間より長い所定時間分だけ遅延させる遅延部を備える。
【００１６】
又、このような構成の半導体集積回路装置において、前記電子機器の主電源のＯＮ／ＯＦＦを示す前記第１パルス信号からチャタリングを除去するチャタリング除去部を備え、チャタリングが除去された前記第１パルス信号が前記パルス成型部及び前記遅延部に入力される。
【００１７】
【発明の実施の形態】
以下に本発明の実施形態を、図面を参照して説明する。図１は、本実施形態の電源制御機能を備えた電子機器の内部構成をブロック図である。
【００１８】
図１の電子機器は、電源ＯＮ／ＯＦＦを行うスイッチＳＷと、スイッチＳＷの動作を確認する電源供給制御回路１と、電源供給制御回路１によってＯＮ／ＯＦＦして電源電圧ＶＣＣ１，ＶＣＣ２をそれぞれ供給する電源回路２ａ，２ｂと、電源電圧ＶＣＣ１が供給されて機器全体を制御するマイコン３と、他の機能部分に供給する電源を生成するレギュレータ４と、電源供給制御回路１に電源供給するバックアップ電池５と、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）などの表示部６と、音声出力するスピーカ７とを備える。
【００１９】
又、電源供給制御回路１は、図２に示すように、スイッチＳＷのＯＮ／ＯＦＦ切換によるパルスとともに発生するチャタリングを除去するためのチャタリング除去部１１と、チャタリング除去部１１でチャタリング除去されたスイッチＳＷのＯＮ／ＯＦＦ切換によるパルスを一定のパルス幅に成型して出力するパルス成型部１２と、チャタリング除去部１１でチャタリング除去されたスイッチＳＷのＯＮ／ＯＦＦ切換によるパルスを遅延させる遅延部１３ａ，１３ｂと、パルス成型部１２からのパルス信号とマイコン３の立ち上げの完了を示す信号（以下、「立ち上げ完了通知信号」と呼ぶ）とが入力されるＯＲゲート１４と、遅延部１３ａ，１３ｂからのパルス信号に従ってマイコン３及び電源回路２ｂを動作させる制御信号生成部１５ａ，１５ｂと、チャタリング除去部１１からのパルス信号に従って画面表示や音声出力などの各種動作の起動タイミングを制御するタイミング制御部１６と、電源供給制御回路１の各ブロックに周波数の低いクロック信号を与えるＲＴＣ（Real Time Clock）１７と、バックアップ電池５からの電圧を整流するバックアップ電源部１８とを備える。
【００２０】
尚、図２では、チャタリング除去部１１及びパルス成型部１２及び遅延部１３ａ，１３ｂ及びＯＲゲート１４及び制御信号生成部１５ａ，１５ｂ及びタイミング制御部１６によって電源制御ブロック２０が構成されるものとする。そして、図２では、バックアップ電源部１８より電源制御ブロック２０に電圧供給されるように図示することで、この電源制御ブロック２０を構成する各ブロック部に対してバックアップ電源部１８よりバックアップ電池５からの電圧が供給されるものとする。
【００２１】
又、バックアップ電源部１８からＲＴＣ１７にも電圧供給が成される。よって、バックアップ電池５からの電圧がバックアップ電源部１８で整流されて、チャタリング除去部１１及びパルス成型部１２及び遅延部１３ａ，１３ｂ及びＯＲゲート１４及び制御信号生成部１５ａ，１５ｂ及びタイミング制御部１６及びＲＴＣ１７に供給される。
【００２２】
又、ＲＴＣ１７から出力されるクロック信号は、チャタリング除去部１１及びパルス成型部１２及び遅延部１３ａ，１３ｂ及び制御信号生成部１５ａ，１５ｂ及びタイミング制御部１６それぞれに供給される。よって、チャタリング除去部１１及びパルス成型部１２及び遅延部１３ａ，１３ｂ及び制御信号生成部１５ａ，１５ｂ及びタイミング制御部１６はそれぞれ、ＲＴＣ１８から出力される低速のクロック信号に同期して駆動する。
【００２３】
又、ＯＲゲート１４及び制御信号生成部１５ｂそれぞれからの出力が電源回路２ａ，２ｂをＯＮするための駆動制御信号であり、制御信号生成部１５ａからの出力がマイコン３をアクティブ状態にする状態制御信号であるものとする。又、タイミング制御部１６は、表示部６が表示動作を行うための制御信号やスピーカ７が音声出力するための制御信号を生成し、表示部６及びスピーカ７の動作タイミングに応じて表示部６及びスピーカ７に出力する。更に、このような構成の電源供給制御回路１は、１チップの半導体集積回路装置として構成される。
【００２４】
このような構成の電源供給制御回路１を備えた電子機器の動作について、図３のタイミングチャートを参照して、以下に説明する。尚、図３は、電源供給制御回路１内の各ブロックの出力波形を示すタイミングチャートである。又、スイッチＳＷとして、操作毎に元の状態に戻るスライドスイッチが用いられるものとする。
【００２５】
電子機器の主電源がＯＦＦの状態でスイッチＳＷが操作されることにより、主電源がＯＮするように指示されると、スイッチＳＷより電源供給制御回路１にパルス信号が入力される。このスイッチＳＷからのパルス信号は、図３（ａ）のようにチャタリングを伴った信号としてチャタリング除去部１１に入力され、このチャタリング除去部１１においてノイズとなるチャタリングが除去されることで、図３（ｂ）のようなパルス信号が得られる。即ち、このチャタリング除去部１１でチャタリングが除去されたパルス信号が、スイッチＳＷを操作することで生じたパルス信号として扱われる。
【００２６】
このようにチャタリングが除去されて得られたパルス信号がパルス成型部１２及び遅延部１３ａ，１３ｂに入力される。パルス成型部１２では、チャタリング除去部１１より入力されるパルス信号を、図３（ｃ）のようなパルス幅がＴｐとなるパルス信号に変換して出力する。このパルス成型部１２からのパルス信号がＯＲゲート１４を通じて駆動制御信号として電源回路２ａに出力される。そして、電源回路２ａがＯＮとなりマイコン３に供給する電源電圧ＶＣＣ１が立ち上がる。
【００２７】
又、遅延回路１３ａでは、図３（ｄ）のように、チャタリング除去部１１からのパルス信号を時間Ｔａだけ遅延させる。尚、この遅延時間Ｔａは、電源回路２ａが動作開始して電源電圧ＶＣＣ１が十分に立ち上がるまでにかかる時間より長い時間とされる。このように遅延時間Ｔａだけ遅延させたパルス信号が制御信号生成部１５ａに与えられると、図３（ｇ）のように、制御信号生成部１５ａから出力される状態制御信号がハイとされ、マイコン３がアクティブ状態となるように制御される。即ち、電源回路２を駆動制御信号で駆動させてから時間Ｔａが経過することで、電源電圧ＶＣＣ１が十分に立ち上がる。その後、状態制御信号がハイとされて、マイコン３をアクティブ状態とすることで、マイコン３の立ち上げが開始する。
【００２８】
電源回路２ａからの電源電圧ＶＣＣ１が供給されてマイコン３自身のリセットなどの立ち上げ動作が開始されてから、電源回路２ａの立ち上げ動作を開始して時間Ｔｂが経過すると、マイコン３がアクティブ状態となりマイコン３自身の立ち上げ動作が完了する。よって、マイコン３は、完全に立ち上がったことを示す立ち上げ完了通知信号を生成して電源供給制御回路１に出力する。この立ち上げ完了通知信号は、図３（ｅ）のように、立ち上げが完了してアクティブ状態に状態遷移すると、ローからハイに切り替わる。又、パルス成型部１２から出力されるパルス信号は、そのパルス幅Ｔｐとマイコン３の立ち上げ完了までにかかる時間Ｔｂとの関係がＴｐ＞Ｔｂとなるように、設定される。
【００２９】
よって、ＯＲゲート１４は、パルス成型部１２からパルス信号が入力されると、このパルス信号が入力されている間にハイとなる立ち上げ完了通知信号が入力されることとなる。そのため、主電源がＯＮとされた後にパルス成型部１２からパルス信号がＯＲゲート１４に入力されると、図３（ｆ）のように、ＯＲゲート１４の出力である駆動制御信号が連続的にハイとなって出力され、電源回路２ａがＯＮ状態に維持される。
【００３０】
遅延回路１３ｂでは、図３（ｈ）のように、チャタリング除去部１１からのパルス信号を時間Ｔｃだけ遅延させる。尚、この遅延時間Ｔｃは、遅延時間Ｔａより長い時間とされる。このように遅延時間Ｔｃだけ遅延させたパルス信号が制御信号生成部１５ｂに与えられると、図３（ｉ）のように、制御信号生成部１５ａから出力される駆動制御信号がハイとされ、電源回路２ｂがＯＮとなるように制御される。即ち、マイコン３にハイとなる状態制御信号が制御信号生成部１５ａより出力された後、電源回路２ｂにハイとなる駆動制御信号が制御信号生成部１５ｂより出力されることで、電源回路２ｂが立ち上がる。そして、電源回路２ｂよりレギュレータ４に対して電源電圧ＶＣＣ２が供給される。
【００３１】
このように、マイコン３及びレギュレータ４の立ち上げ動作が行われているとき、マイコン３の立ち上げ完了が確認されると、所定のタイミングで表示部６及びスピーカ７を動作させるために、タイミング制御部１６より制御信号を表示部６及びスピーカ７に出力する。即ち、マイコン３が立ち上げ完了して電子機器全体の制御可能な状態になると、所定のタイミング毎にタイミング制御部１６から制御信号が出力されて、表示部６及びスピーカ７が動作を行う。
【００３２】
このように動作することによって、マイコン３及びレギュレータ４などに電源電圧が供給されて、電子機器がＯＮとなると、ユーザの操作に従ってマイコン３が電子機器の各部に制御信号を送出し、電子機器の各部の動作が制御される。その後、主電源をＯＦＦするようにスイッチＳＷが操作されると、このスイッチＳＷによるチャタリングを含んだパルス信号が電源供給制御回路１に与えられる。
【００３３】
このチャタリングを含んだパルス信号が電源供給制御回路１に与えられると、パルス除去部１１においてパルス信号からチャタリングが除去されて、パルス成型部１２及び遅延部１３ａ，１３ｂ及びマイコン３に送出される。マイコン３では、チャタリングが除去されたスイッチＳＷによるパルス信号が入力されることで、主電源のＯＦＦが指示されたことを確認するため、マイコン３自身の立ち下げを開始する。
【００３４】
そして、マイコン３がチャタリング除去部１１からのパルス信号を確認してから時間Ｔｄが経過すると、マイコン３の立ち下げが完了するため、図３（ｅ）のように、立ち上げ通知信号がローとなる。又、このチャタリング除去部１１からのパルス信号がパルス成型部１２に与えられるため、パルス幅Ｔｐのパルス信号がパルス成型部１２より出力される。よって、マイコン３がチャタリング除去部１１からのパルス信号を確認してから時間Ｔｄ経過後は、パルス成型部１２からのパルス信号のみがＯＲゲート１４に入力されることとなる。
【００３５】
又、チャタリング除去部１１からのパルス信号は、遅延部１３ａ，１３ｂにも与えられ、遅延部１３ａ，１３ｂそれぞれで時間Ｔａ、Ｔｃだけ遅延されて制御信号生成部１５ａ，１５ｂに出力される。そして、制御信号生成部１５ａでは、入力されたパルス信号の立ち上がりから時間Ｔｅが経過すると状態制御信号をローとし、又、制御信号生成部１５ｂでは、入力されたパルス信号の立ち上がりから時間Ｔｆが経過すると状態制御信号をローとする。このとき、時間Ｔａ、Ｔｃ〜Ｔｆ及びパルス幅Ｔｐの関係が、Ｔｄ＜Ｔｃ＋Ｔｆ＜Ｔａ＋Ｔｅ＜Ｔｐとされる。
【００３６】
よって、まず、チャタリング除去部１１からのパルス信号が立ち上がってから時間Ｔｃ＋Ｔｆが経過すると、時間Ｔｃだけ遅延されたパルス信号が入力される制御信号生成部１５ｂより出力される駆動制御信号がローとされ、電源回路２ｂがＯＦＦとなり、電源回路２ｂよりレギュレータ４への電源供給が停止されるため、レギュレータ４も停止する。
【００３７】
そして、時間Ｔａ＋Ｔｅ−（Ｔｃ＋Ｔｆ）が経過すると、時間Ｔａだけ遅延されたパルス信号が入力される制御信号生成部１５ａより出力される状態制御信号がローとされ、チャタリング除去部１１からのパルス信号が立ち上がってから時間Ｔｄが経過して立ち下がりが完了したマイコン３を非アクティブ状態に状態遷移させる。その後、パルス成型部１２からのパルス信号がローとなるため、パルス成型部１２からのパルス信号のみが与えられている状態であるＯＲゲート１４から出力される駆動制御信号がローとなり、電源回路２ａがＯＦＦとなり、電源回路２ａよりマイコン３への電源供給が停止されるため、マイコン３が完全に停止する。
【００３８】
このように動作しているとき、チャタリング除去部１１では、ＲＴＣ１７からのクロック信号に基づいてスイッチＳＷからの信号をサンプリングすることで、チャタリング除去を行う。又、パルス成型部１２ではパルス幅Ｔｐを、遅延部１３ａ，１３ｂでは遅延時間Ｔｂ、Ｔｃを、制御信号生成部１５ａ，１５ｂでは時間Ｔｅ，Ｔｆを、タイミング制御部１６では制御信号の出力タイミングを、それぞれＲＴＣ１７からのクロック信号の周期に基づいて確認する。
【００３９】
本実施形態のように電源供給制御回路１が動作することによって、主電源がＯＦＦの状態の時は、電源供給制御回路１のみを消費電力の低いＲＴＣ１７によって動作させるとともに、マイコン３などの他の回路ブロックを停止させて、電子機器全体の消費電力を低減させることができる。又、マイコン３に供給される電源電圧が完全に立ち上がった後にマイコン３をアクティブ状態とするように制御することができるため、マイコン３に異常な電圧負荷がかからないように保護することができる。
【００４０】
又、ＲＴＣ１７を電源供給制御回路１が備えるため、電源供給制御回路１内の各部をロジック回路で構成でき、特に、遅延部１３ａ，１３ｂについては、キャパシタを用いたアナログ回路でないため、その部品点数を減少させることができる。よって、１チップの半導体集積回路装置で構成される電源供給制御回路１における各部の実装面積を縮小して電源供給制御回路１の大きさを低減させることができるとともに、低消費電流化することができる。
【００４１】
尚、本実施形態において、マイコン３をアクティブ状態としてから立ち上げ完了信号がハイとなるまでにレギュレータ４に電源供給するとともに、立ち上げ完了信号がローとなってからマイコン３を非アクティブ状態とするまでにレギュレータ４への電源供給を停止するように制御するものとしたが、この制御動作の順番は本実施形態のものに限るものではなく、他の順序に設定することが可能である。このとき、上述したように、電源供給制御回路１によって、電子機器の各部の動作順序が、チャタリング除去部１１から出力されるパルス信号及びＲＴＣ１７からのクロック信号に基づいて設定される。
【００４２】
【発明の効果】
本発明の半導体集積回路装置を使用することによって、電子機器の主電源がＯＦＦとされているとき、当該半導体集積回路装置のみをＯＮとし、他の装置についてはＯＦＦとなるので、消費電力を削減することができる。又、低速のクロック信号によって半導体集積回路装置を動作させることで、半導体集積回路装置の消費電流を抑制することができる。又、半導体集積回路装置をロジック回路で構成されるため、部品点数を減少することができ、その実装面積の縮小化を図ることができる。
【図面の簡単な説明】
【図１】本発明の電源供給制御回路を備えた電子機器の内部構成を示すブロック図。
【図２】本発明の電源供給制御回路の内部構成を示すブロック図。
【図３】図２の電源供給制御回路の各部の信号波形を示すタイミングチャート。
【図４】従来の軌道制御を行う電子機器の内部構成を示すブロック図。
【符号の説明】
１電源供給制御回路
２ａ，２ｂ電源回路
３マイコン
４レギュレータ
５バックアップ電池
６表示部
７スピーカ

Claims

電子機器の主電源のＯＮ／ＯＦＦを検出して、主電源のＯＮ／ＯＦＦに基づいて前記電子機器の各部の電源供給を制御する半導体集積回路装置において、
前記電子機器の主電源がＯＦＦされているときでも計時用のクロック信号を発生するクロック生成部と、
前記電子機器全体を制御する主制御部に電源電圧を供給する電源回路を駆動させる駆動制御信号を生成する駆動制御信号生成部と、
前記主制御部の動作状態を制御する状態制御信号を生成する状態制御信号生成部と、
前記電子機器の前記主制御部以外の部分の動作タイミングを制御するタイミング制御部と、
を備え、
前記駆動制御信号生成部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となり、前記状態制御信号生成部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となり、前記タイミング制御部が前記クロック生成部からの前記クロック信号に基づいて動作を行うロジック回路となっている半導体集積回路装置であって、
前記状態制御信号生成部は、前記電子機器の主電源のＯＮを示すパルス信号が入力された時点から、前記主制御部に電源電圧を供給する電源回路の立ち上げ時間より長い所定時間経過後に、前記主制御部をアクティブ状態とする状態制御信号を生成することを特徴とする半導体集積回路装置。
前記駆動制御信号生成部は、
前記電子機器の主電源のＯＮを示すパルス信号から前記主制御部の立ち上げ時間より長いパルス幅のパルス信号を生成するパルス成型部と、
前記主制御部の立ち上げ完了を示す立ち上げ完了通知信号と；前記パルス成型部からのパルス信号と；が入力されるとともに、その出力が前記駆動制御信号とされるＯＲゲートと、
を備えたことを特徴とする請求項１に記載の半導体集積回路装置。
前記パルス成型部は、前記電子機器の主電源のＯＦＦを示すパルス信号から前記主制御部の立ち下げ時間より長いパルス幅のパルス信号を生成することを特徴とする請求項２に記載の半導体集積回路装置。
前記パルス成型部は、前記電子機器の主電源のＯＦＦを示すパルス信号から、前記状態制御信号生成部によって前記主制御部が非アクティブ状態とされるまでの時間より長いパルス幅のパルス信号を生成することを特徴とする請求項２又は３に記載の半導体集積回路装置。