JP2004310471A - 電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム - Google Patents
電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム Download PDFInfo
- Publication number
- JP2004310471A JP2004310471A JP2003103510A JP2003103510A JP2004310471A JP 2004310471 A JP2004310471 A JP 2004310471A JP 2003103510 A JP2003103510 A JP 2003103510A JP 2003103510 A JP2003103510 A JP 2003103510A JP 2004310471 A JP2004310471 A JP 2004310471A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- output
- voltage
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】負荷の起動時における出力電圧の瞬時低下を防止した電源回路、及び起動時にフリーズが発生しない電子機器を提供する。
【解決手段】ユーザゲート部９９から動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１からクロックｃｋが出力される。このとき、クロック制御回路１０５から制御信号Ｃが出力され、スイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加され、レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときよりも低下する。この後、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、出力電圧ＮはＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態にならず、正常に動作する。
【選択図】 図１
【解決手段】ユーザゲート部９９から動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１からクロックｃｋが出力される。このとき、クロック制御回路１０５から制御信号Ｃが出力され、スイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加され、レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときよりも低下する。この後、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、出力電圧ＮはＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態にならず、正常に動作する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムに係り、特に、同電子機器の動作を制御する中央処理装置に電源を単独で供給する定電圧回路が設けられている電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムに関する。
【０００２】
【従来の技術】
携帯電話機などの電子機器では、専用二次電池などの直流電源部から入力電圧が印加され、定電圧回路によって同入力電圧から出力電圧が生成されて送受信部などの無線回路やＣＰＵ（中央処理装置）などの制御回路に供給される。この場合、定電圧回路の出力電圧は、携帯電話機の動作／非動作状態にかかわらず、前記各回路に常時供給されるようになっている。
【０００３】
この種の携帯電話機は、従来では、たとえば図７に示すように、専用二次電池１と、電源制御ＬＳＩ（大規模集積回路）２と、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ、温度補償回路付き水晶発振器）３と、制御回路４と、無線回路５とから構成されている。専用二次電池１は、たとえばリチウムイオン電池などで構成され、起電力Ｅを発生する。電源制御ＬＳＩ２は、定電圧回路（レギュレータ、ＲＥＧ）１１，１２，１３，１４，１５及びスイッチ１６などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４及び無線回路５へ印加する。レギュレータ１１，１２，１３，１４，１５は、出力電圧を設定値とほぼ等しくなるように制御する。また、スイッチ１６は、制御回路４から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ１３の出力電圧がＴＣＸＯ３に印加される。
【０００４】
ＴＣＸＯ３は、レギュレータ１３の出力電圧が印加されたとき、クロックｃｋを生成する。制御回路４は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、ＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、音声発生部（音響）、及びバイブレータ（ＶＩＢ）などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う他、図示しない操作部で動作開始を指令する操作が行われたとき、動作開始信号Ｋを出力する。無線回路５は、送信回路（ＴＸ）及び受信回路（ＲＸ）で構成され、図示しない無線基地局との間で電波を送受信して変復調などを行う。
【０００５】
この携帯電話機では、図示しない操作部で動作開始を指令する操作が行われたとき、制御回路４から動作開始信号Ｋが出力されてスイッチ１６がオン状態となってＴＣＸＯ３に電源が供給され、同ＴＣＸＯ３からクロックｃｋが出力される。クロックｃｋは、制御回路４及び無線回路５へ供給され、同携帯電話機が非動作状態から動作状態に遷移する。この場合、起動時において電源制御ＬＳＩ２中の各レギュレータの出力電圧が低下し、この後、設定値と等しくなるように制御される。この場合、出力電圧は、低下しても、ＴＣＸＯ３、制御回路４、及び無線回路５が正常に動作するための許容範囲内にあり、携帯電話機の動作に支障はない。
【０００６】
ところが、近年では、携帯電話機が多機能化されると共に動作が高速化され、制御回路などの規模が大きくなっている。このため、クロックの周波数が高くなる傾向にあり、また、ＣＰＵは、制御回路の内部に含まれず、独立した回路として設けられることが多い。また、クロックの周波数が高いため、ＣＰＵの起動時の負荷電流が大きくなっているので、このＣＰＵに電源電圧を単独で印加するためのレギュレータが設けられている。このような携帯電話機は、たとえば図８に示すものがある。
【０００７】
図８は、従来の他の携帯電話機の電気的構成を示すブロック図であり、図７中の要素と共通の要素には共通の符号が付されている。
この携帯電話機は、同図８に示すように、専用二次電池１と、電源制御ＬＳＩ２０，３０と、ＴＣＸＯ３Ａと、制御回路４１，４２と、ＣＰＵ内蔵ＬＳＩ４３と、レギュレータ（ＲＥＧ）５０と、無線回路５とから構成されている。電源制御ＬＳＩ２０は、レギュレータ（ＲＥＧ）２１，２２，２３，２４及びスイッチ２５などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４１及び無線回路５へ供給する。また、スイッチ２５は、ＣＰＵ内蔵ＬＳＩ４３から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ２４の出力電圧がＴＣＸＯ３Ａに印加される。
【０００８】
電源制御ＬＳＩ３０は、レギュレータ（ＲＥＧ）３１，３２，３３，３４などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４２へ供給する。ＴＣＸＯ３Ａは、レギュレータ２４の出力電圧が印加されたとき、図７中のＴＣＸＯ３よりも高い周波数のクロックｃｋを生成する。制御回路４１は、音声発生部（音響）、バイブレータ（ＶＩＢ）、及びデジタル回路などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う。制御回路４２は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、カメラ、ＡＣＰＵ（アプリケーションＣＰＵ）などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う。ＣＰＵ内蔵ＬＳＩ４３は、ユーザゲート部４４を有し、図示しない操作部で動作開始を指令する操作が行われたとき、同ユーザゲート部４４から動作開始信号Ｋを出力する他、無線回路５及び制御回路４１，４２へ制御信号Ｆ，Ｇ，Ｈをそれぞれ送出する。レギュレータ５０は、たとえば３端子レギュレータで構成され、出力電圧Ｎを生成してＣＰＵ内蔵ＬＳＩ４３のみに供給し、同出力電圧Ｎを設定値とほぼ等しくなるように制御する。
【０００９】
図９は、図８中のレギュレータ５０の概略の構成図である。
このレギュレータは、同図９に示すように、制御部５１と、増幅部５２と、比較部５３と、基準電圧源５４と、検出部５５とから構成されている。検出部５５は、出力電圧Ｎの一部を、図示しない負荷と並列に接続された抵抗で取り出して同出力電圧Ｎの変動を検出し、検出電圧Ｖｄを出力する。基準電圧源５４は、定電圧ダイオードなどで構成され、出力電圧Ｎの設定値に対応した一定の基準電圧Ｖｚを生成する。比較部５３は、基準電圧Ｖｚと検出電圧Ｖｄとの差（＝Ｖｄ−Ｖｚ）を検出して制御信号Ｖｅを出力する。増幅部５２は、制御信号Ｖｅを増幅して制御信号Ｍを生成する。制御部５１は、トランジスタで構成され、入力側と出力側との間に介挿された可変抵抗手段であり、制御信号Ｍに応じて同可変抵抗手段における降下電圧である制御電圧Ｖｃが変化し、出力電圧Ｎ（＝Ｅ−Ｖｃ）をほぼ一定に保つ。
【００１０】
このレギュレータ５０では、制御信号Ｖｅ（＝Ｖｄ−Ｖｚ）に基づいて制御部５１の可変抵抗手段の抵抗値が制御され、専用二次電池１の起電力Ｅから設定値とほぼ等しい出力電圧Ｎが生成される。
【００１１】
この携帯電話機では、レギュレータ５０から出力電圧ＮがＣＰＵ内蔵ＬＳＩ４３に常時供給され、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ４３のユーザゲート部４４から動作開始信号Ｋが出力され、スイッチ２５がオン状態となってＴＣＸＯ３Ａに電源が供給され、同ＴＣＸＯ３Ａからクロックｃｋが出力される。クロックｃｋは、制御回路４１，４２、ＣＰＵ内蔵ＬＳＩ４３、及び無線回路５へ供給され、同携帯電話機が非動作状態から動作状態に遷移する。この後、ＣＰＵ内蔵ＬＳＩ４３から制御信号Ｆ，Ｇ，Ｈが無線回路５及び制御回路４１，４２へそれぞれ送出され、所定の動作が行われる。
【００１２】
なお、現状では、上記従来の技術に関する適切な先行技術文献情報はない。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記図８の携帯電話機では、次のような問題点があった。
すなわち、携帯電話機が非動作状態から動作状態に遷移したとき、ほぼ無負荷状態のレギュレータ５０からＣＰＵ内蔵ＬＳＩ４３に負荷電流が流れる。この場合、クロックｃｋの周波数が図７中のクロックｃｋよりも高くなっているため、ＣＰＵ内蔵ＬＳＩ４３の起動時の負荷電流が図７中の制御回路４の起動時の負荷電流よりも大きい。このとき、レギュレータ５０の出力電圧Ｎは、図９中の制御部５１の可変抵抗手段によって瞬時低下し、ＣＰＵ内蔵ＬＳＩ４３が正常に動作するための許容範囲の下限値よりも低くなることがある。このため、ＣＰＵ内蔵ＬＳＩ４３がフリーズ（ｆｒｅｅｚｅ）状態になり、携帯電話機が動作不能となるという問題点があった。
【００１４】
また、レギュレータ５０では、出力電圧Ｎの低下が検出された後に、制御部５１の可変抵抗手段が低くなって同出力電圧Ｎが設定値に戻るので、同設定値に戻るまでの時間遅れが原理的に発生し、同出力電圧Ｎの瞬時の低下は避けられない。また、今後、さらにクロックｃｋの周波数が高くなれば、起動時の負荷電流がより増大し、さらに出力電圧Ｎの瞬時低下が発生して携帯電話機が動作不能となるという問題点がある。
【００１５】
これらの問題を解決するために、レギュレータ５０の出力電圧Ｎの設定値を高くすることが考えられる。ところが、出力電圧Ｎを高く設定すると、消費電力が増大して専用二次電池１の使用時間が短くなるという問題点がある。
【００１６】
この発明は、上述の事情に鑑みてなされたもので、中央処理装置の起動時にフリーズなどの不具合が発生しない定電圧電源、携帯電話機、該携帯電話機に用いられる電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムを提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、動作開始を指令する操作が行われてから所定時間経過後に起動する電子回路に対し、出力電圧を印加する電源回路に係り、前記電子回路の起動時における前記出力電圧の瞬時の低下を防止する出力電圧瞬時低下防止回路が設けられていることを特徴としている。
【００１８】
請求項２記載の発明は、請求項１記載の電源回路に係り、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と予め設定された設定値との差に基づいて該可変抵抗手段の抵抗値を可変することにより、前記設定値と等しい前記出力電圧を生成する定電圧回路を備え、前記出力電圧瞬時低下防止回路は、前記電子回路が起動する前にオン状態となるスイッチと、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とを備えてなることを特徴としている。
【００１９】
請求項３記載の発明は、予め設定された設定値とほぼ等しい出力電圧を生成する定電圧回路と、所定の周波数のクロックを生成するクロック生成部と、前記定電圧回路の前記出力電圧が電源として常時印加され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、前記定電圧回路は、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器に係り、前記クロックが供給されたときに制御信号を出力する制御回路と、前記制御回路から前記制御信号が出力されたときにオン状態となるスイッチと、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とが設けられていることを特徴としている。
【００２０】
請求項４記載の発明は、請求項３記載の電子機器に係り、前記中央処理装置に印加される電源電圧は、該中央処理装置が正常に動作するための許容範囲が設定され、前記抵抗は、前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が前記許容範囲の下限値以上になるように設定されていることを特徴としている。
【００２１】
請求項５記載の発明は、請求項３又は４記載の電子機器に係り、前記制御回路は、前記クロックが供給されている時間帯に前記制御信号を出力する構成とされていることを特徴としている。
【００２２】
請求項６記載の発明は、請求項３又は４記載の電子機器に係り、前記制御回路は、前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力する構成とされていることを特徴としている。
【００２３】
請求項７記載の発明は、定電圧回路の制御方法に係り、予め設定された設定値とほぼ等しい出力電圧を生成する出力電圧を生成する定電圧回路と、所定の周波数のクロックを生成するクロック生成部と、前記定電圧回路の前記出力電圧が電源として常時供給され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、前記定電圧回路は、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器に用いられ、前記クロックが供給されたときに制御信号を出力する制御回路と、前記制御信号が出力されたときにオン状態となるスイッチと、該スイッチがオン状態のときに前記定電圧回路の前記出力電圧が印加される抵抗とを設けておき、前記制御回路から前記制御信号が出力されたときに前記スイッチをオン状態とし、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧を前記抵抗に印加して所定の電流を流すことにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させることを特徴としている。
【００２４】
請求項８記載の発明は、請求項７記載の定電圧回路の制御方法に係り、前記抵抗は、前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が該中央処理装置の電源電圧の許容範囲の下限値以上になるように設定されることを特徴としている。
【００２５】
請求項９記載の発明は、請求項７又は８記載の定電圧回路の制御方法に係り、前記制御回路は、前記クロックが供給されている時間帯に前記制御信号を出力することを特徴としている。
【００２６】
請求項１０記載の発明は、請求項７又は８記載の定電圧回路の制御方法に係り、前記制御回路は、前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力することを特徴としている。
【００２７】
請求項１１記載の発明は、制御プログラムに係り、コンピュータに請求項３乃至６のうちの一に記載の電子機器を制御させることを特徴としている。
【００２８】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
第１の実施形態
図１は、この発明の第１の実施形態である電子機器の電気的構成を示すブロック図である。
この形態の電子機器は、同図に示すように、携帯電話機であり、専用二次電池６１と、電源制御ＬＳＩ７０，８０と、ＴＣＸＯ９１と、無線回路９２と、制御回路９３，９４と、レギュレータ（ＲＥＧ、定電圧回路）９５と、スイッチ９６と、抵抗９７と、ＣＰＵ内蔵ＬＳＩ９８とから構成されている。専用二次電池６１は、たとえばリチウムイオン電池などで構成され、起電力Ｅを発生する。電源制御ＬＳＩ７０は、レギュレータ（ＲＥＧ）７１，７２，７３，７４及びスイッチ７５などを備え、専用二次電池６１の起電力Ｅから所定の出力電圧を生成して無線回路９２及び制御回路９３へ印加する。また、スイッチ７５は、ＣＰＵ内蔵ＬＳＩ９８から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ７４の出力電圧がＴＣＸＯ９１に印加される。電源制御ＬＳＩ８０は、レギュレータ（ＲＥＧ）８１，８２，８３，８４などを備え、専用二次電池６１の起電力Ｅから所定の出力電圧を生成して制御回路９４へ供給する。
【００２９】
ＴＣＸＯ９１は、動作開始を指令する操作が行われたとき、レギュレータ７４の出力電圧がスイッチ７５を介して印加され、所定の周波数のクロックｃｋを生成する。無線回路９２は、送信回路（ＴＸ）及び受信回路（ＲＸ）で構成され、制御信号Ｆが供給されたとき、図示しない無線基地局との間で電波を送受信して変復調などを行う。制御回路９３は、音声発生部（音響）、バイブレータ（ＶＩＢ）、及びデジタル回路などで構成され、電源、クロックｃｋ及び制御信号Ｇが供給されたとき、たとえば、受信されたデジタル信号を音声信号に変換して図示しないスピーカに出力する他、着信時にバイブレータを振動させるなど、所定の動作を行う。制御回路９４は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、カメラ、ＡＣＰＵ（アプリケーションＣＰＵ）などで構成され、電源、クロックｃｋ及び制御信号Ｈが供給されたとき、たとえば、利用者に対して各種メッセージ等の情報を表示する他、写真撮影など、所定の動作を行う。
【００３０】
レギュレータ９５は、出力電圧Ｎを生成してＣＰＵ内蔵ＬＳＩ９８のみに供給し、同出力電圧Ｎを同設定値とほぼ等しくなるように制御する。同レギュレータ９５は、従来の図９と同様の３端子レギュレータで構成され、入力側と出力側との間に可変抵抗手段を有し、出力電圧Ｎと設定値との差に基づいて同可変抵抗手段の抵抗値を制御することにより専用二次電池６１の起電力Ｅから出力電圧Ｎを生成する。なお、レギュレータ９５の入力側とグランドとの間に図示しない発振防止用コンデンサ、及び出力側とグランドとの間に図示しない出力コンデンサが接続されている。
【００３１】
ＣＰＵ内蔵ＬＳＩ９８は、レギュレータ９５の出力電圧Ｎが電源として常時印加され、図示しない操作部で動作開始を指令する操作が行われたとき、ユーザゲート部９９から動作開始信号Ｋをスイッチ７５へ出力する。また、ＣＰＵ内蔵ＬＳＩ９８は、ＴＣＸＯ９１からクロックｃｋが供給されたときに制御信号Ｃを出力すると共に、同クロックｃｋが供給されてから所定時間経過後に起動し、無線回路９２及び制御回路９３，９４へ制御信号Ｆ，Ｇ，Ｈをそれぞれ送出する。特に、この実施形態では、ＣＰＵ内蔵ＬＳＩ９８は、ＴＣＸＯ９１からクロックｃｋが供給されている時間帯に制御信号Ｃを出力する。また、電源電圧は、ＣＰＵ内蔵ＬＳＩ９８が正常に動作するための許容範囲が設定されている。また、ＣＰＵ内蔵ＬＳＩ９８は、出力電圧Ｎが印加されていても、起動する前は、電流を殆ど消費せず、このとき、レギュレータ９５がほぼ無負荷状態になっている。
【００３２】
スイッチ９６は、たとえばＭＯＳＦＥＴなどで構成され、ＣＰＵ内蔵ＬＳＩ９８から制御信号Ｃが出力されたときにオン状態となる。抵抗９７は、スイッチ９６がオン状態となったとき、レギュレータ９５の出力電圧Ｎが印加されて所定の電流が流れることにより、ＣＰＵ内蔵ＬＳＩ９８が起動する前に予め同レギュレータ９５の可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させる。また、抵抗９７の抵抗値は、ＣＰＵ内蔵ＬＳＩ９８が起動したときのレギュレータ９５の出力電圧Ｎが同ＣＰＵ内蔵ＬＳＩ９８電源電圧の許容範囲の下限値以上になるように設定されている。また、上記レギュレータ９５、スイッチ９６、及び抵抗９７で電源回路が構成されている。
【００３３】
図２は、図１中のＣＰＵ内蔵ＬＳＩ９８の構成ブロック図である。
このＣＰＵ内蔵ＬＳＩ９８は、同図２に示すように、ユーザゲート部９９と、ＣＰＵ１０１と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０２と、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０３とから構成されている。また、同ユーザゲート部９９は、無線制御部１０４及びクロック制御回路１０５を有している。ＣＰＵ１０１は、図１の携帯電話機全体を制御し、特に、この実施形態では、クロックｃｋが供給されてから所定時間経過後に制御回路９４に対応する制御信号Ｈを送出する。ＲＯＭ１０２は、この実施形態の携帯電話機をＣＰＵ１０１に制御させるための制御プログラムが記録されている。ＤＳＰ１０３は、クロックｃｋが供給されてから所定時間経過後に制御回路９３に対応する制御信号Ｇを送出する。無線制御部１０４は、クロックｃｋが供給されてから所定時間経過後に無線回路９２に対応する制御信号Ｆを送出する。クロック制御回路１０５は、クロックｃｋが供給されている時間帯に制御信号Ｃを出力する。
【００３４】
図３は、図１の携帯電話機の動作を説明するためのタイムチャートであり、縦軸に論理レベル、及び横軸に時間がとられている。
この図を参照して、この形態の携帯電話機に用いられるレギュレータの制御方法について説明する。
この携帯電話機では、待ち受け状態のとき、レギュレータ９５の出力電圧ＮがＣＰＵ内蔵ＬＳＩ９８に電源として常時印加され、時刻ｔ１において、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ９８のユーザゲート部９９から動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１に電源電圧が供給され、同ＴＣＸＯ９１からクロックｃｋが出力される。クロックｃｋがクロック制御回路１０５に供給されたとき、同クロック制御回路１０５から制御信号Ｃが出力される。
【００３５】
制御信号Ｃが出力されたときにスイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加されて所定の電流が流れ、同レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下する。この後、時刻ｔ２において、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、同出力電圧Ｎは、同ＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態になることはなく、正常に動作する。この後、出力電圧Ｎが設定値とほぼ等しくなると共に、ＣＰＵ内蔵ＬＳＩ９８から制御信号Ｆ，Ｇ，Ｈが無線回路９２及び制御回路９３，９４へそれぞれ送出され、時刻ｔ３まで所定の動作が行われる。
【００３６】
なお、抵抗９７に類似したものとして、ブリーダ抵抗がある。すなわち、電源トランスの２次電圧が整流された後、平滑コンデンサで平滑化されて直流電圧が生成される場合、この直流電圧の無負荷時の上昇を防止するために、常時電流を流すためのブリーダ抵抗が用いられる。ところが、この実施形態の抵抗９７は、レギュレータ９５の可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させることにより、負荷の起動時の出力電圧Ｎの瞬時の低下を軽減する働きをするものであり、ブリーダ抵抗とは使用目的及び使用方法が異なっている。
【００３７】
以上のように、この第１の実施形態では、ＣＰＵ内蔵ＬＳＩ９８が起動する前に抵抗９７に電流が流れ、レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下するので、ＣＰＵ内蔵ＬＳＩ９８が起動したときにレギュレータ９５の出力電圧Ｎが瞬時に低下しても、抵抗９７に設定されている抵抗値により、同出力電圧Ｎは同ＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態になることが回避され、携帯電話機が正常に動作する。
【００３８】
第２の実施形態
図４は、この発明の第２の実施形態である携帯電話機の電気的構成を示すブロック図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この形態の携帯電話機では、図１中のＣＰＵ内蔵ＬＳＩ９８に代えて、異なる構成のＣＰＵ内蔵ＬＳＩ９８Ａが設けられている。他は、図１と同様の構成である。
【００３９】
図５は、図４中のＣＰＵ内蔵ＬＳＩ９８Ａの構成ブロック図であり、図２中の要素と共通の要素には共通の符号が付されている。
このＣＰＵ内蔵ＬＳＩ９８Ａでは、同図５に示すように、図２中のユーザゲート部９９に代えて、異なる構成のユーザゲート部９９Ａが設けられている。ユーザゲート部９９Ａでは、図２中のクロック制御回路１０５に代えて、スイッチ制御回路１０６が設けられている。スイッチ制御回路１０６は、ＴＣＸＯ９１からクロックｃｋが供給されてからレギュレータ９５の出力電圧Ｎが低下した後、同出力電圧Ｎが設定値とほぼ等しくなるまで制御信号Ｄを出力する。他は、図２と同様の構成である。
【００４０】
図６は、図４の携帯電話機の動作を説明するためのタイムチャートであり、縦軸に論理レベル、及び横軸に時間がとられている。
この図を参照して、この形態の携帯電話機に用いられるレギュレータの制御方法について説明する。
この携帯電話機では、待ち受け状態のとき、レギュレータ９５の出力電圧ＮがＣＰＵ内蔵ＬＳＩ９８Ａに電源として常時印加され、時刻ｔ１において、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ９８Ａのユーザゲート部９９Ａから動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１に電源が供給され、同ＴＣＸＯ９１からクロックｃｋが出力される。クロックｃｋがスイッチ制御回路１０６に供給されたとき、同スイッチ制御回路１０６から制御信号Ｄが出力される。
【００４１】
制御信号Ｄが出力されたときにスイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加されて所定の電流が流れ、同レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下する。この後、時刻ｔ２において、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、同出力電圧Ｎは、同ＣＰＵ内蔵ＬＳＩ９８Ａの電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８Ａがフリーズの状態になることはなく、正常に動作する。この後、出力電圧Ｎが設定値と等しくなって時刻ｔ３で制御信号Ｄが断になると共に、ＣＰＵ内蔵ＬＳＩ９８Ａから制御信号Ｆ，Ｇ，Ｈが無線回路９２及び制御回路９３，９４へそれぞれ送出され、時刻ｔ４まで所定の動作が行われる。
【００４２】
以上のように、この第２の実施形態では、スイッチ制御回路１０６は、ＴＣＸＯ９１からクロックｃｋが供給されてからレギュレータ９５の出力電圧Ｎが低下した後、設定値とほぼ等しくなるまで制御信号Ｄを出力してスイッチ９６をオン状態とするので、第１の実施形態の利点に加え、抵抗９７に電流が流れる時間が短時間となり、消費電力が低減される。
【００４３】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。たとえば、専用二次電池６１は、たとえば、商用電源（ＡＣ１００Ｖ）から所定の直流電源電圧を生成するＡＣアダプタや、一次電池と昇圧型ＤＣ／ＤＣコンバータとを組み合わせたものなどでも良い。レギュレータ９５は、図９の構成に限らず、負荷に対して直列の可変抵抗手段を有する帰還型のものであれば、他の構成のもので良い。また、この発明は、携帯電話機に限らず、たとえばＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ ）など、電子機器全般に適用できる。また、図２中のクロック制御回路１０５及び図３中のスイッチ制御回路１０６は、それぞれＣＰＵ内蔵ＬＳＩ９８，９８Ａの内部にあるが、独立した構成にしても良い。
【００４４】
【発明の効果】
以上説明したように、この発明の構成によれば、中央処理装置が起動する前に抵抗に電流が流れ、定電圧回路の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下するので、同中央処理装置が起動したときに同定電圧回路の出力電圧が瞬時に低下しても、同抵抗に設定されている抵抗値により、同出力電圧を同中央処理装置の電源電圧の許容範囲の下限値以上に収めることができる。このため、中央処理装置がフリーズの状態になることを回避でき、電子機器を正常に動作させることができる。また、制御回路は、クロック生成部からクロックが供給されてから定電圧回路の出力電圧が低下した後、設定値と等しくなるまで制御信号を出力してスイッチをオン状態とするので、抵抗に電流が流れる時間が短時間となり、消費電力を低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態である電子機器の電気的構成を示すブロック図である。
【図２】図１中のＣＰＵ内蔵ＬＳＩ９８の構成ブロック図である。
【図３】図１の携帯電話機の動作を説明するためのタイムチャートである。
【図４】この発明の第２の実施形態である携帯電話機の電気的構成を示すブロック図である。
【図５】図４中のＣＰＵ内蔵ＬＳＩ９８Ａの構成ブロック図である。
【図６】図４の携帯電話機の動作を説明するためのタイムチャートである。
【図７】従来の携帯電話機の電気的構成を示す図である。
【図８】従来の他の携帯電話機の電気的構成を示す図である。
【図９】図８中のレギュレータ５０の構成図である。
【符号の説明】
５１ 制御部（定電圧回路、可変抵抗手段、電源回路）
５２ 増幅部（定電圧回路、電源回路）
５３ 比較部（定電圧回路、電源回路）
５４ 基準電圧源（定電圧回路、電源回路）
５５ 検出部（定電圧回路、電源回路）
６１ 専用二次電池（直流電源部）
９１ ＴＣＸＯ（クロック生成部）
９５ レギュレータ（定電圧回路、電源回路）
９６ スイッチ（電源回路）
９７ 抵抗（電源回路）
９８，９８Ａ ＣＰＵ内蔵ＬＳＩ（電子回路、中央処理装置）
９９，９９Ａ ユーザゲート部（中央処理装置）
１０１ ＣＰＵ（電子回路、中央処理装置）
１０２ ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、中央処理装置）
１０５ クロック制御回路（制御回路）
１０６ スイッチ制御回路（制御回路）
【発明の属する技術分野】
この発明は、電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムに係り、特に、同電子機器の動作を制御する中央処理装置に電源を単独で供給する定電圧回路が設けられている電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムに関する。
【０００２】
【従来の技術】
携帯電話機などの電子機器では、専用二次電池などの直流電源部から入力電圧が印加され、定電圧回路によって同入力電圧から出力電圧が生成されて送受信部などの無線回路やＣＰＵ（中央処理装置）などの制御回路に供給される。この場合、定電圧回路の出力電圧は、携帯電話機の動作／非動作状態にかかわらず、前記各回路に常時供給されるようになっている。
【０００３】
この種の携帯電話機は、従来では、たとえば図７に示すように、専用二次電池１と、電源制御ＬＳＩ（大規模集積回路）２と、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ、温度補償回路付き水晶発振器）３と、制御回路４と、無線回路５とから構成されている。専用二次電池１は、たとえばリチウムイオン電池などで構成され、起電力Ｅを発生する。電源制御ＬＳＩ２は、定電圧回路（レギュレータ、ＲＥＧ）１１，１２，１３，１４，１５及びスイッチ１６などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４及び無線回路５へ印加する。レギュレータ１１，１２，１３，１４，１５は、出力電圧を設定値とほぼ等しくなるように制御する。また、スイッチ１６は、制御回路４から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ１３の出力電圧がＴＣＸＯ３に印加される。
【０００４】
ＴＣＸＯ３は、レギュレータ１３の出力電圧が印加されたとき、クロックｃｋを生成する。制御回路４は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、ＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、音声発生部（音響）、及びバイブレータ（ＶＩＢ）などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う他、図示しない操作部で動作開始を指令する操作が行われたとき、動作開始信号Ｋを出力する。無線回路５は、送信回路（ＴＸ）及び受信回路（ＲＸ）で構成され、図示しない無線基地局との間で電波を送受信して変復調などを行う。
【０００５】
この携帯電話機では、図示しない操作部で動作開始を指令する操作が行われたとき、制御回路４から動作開始信号Ｋが出力されてスイッチ１６がオン状態となってＴＣＸＯ３に電源が供給され、同ＴＣＸＯ３からクロックｃｋが出力される。クロックｃｋは、制御回路４及び無線回路５へ供給され、同携帯電話機が非動作状態から動作状態に遷移する。この場合、起動時において電源制御ＬＳＩ２中の各レギュレータの出力電圧が低下し、この後、設定値と等しくなるように制御される。この場合、出力電圧は、低下しても、ＴＣＸＯ３、制御回路４、及び無線回路５が正常に動作するための許容範囲内にあり、携帯電話機の動作に支障はない。
【０００６】
ところが、近年では、携帯電話機が多機能化されると共に動作が高速化され、制御回路などの規模が大きくなっている。このため、クロックの周波数が高くなる傾向にあり、また、ＣＰＵは、制御回路の内部に含まれず、独立した回路として設けられることが多い。また、クロックの周波数が高いため、ＣＰＵの起動時の負荷電流が大きくなっているので、このＣＰＵに電源電圧を単独で印加するためのレギュレータが設けられている。このような携帯電話機は、たとえば図８に示すものがある。
【０００７】
図８は、従来の他の携帯電話機の電気的構成を示すブロック図であり、図７中の要素と共通の要素には共通の符号が付されている。
この携帯電話機は、同図８に示すように、専用二次電池１と、電源制御ＬＳＩ２０，３０と、ＴＣＸＯ３Ａと、制御回路４１，４２と、ＣＰＵ内蔵ＬＳＩ４３と、レギュレータ（ＲＥＧ）５０と、無線回路５とから構成されている。電源制御ＬＳＩ２０は、レギュレータ（ＲＥＧ）２１，２２，２３，２４及びスイッチ２５などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４１及び無線回路５へ供給する。また、スイッチ２５は、ＣＰＵ内蔵ＬＳＩ４３から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ２４の出力電圧がＴＣＸＯ３Ａに印加される。
【０００８】
電源制御ＬＳＩ３０は、レギュレータ（ＲＥＧ）３１，３２，３３，３４などを備え、専用二次電池１の起電力Ｅから所定の出力電圧を生成して制御回路４２へ供給する。ＴＣＸＯ３Ａは、レギュレータ２４の出力電圧が印加されたとき、図７中のＴＣＸＯ３よりも高い周波数のクロックｃｋを生成する。制御回路４１は、音声発生部（音響）、バイブレータ（ＶＩＢ）、及びデジタル回路などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う。制御回路４２は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、カメラ、ＡＣＰＵ（アプリケーションＣＰＵ）などで構成され、電源及びクロックｃｋが供給されて所定の動作を行う。ＣＰＵ内蔵ＬＳＩ４３は、ユーザゲート部４４を有し、図示しない操作部で動作開始を指令する操作が行われたとき、同ユーザゲート部４４から動作開始信号Ｋを出力する他、無線回路５及び制御回路４１，４２へ制御信号Ｆ，Ｇ，Ｈをそれぞれ送出する。レギュレータ５０は、たとえば３端子レギュレータで構成され、出力電圧Ｎを生成してＣＰＵ内蔵ＬＳＩ４３のみに供給し、同出力電圧Ｎを設定値とほぼ等しくなるように制御する。
【０００９】
図９は、図８中のレギュレータ５０の概略の構成図である。
このレギュレータは、同図９に示すように、制御部５１と、増幅部５２と、比較部５３と、基準電圧源５４と、検出部５５とから構成されている。検出部５５は、出力電圧Ｎの一部を、図示しない負荷と並列に接続された抵抗で取り出して同出力電圧Ｎの変動を検出し、検出電圧Ｖｄを出力する。基準電圧源５４は、定電圧ダイオードなどで構成され、出力電圧Ｎの設定値に対応した一定の基準電圧Ｖｚを生成する。比較部５３は、基準電圧Ｖｚと検出電圧Ｖｄとの差（＝Ｖｄ−Ｖｚ）を検出して制御信号Ｖｅを出力する。増幅部５２は、制御信号Ｖｅを増幅して制御信号Ｍを生成する。制御部５１は、トランジスタで構成され、入力側と出力側との間に介挿された可変抵抗手段であり、制御信号Ｍに応じて同可変抵抗手段における降下電圧である制御電圧Ｖｃが変化し、出力電圧Ｎ（＝Ｅ−Ｖｃ）をほぼ一定に保つ。
【００１０】
このレギュレータ５０では、制御信号Ｖｅ（＝Ｖｄ−Ｖｚ）に基づいて制御部５１の可変抵抗手段の抵抗値が制御され、専用二次電池１の起電力Ｅから設定値とほぼ等しい出力電圧Ｎが生成される。
【００１１】
この携帯電話機では、レギュレータ５０から出力電圧ＮがＣＰＵ内蔵ＬＳＩ４３に常時供給され、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ４３のユーザゲート部４４から動作開始信号Ｋが出力され、スイッチ２５がオン状態となってＴＣＸＯ３Ａに電源が供給され、同ＴＣＸＯ３Ａからクロックｃｋが出力される。クロックｃｋは、制御回路４１，４２、ＣＰＵ内蔵ＬＳＩ４３、及び無線回路５へ供給され、同携帯電話機が非動作状態から動作状態に遷移する。この後、ＣＰＵ内蔵ＬＳＩ４３から制御信号Ｆ，Ｇ，Ｈが無線回路５及び制御回路４１，４２へそれぞれ送出され、所定の動作が行われる。
【００１２】
なお、現状では、上記従来の技術に関する適切な先行技術文献情報はない。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記図８の携帯電話機では、次のような問題点があった。
すなわち、携帯電話機が非動作状態から動作状態に遷移したとき、ほぼ無負荷状態のレギュレータ５０からＣＰＵ内蔵ＬＳＩ４３に負荷電流が流れる。この場合、クロックｃｋの周波数が図７中のクロックｃｋよりも高くなっているため、ＣＰＵ内蔵ＬＳＩ４３の起動時の負荷電流が図７中の制御回路４の起動時の負荷電流よりも大きい。このとき、レギュレータ５０の出力電圧Ｎは、図９中の制御部５１の可変抵抗手段によって瞬時低下し、ＣＰＵ内蔵ＬＳＩ４３が正常に動作するための許容範囲の下限値よりも低くなることがある。このため、ＣＰＵ内蔵ＬＳＩ４３がフリーズ（ｆｒｅｅｚｅ）状態になり、携帯電話機が動作不能となるという問題点があった。
【００１４】
また、レギュレータ５０では、出力電圧Ｎの低下が検出された後に、制御部５１の可変抵抗手段が低くなって同出力電圧Ｎが設定値に戻るので、同設定値に戻るまでの時間遅れが原理的に発生し、同出力電圧Ｎの瞬時の低下は避けられない。また、今後、さらにクロックｃｋの周波数が高くなれば、起動時の負荷電流がより増大し、さらに出力電圧Ｎの瞬時低下が発生して携帯電話機が動作不能となるという問題点がある。
【００１５】
これらの問題を解決するために、レギュレータ５０の出力電圧Ｎの設定値を高くすることが考えられる。ところが、出力電圧Ｎを高く設定すると、消費電力が増大して専用二次電池１の使用時間が短くなるという問題点がある。
【００１６】
この発明は、上述の事情に鑑みてなされたもので、中央処理装置の起動時にフリーズなどの不具合が発生しない定電圧電源、携帯電話機、該携帯電話機に用いられる電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラムを提供することを目的としている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、動作開始を指令する操作が行われてから所定時間経過後に起動する電子回路に対し、出力電圧を印加する電源回路に係り、前記電子回路の起動時における前記出力電圧の瞬時の低下を防止する出力電圧瞬時低下防止回路が設けられていることを特徴としている。
【００１８】
請求項２記載の発明は、請求項１記載の電源回路に係り、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と予め設定された設定値との差に基づいて該可変抵抗手段の抵抗値を可変することにより、前記設定値と等しい前記出力電圧を生成する定電圧回路を備え、前記出力電圧瞬時低下防止回路は、前記電子回路が起動する前にオン状態となるスイッチと、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とを備えてなることを特徴としている。
【００１９】
請求項３記載の発明は、予め設定された設定値とほぼ等しい出力電圧を生成する定電圧回路と、所定の周波数のクロックを生成するクロック生成部と、前記定電圧回路の前記出力電圧が電源として常時印加され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、前記定電圧回路は、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器に係り、前記クロックが供給されたときに制御信号を出力する制御回路と、前記制御回路から前記制御信号が出力されたときにオン状態となるスイッチと、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とが設けられていることを特徴としている。
【００２０】
請求項４記載の発明は、請求項３記載の電子機器に係り、前記中央処理装置に印加される電源電圧は、該中央処理装置が正常に動作するための許容範囲が設定され、前記抵抗は、前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が前記許容範囲の下限値以上になるように設定されていることを特徴としている。
【００２１】
請求項５記載の発明は、請求項３又は４記載の電子機器に係り、前記制御回路は、前記クロックが供給されている時間帯に前記制御信号を出力する構成とされていることを特徴としている。
【００２２】
請求項６記載の発明は、請求項３又は４記載の電子機器に係り、前記制御回路は、前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力する構成とされていることを特徴としている。
【００２３】
請求項７記載の発明は、定電圧回路の制御方法に係り、予め設定された設定値とほぼ等しい出力電圧を生成する出力電圧を生成する定電圧回路と、所定の周波数のクロックを生成するクロック生成部と、前記定電圧回路の前記出力電圧が電源として常時供給され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、前記定電圧回路は、入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器に用いられ、前記クロックが供給されたときに制御信号を出力する制御回路と、前記制御信号が出力されたときにオン状態となるスイッチと、該スイッチがオン状態のときに前記定電圧回路の前記出力電圧が印加される抵抗とを設けておき、前記制御回路から前記制御信号が出力されたときに前記スイッチをオン状態とし、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧を前記抵抗に印加して所定の電流を流すことにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させることを特徴としている。
【００２４】
請求項８記載の発明は、請求項７記載の定電圧回路の制御方法に係り、前記抵抗は、前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が該中央処理装置の電源電圧の許容範囲の下限値以上になるように設定されることを特徴としている。
【００２５】
請求項９記載の発明は、請求項７又は８記載の定電圧回路の制御方法に係り、前記制御回路は、前記クロックが供給されている時間帯に前記制御信号を出力することを特徴としている。
【００２６】
請求項１０記載の発明は、請求項７又は８記載の定電圧回路の制御方法に係り、前記制御回路は、前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力することを特徴としている。
【００２７】
請求項１１記載の発明は、制御プログラムに係り、コンピュータに請求項３乃至６のうちの一に記載の電子機器を制御させることを特徴としている。
【００２８】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
第１の実施形態
図１は、この発明の第１の実施形態である電子機器の電気的構成を示すブロック図である。
この形態の電子機器は、同図に示すように、携帯電話機であり、専用二次電池６１と、電源制御ＬＳＩ７０，８０と、ＴＣＸＯ９１と、無線回路９２と、制御回路９３，９４と、レギュレータ（ＲＥＧ、定電圧回路）９５と、スイッチ９６と、抵抗９７と、ＣＰＵ内蔵ＬＳＩ９８とから構成されている。専用二次電池６１は、たとえばリチウムイオン電池などで構成され、起電力Ｅを発生する。電源制御ＬＳＩ７０は、レギュレータ（ＲＥＧ）７１，７２，７３，７４及びスイッチ７５などを備え、専用二次電池６１の起電力Ｅから所定の出力電圧を生成して無線回路９２及び制御回路９３へ印加する。また、スイッチ７５は、ＣＰＵ内蔵ＬＳＩ９８から動作開始信号Ｋが出力されたときにオン状態となり、このとき、レギュレータ７４の出力電圧がＴＣＸＯ９１に印加される。電源制御ＬＳＩ８０は、レギュレータ（ＲＥＧ）８１，８２，８３，８４などを備え、専用二次電池６１の起電力Ｅから所定の出力電圧を生成して制御回路９４へ供給する。
【００２９】
ＴＣＸＯ９１は、動作開始を指令する操作が行われたとき、レギュレータ７４の出力電圧がスイッチ７５を介して印加され、所定の周波数のクロックｃｋを生成する。無線回路９２は、送信回路（ＴＸ）及び受信回路（ＲＸ）で構成され、制御信号Ｆが供給されたとき、図示しない無線基地局との間で電波を送受信して変復調などを行う。制御回路９３は、音声発生部（音響）、バイブレータ（ＶＩＢ）、及びデジタル回路などで構成され、電源、クロックｃｋ及び制御信号Ｇが供給されたとき、たとえば、受信されたデジタル信号を音声信号に変換して図示しないスピーカに出力する他、着信時にバイブレータを振動させるなど、所定の動作を行う。制御回路９４は、メモリ（ＭＥＭＯＲＹ）、液晶表示部（ＬＣＤ）、カメラ、ＡＣＰＵ（アプリケーションＣＰＵ）などで構成され、電源、クロックｃｋ及び制御信号Ｈが供給されたとき、たとえば、利用者に対して各種メッセージ等の情報を表示する他、写真撮影など、所定の動作を行う。
【００３０】
レギュレータ９５は、出力電圧Ｎを生成してＣＰＵ内蔵ＬＳＩ９８のみに供給し、同出力電圧Ｎを同設定値とほぼ等しくなるように制御する。同レギュレータ９５は、従来の図９と同様の３端子レギュレータで構成され、入力側と出力側との間に可変抵抗手段を有し、出力電圧Ｎと設定値との差に基づいて同可変抵抗手段の抵抗値を制御することにより専用二次電池６１の起電力Ｅから出力電圧Ｎを生成する。なお、レギュレータ９５の入力側とグランドとの間に図示しない発振防止用コンデンサ、及び出力側とグランドとの間に図示しない出力コンデンサが接続されている。
【００３１】
ＣＰＵ内蔵ＬＳＩ９８は、レギュレータ９５の出力電圧Ｎが電源として常時印加され、図示しない操作部で動作開始を指令する操作が行われたとき、ユーザゲート部９９から動作開始信号Ｋをスイッチ７５へ出力する。また、ＣＰＵ内蔵ＬＳＩ９８は、ＴＣＸＯ９１からクロックｃｋが供給されたときに制御信号Ｃを出力すると共に、同クロックｃｋが供給されてから所定時間経過後に起動し、無線回路９２及び制御回路９３，９４へ制御信号Ｆ，Ｇ，Ｈをそれぞれ送出する。特に、この実施形態では、ＣＰＵ内蔵ＬＳＩ９８は、ＴＣＸＯ９１からクロックｃｋが供給されている時間帯に制御信号Ｃを出力する。また、電源電圧は、ＣＰＵ内蔵ＬＳＩ９８が正常に動作するための許容範囲が設定されている。また、ＣＰＵ内蔵ＬＳＩ９８は、出力電圧Ｎが印加されていても、起動する前は、電流を殆ど消費せず、このとき、レギュレータ９５がほぼ無負荷状態になっている。
【００３２】
スイッチ９６は、たとえばＭＯＳＦＥＴなどで構成され、ＣＰＵ内蔵ＬＳＩ９８から制御信号Ｃが出力されたときにオン状態となる。抵抗９７は、スイッチ９６がオン状態となったとき、レギュレータ９５の出力電圧Ｎが印加されて所定の電流が流れることにより、ＣＰＵ内蔵ＬＳＩ９８が起動する前に予め同レギュレータ９５の可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させる。また、抵抗９７の抵抗値は、ＣＰＵ内蔵ＬＳＩ９８が起動したときのレギュレータ９５の出力電圧Ｎが同ＣＰＵ内蔵ＬＳＩ９８電源電圧の許容範囲の下限値以上になるように設定されている。また、上記レギュレータ９５、スイッチ９６、及び抵抗９７で電源回路が構成されている。
【００３３】
図２は、図１中のＣＰＵ内蔵ＬＳＩ９８の構成ブロック図である。
このＣＰＵ内蔵ＬＳＩ９８は、同図２に示すように、ユーザゲート部９９と、ＣＰＵ１０１と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０２と、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０３とから構成されている。また、同ユーザゲート部９９は、無線制御部１０４及びクロック制御回路１０５を有している。ＣＰＵ１０１は、図１の携帯電話機全体を制御し、特に、この実施形態では、クロックｃｋが供給されてから所定時間経過後に制御回路９４に対応する制御信号Ｈを送出する。ＲＯＭ１０２は、この実施形態の携帯電話機をＣＰＵ１０１に制御させるための制御プログラムが記録されている。ＤＳＰ１０３は、クロックｃｋが供給されてから所定時間経過後に制御回路９３に対応する制御信号Ｇを送出する。無線制御部１０４は、クロックｃｋが供給されてから所定時間経過後に無線回路９２に対応する制御信号Ｆを送出する。クロック制御回路１０５は、クロックｃｋが供給されている時間帯に制御信号Ｃを出力する。
【００３４】
図３は、図１の携帯電話機の動作を説明するためのタイムチャートであり、縦軸に論理レベル、及び横軸に時間がとられている。
この図を参照して、この形態の携帯電話機に用いられるレギュレータの制御方法について説明する。
この携帯電話機では、待ち受け状態のとき、レギュレータ９５の出力電圧ＮがＣＰＵ内蔵ＬＳＩ９８に電源として常時印加され、時刻ｔ１において、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ９８のユーザゲート部９９から動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１に電源電圧が供給され、同ＴＣＸＯ９１からクロックｃｋが出力される。クロックｃｋがクロック制御回路１０５に供給されたとき、同クロック制御回路１０５から制御信号Ｃが出力される。
【００３５】
制御信号Ｃが出力されたときにスイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加されて所定の電流が流れ、同レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下する。この後、時刻ｔ２において、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、同出力電圧Ｎは、同ＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態になることはなく、正常に動作する。この後、出力電圧Ｎが設定値とほぼ等しくなると共に、ＣＰＵ内蔵ＬＳＩ９８から制御信号Ｆ，Ｇ，Ｈが無線回路９２及び制御回路９３，９４へそれぞれ送出され、時刻ｔ３まで所定の動作が行われる。
【００３６】
なお、抵抗９７に類似したものとして、ブリーダ抵抗がある。すなわち、電源トランスの２次電圧が整流された後、平滑コンデンサで平滑化されて直流電圧が生成される場合、この直流電圧の無負荷時の上昇を防止するために、常時電流を流すためのブリーダ抵抗が用いられる。ところが、この実施形態の抵抗９７は、レギュレータ９５の可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させることにより、負荷の起動時の出力電圧Ｎの瞬時の低下を軽減する働きをするものであり、ブリーダ抵抗とは使用目的及び使用方法が異なっている。
【００３７】
以上のように、この第１の実施形態では、ＣＰＵ内蔵ＬＳＩ９８が起動する前に抵抗９７に電流が流れ、レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下するので、ＣＰＵ内蔵ＬＳＩ９８が起動したときにレギュレータ９５の出力電圧Ｎが瞬時に低下しても、抵抗９７に設定されている抵抗値により、同出力電圧Ｎは同ＣＰＵ内蔵ＬＳＩ９８の電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８がフリーズの状態になることが回避され、携帯電話機が正常に動作する。
【００３８】
第２の実施形態
図４は、この発明の第２の実施形態である携帯電話機の電気的構成を示すブロック図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この形態の携帯電話機では、図１中のＣＰＵ内蔵ＬＳＩ９８に代えて、異なる構成のＣＰＵ内蔵ＬＳＩ９８Ａが設けられている。他は、図１と同様の構成である。
【００３９】
図５は、図４中のＣＰＵ内蔵ＬＳＩ９８Ａの構成ブロック図であり、図２中の要素と共通の要素には共通の符号が付されている。
このＣＰＵ内蔵ＬＳＩ９８Ａでは、同図５に示すように、図２中のユーザゲート部９９に代えて、異なる構成のユーザゲート部９９Ａが設けられている。ユーザゲート部９９Ａでは、図２中のクロック制御回路１０５に代えて、スイッチ制御回路１０６が設けられている。スイッチ制御回路１０６は、ＴＣＸＯ９１からクロックｃｋが供給されてからレギュレータ９５の出力電圧Ｎが低下した後、同出力電圧Ｎが設定値とほぼ等しくなるまで制御信号Ｄを出力する。他は、図２と同様の構成である。
【００４０】
図６は、図４の携帯電話機の動作を説明するためのタイムチャートであり、縦軸に論理レベル、及び横軸に時間がとられている。
この図を参照して、この形態の携帯電話機に用いられるレギュレータの制御方法について説明する。
この携帯電話機では、待ち受け状態のとき、レギュレータ９５の出力電圧ＮがＣＰＵ内蔵ＬＳＩ９８Ａに電源として常時印加され、時刻ｔ１において、図示しない操作部で動作開始を指令する操作が行われたとき、ＣＰＵ内蔵ＬＳＩ９８Ａのユーザゲート部９９Ａから動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１に電源が供給され、同ＴＣＸＯ９１からクロックｃｋが出力される。クロックｃｋがスイッチ制御回路１０６に供給されたとき、同スイッチ制御回路１０６から制御信号Ｄが出力される。
【００４１】
制御信号Ｄが出力されたときにスイッチ９６がオン状態となり、レギュレータ９５の出力電圧Ｎが抵抗９７に印加されて所定の電流が流れ、同レギュレータ９５の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下する。この後、時刻ｔ２において、ＣＰＵ内蔵ＬＳＩ９８が起動し、負荷電流が流れて出力電圧Ｎが低下するが、レギュレータ９５の可変抵抗手段の抵抗値が予め低下しているため、同出力電圧Ｎは、同ＣＰＵ内蔵ＬＳＩ９８Ａの電源電圧の許容範囲の下限値以上にある。このため、ＣＰＵ内蔵ＬＳＩ９８Ａがフリーズの状態になることはなく、正常に動作する。この後、出力電圧Ｎが設定値と等しくなって時刻ｔ３で制御信号Ｄが断になると共に、ＣＰＵ内蔵ＬＳＩ９８Ａから制御信号Ｆ，Ｇ，Ｈが無線回路９２及び制御回路９３，９４へそれぞれ送出され、時刻ｔ４まで所定の動作が行われる。
【００４２】
以上のように、この第２の実施形態では、スイッチ制御回路１０６は、ＴＣＸＯ９１からクロックｃｋが供給されてからレギュレータ９５の出力電圧Ｎが低下した後、設定値とほぼ等しくなるまで制御信号Ｄを出力してスイッチ９６をオン状態とするので、第１の実施形態の利点に加え、抵抗９７に電流が流れる時間が短時間となり、消費電力が低減される。
【００４３】
以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。たとえば、専用二次電池６１は、たとえば、商用電源（ＡＣ１００Ｖ）から所定の直流電源電圧を生成するＡＣアダプタや、一次電池と昇圧型ＤＣ／ＤＣコンバータとを組み合わせたものなどでも良い。レギュレータ９５は、図９の構成に限らず、負荷に対して直列の可変抵抗手段を有する帰還型のものであれば、他の構成のもので良い。また、この発明は、携帯電話機に限らず、たとえばＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ ）など、電子機器全般に適用できる。また、図２中のクロック制御回路１０５及び図３中のスイッチ制御回路１０６は、それぞれＣＰＵ内蔵ＬＳＩ９８，９８Ａの内部にあるが、独立した構成にしても良い。
【００４４】
【発明の効果】
以上説明したように、この発明の構成によれば、中央処理装置が起動する前に抵抗に電流が流れ、定電圧回路の可変抵抗手段の抵抗値が無負荷状態のときの抵抗値よりも低下するので、同中央処理装置が起動したときに同定電圧回路の出力電圧が瞬時に低下しても、同抵抗に設定されている抵抗値により、同出力電圧を同中央処理装置の電源電圧の許容範囲の下限値以上に収めることができる。このため、中央処理装置がフリーズの状態になることを回避でき、電子機器を正常に動作させることができる。また、制御回路は、クロック生成部からクロックが供給されてから定電圧回路の出力電圧が低下した後、設定値と等しくなるまで制御信号を出力してスイッチをオン状態とするので、抵抗に電流が流れる時間が短時間となり、消費電力を低減できる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態である電子機器の電気的構成を示すブロック図である。
【図２】図１中のＣＰＵ内蔵ＬＳＩ９８の構成ブロック図である。
【図３】図１の携帯電話機の動作を説明するためのタイムチャートである。
【図４】この発明の第２の実施形態である携帯電話機の電気的構成を示すブロック図である。
【図５】図４中のＣＰＵ内蔵ＬＳＩ９８Ａの構成ブロック図である。
【図６】図４の携帯電話機の動作を説明するためのタイムチャートである。
【図７】従来の携帯電話機の電気的構成を示す図である。
【図８】従来の他の携帯電話機の電気的構成を示す図である。
【図９】図８中のレギュレータ５０の構成図である。
【符号の説明】
５１ 制御部（定電圧回路、可変抵抗手段、電源回路）
５２ 増幅部（定電圧回路、電源回路）
５３ 比較部（定電圧回路、電源回路）
５４ 基準電圧源（定電圧回路、電源回路）
５５ 検出部（定電圧回路、電源回路）
６１ 専用二次電池（直流電源部）
９１ ＴＣＸＯ（クロック生成部）
９５ レギュレータ（定電圧回路、電源回路）
９６ スイッチ（電源回路）
９７ 抵抗（電源回路）
９８，９８Ａ ＣＰＵ内蔵ＬＳＩ（電子回路、中央処理装置）
９９，９９Ａ ユーザゲート部（中央処理装置）
１０１ ＣＰＵ（電子回路、中央処理装置）
１０２ ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、中央処理装置）
１０５ クロック制御回路（制御回路）
１０６ スイッチ制御回路（制御回路）
Claims (11)
- 動作開始を指令する操作が行われてから所定時間経過後に起動する電子回路に対し、出力電圧を印加する電源回路であって、
前記電子回路の起動時における前記出力電圧の瞬時の低下を防止する出力電圧瞬時低下防止回路が設けられていることを特徴とする電源回路。 - 入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と予め設定された設定値との差に基づいて該可変抵抗手段の抵抗値を可変することにより、前記設定値と等しい前記出力電圧を生成する定電圧回路を備え、
前記出力電圧瞬時低下防止回路は、
前記電子回路が起動する前にオン状態となるスイッチと、
該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とを備えてなることを特徴とする請求項１記載の電源回路。 - 予め設定された設定値とほぼ等しい出力電圧を生成する定電圧回路と、
所定の周波数のクロックを生成するクロック生成部と、
前記定電圧回路の前記出力電圧が電源として常時印加され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、
前記定電圧回路は、
入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器であって、
前記クロックが供給されたときに制御信号を出力する制御回路と、
前記制御回路から前記制御信号が出力されたときにオン状態となるスイッチと、
該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧が印加されて所定の電流が流れることにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させるための抵抗とが設けられていることを特徴とする電子機器。 - 前記中央処理装置に印加される電源電圧は、
該中央処理装置が正常に動作するための許容範囲が設定され、
前記抵抗は、
前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が前記許容範囲の下限値以上になるように設定されていることを特徴とする請求項３記載の電子機器。 - 前記制御回路は、
前記クロックが供給されている時間帯に前記制御信号を出力する構成とされていることを特徴とする請求項３又は４記載の電子機器。 - 前記制御回路は、
前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力する構成とされていることを特徴とする請求項３又は４記載の電子機器。 - 予め設定された設定値とほぼ等しい出力電圧を生成する出力電圧を生成する定電圧回路と、
所定の周波数のクロックを生成するクロック生成部と、
前記定電圧回路の前記出力電圧が電源として常時供給され、前記クロック生成部から前記クロックが供給されてから所定時間経過後に起動する中央処理装置とを備え、
前記定電圧回路は、
入力側と出力側との間に介挿された可変抵抗手段を有し、前記出力電圧と前記設定値との差に基づいて該可変抵抗手段の抵抗値を制御することにより入力電圧から前記出力電圧を生成する構成とされている電子機器に用いられ、
前記クロックが供給されたときに制御信号を出力する制御回路と、前記制御信号が出力されたときにオン状態となるスイッチと、該スイッチがオン状態のときに前記定電圧回路の前記出力電圧が印加される抵抗とを設けておき、
前記制御回路から前記制御信号が出力されたときに前記スイッチをオン状態とし、該スイッチがオン状態になったとき、前記定電圧回路の前記出力電圧を前記抵抗に印加して所定の電流を流すことにより、前記中央処理装置が起動する前に予め前記可変抵抗手段の抵抗値を無負荷状態のときの抵抗値よりも低下させることを特徴とする定電圧回路の制御方法。 - 前記抵抗は、
前記中央処理装置の起動時における前記定電圧回路の前記出力電圧が該中央処理装置の電源電圧の許容範囲の下限値以上になるように設定されることを特徴とする請求項７記載の定電圧回路の制御方法。 - 前記制御回路は、
前記クロックが供給されている時間帯に前記制御信号を出力することを特徴とする請求項７又は８記載の定電圧回路の制御方法。 - 前記制御回路は、
前記クロックが供給されてから前記定電圧回路の前記出力電圧が低下した後、該出力電圧が前記設定値と等しくなるまで前記制御信号を出力することを特徴とする請求項７又は８記載の定電圧回路の制御方法。 - コンピュータに請求項３乃至６のうちの一に記載の電子機器を制御させるための制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103510A JP2004310471A (ja) | 2003-04-07 | 2003-04-07 | 電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103510A JP2004310471A (ja) | 2003-04-07 | 2003-04-07 | 電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004310471A true JP2004310471A (ja) | 2004-11-04 |
Family
ID=33466581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003103510A Pending JP2004310471A (ja) | 2003-04-07 | 2003-04-07 | 電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004310471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318192A (ja) * | 2005-05-12 | 2006-11-24 | Sharp Corp | 電子機器 |
| JP2015202012A (ja) * | 2014-04-10 | 2015-11-12 | 日本電信電話株式会社 | 電源回路、電源システム、および携帯端末装置 |
-
2003
- 2003-04-07 JP JP2003103510A patent/JP2004310471A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318192A (ja) * | 2005-05-12 | 2006-11-24 | Sharp Corp | 電子機器 |
| JP2015202012A (ja) * | 2014-04-10 | 2015-11-12 | 日本電信電話株式会社 | 電源回路、電源システム、および携帯端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928705B2 (en) | Switched mode voltage converter with low-current mode and methods of performing voltage conversion with low-current mode | |
| TW498596B (en) | Electronic apparatus, semiconductor integrated circuit and information processing system | |
| JP4944779B2 (ja) | Ｖｃｘｏの起動時間を短縮するための方法と装置 | |
| JP4486618B2 (ja) | 充電回路、充電回路の動作制御方法及び電源装置 | |
| KR20040013016A (ko) | 듀얼 모드 전력 공급 장치 | |
| KR20000076964A (ko) | 스위치형 전원 장치 및 스위칭 전원 장치 작동 방법 | |
| WO2014174783A1 (ja) | 無線電力伝送装置 | |
| JP2008061328A (ja) | 電子機器 | |
| KR20060047357A (ko) | 전원 제어 장치, 전자 기기, 및 휴대 통신 단말기 | |
| US6362605B1 (en) | Method and apparatus for providing power to an integrated circuit | |
| US20030122531A1 (en) | Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device | |
| US7269447B2 (en) | Portable telephone terminal and power supply method | |
| JP2003143836A (ja) | 電源装置 | |
| JP2004310471A (ja) | 電源回路、電子機器、該電子機器に用いられる定電圧回路の制御方法及び制御プログラム | |
| JP3609608B2 (ja) | 電源装置 | |
| JP3922989B2 (ja) | 充電制御装置及び充電制御方法 | |
| JP2005310060A (ja) | 電源電圧生成回路 | |
| TW556412B (en) | Semiconductor integrated circuit device, data processing system and mobile body communication terminal apparatus | |
| JP2011039836A (ja) | 携帯機器に搭載されるプロセッサ、および消費電流低減方法 | |
| US7088164B2 (en) | Semiconductor integrated circuit device and electronic appliance with power control | |
| JP3619712B2 (ja) | 水晶発振器 | |
| JP2005051930A (ja) | 携帯無線装置 | |
| US20020041199A1 (en) | Electronic circuit | |
| JPS6023369B2 (ja) | 電源供給回路 | |
| JP3716255B2 (ja) | 降圧ｄｃ−ｄｃコンバータおよび端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |