KR20060047357A - 전원 제어 장치, 전자 기기, 및 휴대 통신 단말기 - Google Patents

Abstract

본 발명은 전원 제어 장치, 전자 기기, 및 휴대 통신 단말기에 관한 것으로서, 전압 검출기(20)는 배터리(10)로부터의 전원 공급의 개시를 검출한다. 카운터(22)는 전압 검출기(20)가 전원 공급의 개시를 검출하면, RTC 클록의 카운트를 개시한다. 비교기(26)는 MONOS(23)가 기억하고 있는 카운트값 M과, 카운터(22)의 카운트값을 비교하고, 이들이 일치했을 때 CPU 리셋 해제 신호를 출력한다. 비교기(27)는 MONOS(24)가 기억하고 있는 카운트값 N과, 카운터(22)의 카운트값을 비교하고, 이들이 일치했을 때, CPU(12)의 I/O 전원을 출력하는 레귤레이터(30)를 파워 온시킨다. 이에 따라, CPU의 리셋 해제와 파워 온의 타이밍을, 알루미늄 수정에 의하지 않고 용이하게 변경 가능하게 한다.

전압 검출기, 배터리, 카운터, CPU, 레귤레이터.

Description

전원 제어 장치, 전자 기기, 및 휴대 통신 단말기 {POWER CONTROL APPARATUS, ELECTRONIC APPARATUS, AND PORTABLE COMMUNICATIONS TERMINAL}

도 1은 본 발명 실시예의 전원 관리 IC의 내부 구성을 나타낸 블록 회로도이다.

도 2는 본 발명 실시예의 전원 관리 IC의 각 내부 구성 요소의 동작 타이밍 차트이다.

도 3은 본 발명 실시예의 전원 관리 IC가 탑재된 휴대 전화 단말기 내부 주요부의 구성예를 나타낸 블록 회로도이다.

도 4는 본 발명 실시예의 휴대 전화 단말기의 각 구성 요소 중, 본 실시예의 전원 관리 IC에 의해 전원 공급이 이루어지는 주요한 구성 요소를 나타낸 블록 회로도이다.

본 발명은 전원 투입 시 CPU(중앙 처리 유닛)의 리셋 해제를 행한 후에 그 CPU 및 그 밖의 각 구성에 전원을 공급하는 전원 제어 장치, 그 전원 제어 장치를 구비한 전자 기기 및 휴대 통신 단말기에 관한 것이다.

종래부터, CPU에 의해 기기의 동작 제어 등을 행하는 전자 기기에 있어서, 예를 들면 배터리 장착 시나 전원 콘센트의 접속 시와 같은 전원 투입 시에는, 전원 관리 IC가 CPU의 리셋 해제와 레귤레이터의 파워 온 제어를 행하고 있다. 구체적으로 설명하면, 전원 투입 시의 전원 관리 IC는 그 전원 투입 후의 전압값이 미리 정해져 있는 소정 전압값 이상이 된 것을 검출하면, 내장 지연 회로에 의한 소정 설정 시간 경과 후에 CPU의 리셋 해제를 행하고, 또한 레귤레이터를 파워 온 시켜 CPU의 내부 메모리 등으로의 I/O 전원을 공급하는 제어를 행하고 있다.

그리고, 일본국 특개평 9(1997)-44468호의 공개 특허 공보(도 1)에는, 마이크로컴퓨터의 동작 개시 전에, 그 마이크로컴퓨터로 관리되는 백업용 하드 회로의 회로 형태(로직)를 설정하는 제어 회로가 개시되어 있다. 즉, 이 제어 회로에서는, 하드 회로 내에 회로 형태 설정용 불휘발성 메모리가 설치되어 있고, 전원 투입 후에 마이크로컴퓨터가 동작을 개시하기 이전에, 그 불휘발성 메모리의 기억 데이터에 따라 하드 회로의 회로 형태를 설정하도록 되어 있다. 따라서, 이 제어 회로에 의하면, 마이크로컴퓨터의 동작 개시 전에 하드 회로의 회로 형태 설정을 종료할 수 있어, 시스템의 오동작 방지와 고속 처리화를 양립시키는 것이 가능하게 되어 있다.

그런데, 종래의 전원 관리 IC의 경우, 내장 지연 회로의 설정 시간은 고정 시간으로 되어 있어, 해당 설정 시간을 변경하기 위해서는 IC 내의 알루미늄 배선 패턴을 수정하는 것(이른바 알루미늄 수정)이 필요하게 되어 있다. 따라서, 예를 들면 CPU의 사양(仕樣)이 변경되어 리셋 해제와 파워 온의 타이밍 변경이 필요하게 된 경우에는, 상기 전원 관리 IC 대해서도 알루미늄 수정 등의 사양 변경이 필요하게 되어, 이들은 기기의 비용 증가와 개발 기간의 장기화 요인의 하나로 되어 있다.

그리고, 일본국 특개평 9(1997)-44468호 공보에 기재된 기술의 경우, 마이크로컴퓨터의 리셋 해제 전에, 백업용 하드 회로의 회로 형태 설정을 종료할 수 있어도, 마이크로컴퓨터의 리셋 해제와 파워 온의 타이밍을 변경하는 것 같은 용도에는 사용할 수 없다.

본 발명은 이와 같은 실정을 감안하여 제안된 것이며, 본 발명에 의하면, CPU의 사양이 변경되어 리셋 해제와 파워 온의 타이밍 변경이 필요하게 된 것 같은 경우라도, 알루미늄 수정 등에 의하지 않고, 리셋 해제와 파워 온의 타이밍을 용이하게 변경 가능한 전원 제어 장치, 전자 기기, 및 휴대 전화 단말기를 제공할 수 있다.

본 발명의 전원 제어 장치는 전원 공급의 개시를 검출하는 검출 수단과, 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중 적어도 한쪽의 타이밍을 결정하는 타이밍 결정 수단과, 결정 수단에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 기억 수단과, 불휘발성 기억 수단에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스 수단을 가진다.

여기에서, 불휘발성 기억 수단은 제어값으로서 CPU의 리셋 해제의 타이밍을 제어하기 위한 제1 카운트값과, CPU로의 I/O 전원 공급의 타이밍을 제어하기 위한 제2 카운트값을 기억하고 있으며, 타이밍 결정 수단은 전원 공급의 개시가 검출된 후에 기준 클록의 카운트를 개시하는 카운트 수단과, 불휘발성 기억 수단이 기억하고 있는 제1 카운트값과 카운트 수단으로부터의 카운트값을 비교하는 제1 비교 수단과, 불휘발성 기억 수단이 기억하고 있는 제2 카운트값과 카운트 수단으로부터의 카운트값을 비교하는 제2 비교 수단을 구비하고, 불휘발성 기억 수단의 제1 카운트값과 카운트 수단의 카운트값과의 일치를 제1 비교 수단이 검출한 타이밍을, CPU의 리셋 해제의 타이밍으로 결정하고, 불휘발성 기억 수단의 제2 카운트값과 카운트 수단의 카운트값과의 일치를 제2 비교 수단이 검출한 타이밍을, CPU로의 I/O 전원 공급의 타이밍으로 결정한다.

또, 본 발명의 전자 기기와 휴대 전화 단말기는 본 발명의 전원 제어 장치를 탑재한다.

즉, 본 발명에서는, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중 적어도 한쪽의 타이밍을 결정하기 위한 제어값을, 재기록 가능한 불휘발성 기억 수단에 기억시키고 있기 때문에, 그 불휘발성 기억 수단이 기억하고 있는 제어값을 재기록하면, 리셋 해제의 타이밍과 I/O 전원 공급의 타이밍 중 적어도 한쪽의 타이밍을 임의로 변경할 수 있게 된다.

이하, 도면을 참조하면서, 본 발명의 전원 제어 장치, 전자 기기 및 휴대 전화 단말기가 적용되는 실시예에 대하여 설명한다.

〔전원 관리 IC의 구성〕

도 1에는 본 발명의 전원 제어 장치의 일실시예인 전원 관리 IC(11)와, 배터리(10)의 전원이 해당 전원 관리 IC(11)를 통해 공급되는 CPU(12) 및 플래시 메모리(13)로 이루어지는 구성예를 나타낸다. 또, 도 2에는 도 1의 각 구성 요소의 동작 타이밍 차트를 나타낸다.

배터리(10)는, 예를 들면 착탈 가능한 전지인 것으로 한다. 그리고, 전원 관리 IC(11)에 전원을 공급하는 것은, 예를 들면 교류 전원을 직류 전원으로 변환하는 AC/DC 변환기라도 된다.

본 실시예에서, 상기 배터리(10)가 전원 관리 IC(11)에 접속되면, 해당 전원 관리 IC(11)의 전압 검출기(20) 입력 단자의 전압은 도 2 (a)에 나타낸 바와 같이 서서히 상승하게 된다. 전압 검출기(20)는 배터리(10)로부터의 전압값을 감시하고 있으며, 도 2 (b)에 나타낸 바와 같이, 해당 배터리(10)로부터의 전압값이 소정 검출 전압에 이르기 전에는 L(로) 레벨로 되어 있고, 배터리(10)로부터의 전압값이 소정 검출 전압에 이르렀을 때 H(하이) 레벨로 변화되는 전압 검출 신호를 출력한다. 전압 검출기(20)로부터의 전압 검출 신호는 카운터(22)에 보내진다.

또, 제1 레귤레이터(29)는 상기 배터리(10)가 전원 관리 IC(11)에 접속되면, 도 2 (c)에 나타낸 바와 같은 소정 전압의 코어 전원을 CPU(12)에 공급한다.

클록 발생기(21)는 이른바 RTC(리얼 타임 클록)이며, 전원 관리 IC(11)에 배터리(10)가 접속되면, 도 2 (d)에 나타낸 바와 같이 클록 동작을 개시한다. 이 클록 발생기(21)로부터의 클록 신호는 카운터(22)에 보내진다.

카운터(22)는 도 2 (e)에 나타낸 바와 같이, 상기 전압 검출기(20)로부터의 전압 검출 신호가 H 레벨로 된 후, 클록 발생기(21)로부터의 클록 신호의 카운트를 개시한다. 이 카운터(22)로부터의 카운트 신호는 제1 비교기(26), 제2 비교기(27), 제3 비교기(28)에 보내진다.

제1 비교기(26)는 재기록 가능한 불휘발성 메모리인 제1 MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)(23)가 기억하고 있는 카운트값 M과, 카운터(22)로부터의 카운트값을 비교하고, 도 2 (f)에 나타낸 바와 같이, 카운터(22)로부터의 카운트값이 제1 MONOS(23)의 카운트값 M에 이르기 전에는 L 레벨로 되고, 카운터(22)로부터의 카운트값이 제1 MONOS(23)의 카운트값 M에 이르렀을 때 H 레벨로 변화되는 비교 검출 신호를 출력한다. 본 실시예의 전원 관리 IC(11)의 경우, 해당 제1 비교기(26)의 비교 검출 신호가 H 레벨로 되었을 때, 그 신호는 리셋 해제 신호로서 CPU(12)에 보내진다. 즉, 본 실시예에서, 제1 비교기(26)의 비교 검출 신호가 H 레벨로 되었을 때, CPU(12)의 리셋 해제가 행해진다.

제2 비교기(27)는 재기록 가능한 불휘발성 메모리인 제2 MONOS(24)가 기억하고 있는 카운트값 N(N＞M)과, 카운터(22)로부터의 카운트값을 비교하고, 도 2 (g)에 나타낸 바와 같이, 카운터(22)로부터의 카운트값이 제2 MONOS(24)의 카운트값 N에 이르기 전에는 L 레벨로 되고, 카운터(22)로부터의 카운트값이 제2 MONOS(24)의 카운트값 N에 이르렀을 때 H 레벨로 변화되는 비교 검출 신호를 출력한다. 해당 제2 비교기(27)의 비교 검출 신호가 H 레벨로 되었을 때, 그 신호는 파워 온 신호로서 제2 레귤레이터(30)에 보내진다.

제2 레귤레이터(30)는 제2 비교기(27)로부터 파워 온 신호가 공급되면(비교 검출 신호가 H 레벨로 되었을 때), 도 2 (h)에 나타낸 바와 같이, 소정 전압의 I/O 전원을 CPU(12)와 플래시 메모리(13)에 공급한다.

제3 비교기(28)는 재기록 가능한 불휘발성 메모리인 제3 MONOS(25)가 기억하고 있는 카운트값 O(O＞N)과, 카운터(22)로부터의 카운트값을 비교하여, 도 2 (i)에 나타낸 바와 같이, 카운터(22)로부터의 카운트값이 제3 MONOS(25)의 카운트값 O에 이르기 전에는 L 레벨로 되고, 카운터(22)로부터의 카운트값이 제3 MONOS(25)의 카운트값 O에 이르렀을 때 H 레벨로 변화되는 비교 검출 신호를 출력한다. 해당 제3 비교기(28)의 비교 검출 신호가 H 레벨로 되었을 때, 그 신호는 파워 온 신호로서 제3 레귤레이터(31)에 보내진다.

제3 레귤레이터(31)는 제3 비교기(28)로부터 파워 온 신호가 공급되면(비교 검출 신호가 H 레벨이 되었을 때), 도 2 (j)에 나타낸 바와 같이, 소정 전압의 코어 전원을 플래시 메모리(13)에 공급한다.

여기에서, 본 실시예에서, 제1 MONOS(23), 제2 MONOS(24), 제3 MONOS(25)는 게이트 전극 아래의 전체면에 터널 전류에 의해 전자를 출납하는 것, 또는 이른바 핫 캐리어를 사용하여, 데이터를 재기록 가능한 불휘발성 메모리이다. 본 실시예의 전원 관리 IC(11)는 MONOS 인터페이스(I/F)(19)를 통해, 상기 제1 MONOS(23), 제2 MONOS(24), 제3 MONOS(25)의 데이터를 재기록 가능하게 되어 있다.

따라서, 본 실시예의 전원 관리 IC(11)에서, 제1 MONOS(23)가 기억하고 있는 카운트값 M을 다른 원하는 값으로 재기록하면, CPU 리셋 해제의 타이밍을 원하는 타이밍으로 변경할 수 있고, 또, 제2 MONOS(24)가 기억하고 있는 카운트값 N을 다른 원하는 값으로 재기록하면, CPU(12)와 플래시 메모리(13)에 I/O 전원을 공급하는 타이밍을 원하는 타이밍으로 변경할 수 있고, 또, 제3 MONOS(25)가 기억하고 있는 카운트값 O을 다른 원하는 값으로 재기록하면, 플래시 메모리(13)에 코어 전원을 공급하는 타이밍을 원하는 타이밍으로 변경할 수 있다.

즉, 본 실시예의 전원 관리 IC(11)에 의하면, 예를 들면 CPU(12)의 사양이 변경되어 리셋 해제와 레귤레이터의 파워 온의 타이밍 변경이 필요하게 되거나, 플래시 메모리의 사용이 변경되어 레귤레이터의 파워 온 타이밍 변경이 필요하게 된 경우라도, 이들 CPU(12)의 리셋 해제나 레귤레이터의 파워 온 타이밍을 용이하게 변경 가능하게 되어 있다.

그리고, 전술한 도 1의 예에서는, 제1∼제3 MONOS(23∼25) 내에, 비교기(26∼28)에서의 비교 기준이 되는 카운트값을 기억한 경우를 들고 있지만, 예를 들면, 제1∼제3 MONOS(23∼25) 내에, 제1 가변 카운터, 제2 가변 카운터, 제3 가변 카운터 각각의 카운트 설정값을 기억시켜도 된다. 이 경우의 전원 관리 IC의 구성은 도 1의 카운터(22)를 없애고, 또, 제1∼제3 비교기(26∼28)를 각각 제1∼제3 가변 카운터를 대신하여, 이들 제1∼제3 가변 카운터에 대하여, RTC의 클록을 공급하는 동시에 제1∼제3 MONOS(23∼25)로부터의 카운트 설정값을 공급하는 구성으로 하면 된다. 즉, 이 예의 경우, 제1 가변 카운터는 제1 MONOS(23)에 의해 설정되는 카운트값 M까지 카운트한 시점에서 H 레벨로 되는 신호를 출력하는 것이 되고, 제2 가변 카운터는 제2 MONOS(24)에 의해 설정되는 카운트값 N까지 카운트한 시점에서 H 레벨이 되는 신호를 출력하는 것이 되고, 제3 가변 카운터는 제3 MONOS(25)에 의해 설정되는 카운트값 O까지 카운트한 시점에서 H 레벨이 되는 신호를 출력하는 것이 된다.

〔본 실시예의 전원 관리 IC의 적용예〕

본 실시예의 전원 관리 IC(11)는, 예를 들면 PDA(Personal Digital Assistant)나 디지털 카메라, 휴대형이나 거치형의 텔레비전 수상기나 퍼스널 컴퓨터 등의 각종 전자 기기나 휴대 전화 단말기 등에 적용 가능하다.

도 3에는, 본 실시예의 전원 관리 IC(11)를 탑재한 휴대 전화 단말기의 주요한 내부 구성을 나타낸다.

도 3에서, 안테나(41)는, 예를 들면 내장 안테나이며, 신호 전파의 송수신을 행한다. RF 블록(43)은 무선 통신을 행하기 위한 통신 회로이며, 안테나(41)를 통한 송수신 신호의 증폭이나 레벨 조정, RF 대역으로부터 베이스밴드 대역으로의 주파수 변환, 또는 베이스밴드 대역으로부터 RF 대역으로의 주파수 변환 등을 행한다.

DSP(Digital Signal Processor)(47)는 신호의 변조와 복조, 스펙트럼 확산과 역확산, 송수신된 데이터가 통화 음성 데이터인가 그 이외의 데이터인가의 변별 등을 행한다. 그리고, 통화 음성 데이터 이외의 데이터란 화상 데이터나, 전자 메일, 프로그램 데이터, 그 밖의 각종 데이터이다.

수신된 통화 음성 데이터는 데이터 라인을 통해 코덱(CODEC)(48)에 보내진다. 코덱(48)은 통화 음성 데이터를 복호화하고, 그 복호화 후의 음성 데이터를 데이터 라인을 통해 스피커(49)에 보낸다.

스피커(49)는 디지털/아날로그 변환기와 증폭기를 포함하며, 음성 데이터를 디지털/아날로그 변환 및 증폭한 후 출력한다. 이에 따라, 통화 음성이 얻어지게 된다.

한편, 마이크로폰(50)은 아날로그/디지털 변환기와 증폭기를 포함한다. 이 마이크로폰(50)을 통해 입력된 통화 음성 신호는 증폭기에 의해 소정 레벨로 증폭된 후, 아날로그/디지털 변환기에 의해 디지털 음성 데이터로 변환되고, 데이터 라인을 통해 코덱(48)으로 보내져 부호화된 후, DSP(47)를 통해 RF 블록(43)으로 보내진다.

메모리(46)는 ROM과 RAM을 포함한다. ROM은 CPU(12)가 각 부를 제어하기 위한 제어 프로그램이나 각종 초기 설정값, 해당 휴대 전화 단말기의 전화번호, 폰트 데이터, 사전 데이터, 각종 애플리케이션용 프로그램 코드, 해당 휴대 전화 단말기의 식별 정보(ID) 등을 기억하고 있다. 이 ROM은 EEPROM과 같은 재기록 가능한 ROM을 포함하며, 전자 메일 데이터, 사용자에 의해 설정되는 전화 번호부나 전자 메일 주소, 화상 데이터나 착신음 데이터, 문자 데이터, 그 밖에, 각종의 사용자 설정값 등을 보존하는 것도 가능하게 되어 있다. 그리고, 도 1의 플래시 메모리(13)는 해당 ROM에 포함되어 있어도 된다. RAM은 CPU(12)가 각종 데이터 처리를 행할 때의 작업 영역으로서, 수시로 데이터를 저장한다.

표시부(44)는, 예를 들면 액정 등의 디스플레이와, 그 디스플레이에 화상 등을 표시시키기 위한 구동 회로를 포함한다.

조작부(45)는 휴대 전화 단말기의 캐비닛 상에 설치되어 있는 각종 키나 죠그 다이얼과, 그들의 조작에 따른 조작 신호를 발생하는 키 조작 신호 발생부를 가지고 있다.

CPU(12)는 제어 라인을 통해 해당 휴대 전화 단말기의 각 구성 요소를 제어하거나, 각종 연산 처리를 행한다.

전원 관리 IC(11)는 전술한 도 1에 나타낸 구성을 가지고, 배터리(10)로부터 의 전원을 각 부에 공급한다.

그 밖에, 도 3에는 도시를 생략하고 있지만, 본 실시예의 휴대 전화 단말기는 음악의 녹음이나 재생을 행하기 위한 음악 녹음 재생부, 브라우저 기능, 예를 들면 외부 메모리 등의 외부 기억 장치와 단말기 본체를 접속하기 위한 인터페이스, 외부 리모트 컨트롤러의 접속 단자, 근거리에서 다양한 정보를 무선에 의해 통신(적외선 통신 등도 포함함)하기 위한 근거리 무선 통신부, 휴대 전화 단말기의 현재 위치를 검출하기 위한 측위(測位) 디바이스인 GPS(Global Positioning System)부 등을 구비하고 있다.

도 4에는 도 3에 나타낸 휴대 전화 단말기의 각 구성 요소 중, 본 실시예의 전원 관리 IC(11)에 의해 전원 공급이 이루어지는 주요한 구성 요소를 나타낸다.

이 도 4에 나타낸 바와 같이, 휴대 전화 단말기에 적용된 경우, 전원 관리 IC(11) 내에 설치되는 레귤레이터(70)는 CPU(12)에 코어 전원을 공급하기 위한 CPU 코어용 레귤레이터(도 1의 제1 레귤레이터(29))나 메모리(46)에 코어 전원을 공급하기 위한 메모리 코어용 레귤레이터(도 1의 제3 레귤레이터(31)) 외에, RF 블록 (43)에 전원 공급을 행하기 위한 RF용 레귤레이터(71), 코덱(48)에 전원 공급을 행하기 위한 오디오용 레귤레이터, 표시부(44)의 LCD(61)에 전원 공급을 행하기 위한 LCD용 레귤레이터(74), DSP(47)에 코어 전원을 공급하기 위한 DSP 코어용 레귤레이터를 구비하고 있다. 또, I/O 전원 공급용 레귤레이터(도 1의 제2 레귤레이터(30))는 CPU(12)나 메모리(46)뿐만 아니라, LCD(61)나 DSP(47)에도 I/O 전원을 공급하고 있다.

그리고, 이 도 4의 예의 경우의 전원 관리 IC(11)는 이들 각 레귤레이터로의 파워 온 타이밍을 원하는 타이밍으로 설정하기 위한 값을 기억한 MONOS를 구비하고 있는 것으로 된다.

그리고, 전술한 실시예의 설명은 본 발명의 일례이다. 이 때문에, 본 발명은 전술한 실시예에 한정되지 않고, 본 발명에 관한 기술적 사상을 벗어나지 않는 범위이면, 설계 등에 따라 여러 가지의 변경이 가능한 것은 물론이다.

본 발명에 의하면, 불휘발성 기억 수단의 제어값을 재기록함으로써, 리셋 해제의 타이밍과 I/O 전원 공급의 타이밍 중 적어도 한쪽의 타이밍을 변경할 수 있기 때문에, 예를 들면, CPU의 사양이 변경되어 리셋 해제와 파워 온의 타이밍 변경이 필요하게 된 것 같은 경우라도, 알루미늄 수정 등에 의하지 않고, 리셋 해제와 파워 온의 타이밍을 용이하게 변경 가능하게 되어 있다.

Claims (12)

1. 전원 공급의 개시를 검출하는 검출기와,

   상기 검출기에 의해 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정부와,

   상기 결정부에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 메모리와,

   상기 불휘발성 메모리에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스

   를 구비하는 전원 제어 장치.
2. 제1항에 있어서,

   상기 불휘발성 메모리는 상기 제어값으로서 CPU의 리셋 해제의 타이밍을 제어하기 위한 제1 카운트값과, CPU로의 I/O 전원 공급의 타이밍을 제어하기 위한 제2 카운트값을 기억하고 있으며,

   상기 타이밍 결정부는 상기 검출기에 의해 전원 공급의 개시가 검출된 후에 기준 클록의 카운트를 개시하는 카운터와, 상기 불휘발성 메모리가 기억하고 있는 제1 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제1 비교기와, 상기 불휘발성 메모리가 기억하고 있는 제2 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제2 비교기를 구비하고, 상기 불휘발성 메모리의 제1 카운트값과 카운터의 카운트값과의 일치를 상기 제1 비교기가 검출한 타이밍을, 상기 CPU의 리셋 해제의 타이밍으로 결정하고, 상기 불휘발성 메모리의 제2 카운트값과 카운터의 카운트값과의 일치를 상기 제2 비교기가 검출한 타이밍을, 상기 CPU로의 I/O 전원 공급의 타이밍으로 결정하는 것을 특징으로 하는 전원 제어 장치.
3. 제1항 또는 제2항에 있어서,

   상기 불휘발성 메모리는 MONOS형 메모리인 것을 특징으로 하는 전원 제어 장치.
4. CPU와,

   상기 CPU에 의해 동작 제어가 행해지는 각 구성 요소와,

   전원 공급의 개시를 검출하는 검출기와, 상기 검출기에 의해 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정부와, 상기 결정부에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 메모리와, 상기 불휘발성 메모리에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스를 구비한 전원 제어 회로

   를 가지는 전자 기기.
5. 제4항에 있어서,

   상기 전원 제어 회로의 상기 불휘발성 메모리는 상기 제어값으로서 CPU의 리셋 해제의 타이밍을 제어하기 위한 제1 카운트값과, CPU로의 I/O 전원 공급의 타이밍을 제어하기 위한 제2 카운트값을 기억하고 있으며,

   상기 전원 제어 회로의 상기 타이밍 결정부는 상기 검출기에 의해 전원 공급의 개시가 검출된 후에 기준 클록의 카운트를 개시하는 카운터와, 상기 불휘발성 메모리가 기억하고 있는 제1 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제1 비교기와, 상기 불휘발성 메모리가 기억하고 있는 제2 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제2 비교기를 구비하고, 상기 불휘발성 메모리의 제1 카운트값과 카운터의 카운트값과의 일치를 상기 제1 비교기가 검출한 타이밍을, 상기 CPU의 리셋 해제의 타이밍으로 결정하고, 상기 불휘발성 메모리의 제2 카운트값과 카운터의 카운트값과의 일치를 상기 제2 비교기가 검출한 타이밍을, 상기 CPU로의 I/O 전원 공급의 타이밍으로 결정하는 것을 특징으로 하는 전자 기기.
6. 제4항 또는 제5항에 있어서,

   상기 불휘발성 메모리는 MONOS형 메모리인 것을 특징으로 하는 전자 기기.
7. 무선 통신을 행하기 위한 통신 회로와,

   적어도 무선 통신의 제어를 행하기 위한 CPU와,

   전원 공급의 개시를 검출하는 검출기와, 상기 검출기에 의해 전원 공급의 개 시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정부와, 상기 결정부에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 메모리와, 상기 불휘발성 메모리에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스를 구비한 전원 제어 회로

   를 가지는 휴대 통신 단말기.
8. 제7항에 있어서,

   상기 전원 제어 회로의 상기 불휘발성 메모리는 상기 제어값으로서 CPU의 리셋 해제의 타이밍을 제어하기 위한 제1 카운트값과, CPU로의 I/O 전원 공급의 타이밍을 제어하기 위한 제2 카운트값을 기억하고 있으며,

   상기 전원 제어 회로의 상기 타이밍 결정부는 상기 검출기에 의해 전원 공급의 개시가 검출된 후에 기준 클록의 카운트를 개시하는 카운터와, 상기 불휘발성 메모리가 기억하고 있는 제1 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제1 비교기와, 상기 불휘발성 메모리가 기억하고 있는 제2 카운트값과 상기 카운터로부터의 카운트값을 비교하는 제2 비교기를 구비하고, 상기 불휘발성 메모리의 제1 카운트값과 카운터의 카운트값과의 일치를 상기 제1 비교기가 검출한 타이밍을, 상기 CPU의 리셋 해제의 타이밍으로 결정하고, 상기 불휘발성 메모리의 제2 카운트값과 카운터의 카운트값과의 일치를 상기 제2 비교기가 검출한 타이밍을, 상기 CPU로의 I/O 전원 공급의 타이밍으로 결정하는 것을 특징으로 하는 휴대 통신 단말기.
9. 제7항 또는 제8항에 있어서,

   상기 불휘발성 메모리는 MONOS형 메모리인 것을 특징으로 하는 휴대 통신 단말기.
10. 전원 공급의 개시를 검출하는 검출 수단과,

    상기 검출 수단에 의해 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정 수단과,

    상기 결정 수단에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 기억 수단과,

    상기 불휘발성 기억 수단에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스 수단

    을 구비하는 전원 제어 장치.
11. CPU와,

    상기 CPU에 의해 동작 제어가 행해지는 각 구성 요소와,

    전원 공급의 개시를 검출하는 검출 수단과, 상기 검출 수단에 의해 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정 수단과, 상기 결정 수단 에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 기억 수단과, 상기 불휘발성 기억 수단에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스 수단을 구비한 전원 제어 회로

    를 가지는 전자 기기.
12. 무선 통신을 행하기 위한 통신 수단과,

    적어도 무선 통신의 제어를 행하기 위한 CPU와,

    전원 공급의 개시를 검출하는 검출 수단과, 상기 검출 수단에 의해 전원 공급의 개시가 검출된 후에, CPU의 리셋 해제의 타이밍과 CPU로의 I/O 전원 공급의 타이밍 중, 적어도 한쪽의 타이밍을 결정하는 타이밍 결정 수단과, 상기 결정 수단에 의해 결정되는 타이밍을 제어하기 위한 제어값을 기억하는, 재기록 가능한 불휘발성 기억 수단과, 상기 불휘발성 기억 수단에 기억되어 있는 제어값을 재기록하기 위한 재기록 인터페이스 수단을 구비한 전원 제어 회로

    를 가지는 휴대 통신 단말기.

Images