JP4080775B2 - Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 - Google Patents
Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 Download PDFInfo
- Publication number
- JP4080775B2 JP4080775B2 JP2002101310A JP2002101310A JP4080775B2 JP 4080775 B2 JP4080775 B2 JP 4080775B2 JP 2002101310 A JP2002101310 A JP 2002101310A JP 2002101310 A JP2002101310 A JP 2002101310A JP 4080775 B2 JP4080775 B2 JP 4080775B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- switching
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000001629 suppression Effects 0.000 claims description 12
- 230000008033 biological extinction Effects 0.000 claims description 9
- 230000001788 irregular Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 28
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 28
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 22
- 102100026114 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 1 Human genes 0.000 description 22
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 19
- 101150105073 SCR1 gene Proteins 0.000 description 19
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 19
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 18
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 18
- 101150087393 PIN3 gene Proteins 0.000 description 15
- 101100190527 Arabidopsis thaliana PIN5 gene Proteins 0.000 description 14
- 230000007257 malfunction Effects 0.000 description 13
- 101100190530 Arabidopsis thaliana PIN8 gene Proteins 0.000 description 10
- 108010037490 Peptidyl-Prolyl Cis-Trans Isomerase NIMA-Interacting 4 Proteins 0.000 description 10
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 101150011456 PIN8 gene Proteins 0.000 description 4
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 4
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B44/00—Circuit arrangements for operating electroluminescent light sources
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＥＬ駆動回路、制御方法および電子機器に関し、さらに詳しくは、エレクトロルミネッセンス素子を有するものに関する。
【０００２】
【従来の技術】
図６は、従来のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ４０が、図示しないマイコンからの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている（ＵＳＵＳ４、５２７、０９６参照）。
【０００３】
ＩＣチップ４０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ４０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【０００４】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【０００５】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【０００６】
また、フリップフロップＦＦ２は、フリップフロップＦＦ１が出力するクロックを１６分周した周波数の低いクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【０００７】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【０００８】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、図示しないマイコンからの制御信号Ｈｏｎが接続されている。
【０００９】
ＰＩＮ６はＩＣチップ４０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ４０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
【００１０】
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００１１】
トランジスタＴｒ１のコレクタは、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に昇圧コイルが、厳密に言えば、抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００１２】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードと接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００１３】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノードと接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００１４】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００１５】
以下に上述の構成のＥＬ駆動回路の動作を説明する。ＥＬを点灯する時、図示しないマイコンが信号Ｈｏｎをロ−状態からハイ状態に切り替える。この信号がＰＩＮ１を介して、ＡＮＤ１、２、３の入力の一方に各々入力される。
【００１６】
このとき、発振回路ＯＳＣが発生する高い周波数のクロック信号がフリップフロップＦＦ１を介してＡＮＤ１のもう一方の入力端子に入力されると、そのクロックに応じてトランジスタＴｒ１がスイッチング動作を行う。トランジスタＴｒ１は、スイッチング動作によって、コイルＬと抵抗Ｒ３を介して脈動電圧をダイオードＤ１、３に掛けていく。
【００１７】
一方、ＡＮＤ２、３は、フリップフロックＦＦ２からの低い周波数のクロックの出力によって、交互にハイ状態を出力し、トランジスタＴｒ２、３を交互にスイッチング動作させる。
【００１８】
まず、トランジスタＴｒ２のベ−スにＡＮＤ２からの出力がある場合には、トランジスタＴｒ２がオンし、サイリスタＳＣＲ１がオフし、ダイオ−ドＤ２を介してＰＩＮ４はＧＮＤとほぼ同電位となる。この時、トランジスタＴｒ３はオフしている。脈動電圧は、ダイオ−ドＤ３、サイリスタＳＣＲ２を介してキャパシタＣ４に電荷が溜まっていく。そして、キャパシタＣ４に生じる電圧は次第に飽和状態に近づいていく。
【００１９】
次に、フリップフロップＦＦ２からの出力が反転して、トランジスタＴｒ２がオフし、トランジスタＴｒ３がオンする。この時、サイリスタＳＣＲ２がオフし、ダイオ−ドＤ４を介してＰＩＮ５はＧＮＤとほぼ同電位となる。脈動電圧は、ダイオ−ドＤ１、サイリスタＳＣＲ１を介してキャパシタＣ４に電荷が溜まっていく。そして、キャパシタＣ４に生じる電圧は次第に飽和状態に近づいていく。
【００２０】
以上のように、キャパシタＣ４に印加する電圧の極性を交互に変えて連続的に供給することによって、ＥＬ素子５０に高い電圧を供給することができるようになっている。
【００２１】
図７は、ＥＬ駆動回路のタイミングチャートである。このタイミングチャートは、電圧―時間の関係のタイミングを表している。このタイミングチャートは、ＰＩＮ１からＩＣチップ４０に入力される信号Ｈｏｎがオンしている場合に、発振回路ＯＳＣとフリップフロップＦＦ１との出力されるクロック（ＣＬＯＣＫ）がスイッチトＨブリッジ回路に供給されると、図示しないフリップフロップＦＦ２からのクロックに応じて、ＰＩＮ５の電圧（ＥＬ１）と、ＰＩＮ４の電圧（ＥＬ２）とが交互に昇圧されてキャパシタＣ４に供給される様子を表している。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来のＥＬ駆動回路は、ＥＬ素子を消灯する場合に、ＥＬ素子のキャパシタに掛かる電圧の極性が逆転するタイミング（図７に示す時間ｘ時）に、マイコンが信号Ｈｏｎをハイ状態からロ−状態に切り替えた場合に、トランジスタ（Ｔｒ１）がオフして、逆起電圧Ｖcoil１がＰＩＮ３に発生する。このＶcoil１がトランジスタ（Ｔｒ１）の定格Ｖｃｅｓを越えると、オフしていたトランジスタ（Ｔｒ１）がオンし、電源変動等のノイズを発生してしまう問題点がある。
【００２３】
特に、ノイズは、コイルから電磁波として発生してしまうため、電磁波によってマイコンが誤動作してリセットしてしまうこともあり、マイコンの動作を不安定にする問題点がある。例えば、マイコンが時計機能を有しているような場合には、時刻がリセットされて０時０分になってしまう問題点がある。
【００２４】
ところで、発明者らは、従来のＥＬ駆動回路を解析し、上述のようにトランジスタ（Ｔｒ１）の動作によってノイズを発生させてしまうのは、トランジスタ（Ｔｒ１）のＶｃｅｓがＩＣチップの量産によるばらつきによって異なってしまうことが原因であることを究明した。
【００２５】
一般に、Ｖｃｅｓは、トランジスタのコレクタ・エミッタ間の最大電圧の特性であり、コレクタ電流Ｉｃとコレクタ・エミッタ間電圧Ｖｃｅとの間の特性曲線によって表される。
【００２６】
つまり、従来のＥＬ駆動回路では、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計よりも小さい値の場合には、上述したＥＬ素子の消灯タイミングでコイルが発生する逆起電圧が、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓを越える電圧となって、トランジスタ（Ｔｒ１）が逆起電圧によって誤動作してオンした状態となってしまい、コイル（Ｌ）からノイズを発生させてしまうことが分かった。
【００２７】
図８は、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値以上の場合のタイミングチャートである。図９は、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値よりも小さい場合のタイミングチャートである。
【００２８】
図８に示すように、定格Ｖｃｅｓが設定値以上の場合には、ＥＬ素子の消灯を指令する信号Ｈｏｎの立下ると、コイルから発生する逆起電圧の波形は一つの山型となる。
【００２９】
これに対して、定格Ｖｃｅｓが設定値よりも小さい場合には、ＥＬ素子の消灯を指令する信号Ｈｏｎの立下ると、コイルから発生する逆起電圧が０Ｖから上昇して定格Ｖｃｅｓを越えるとなだれ降伏を起こす。このため図９に示すように、ＰＩＮ３の波形が複数の鋸歯と山型となる。そしてこの鋸歯がノイズを発生しマイコンの動作を不安定にする。尚、信号Ｈｏｎに見られるスパイクノイズは、ＰＩＮ３のノイズが測定器を経由して生じたノイズである。
【００３０】
そこで、この発明は、上記に鑑みてなされたものであって、ＥＬ素子の消灯時に発生するコイルの逆起電圧を抑制して、なだれ降伏によるコイルからのノイズの発生を無くし、ひいては、ノイズによるマイコンの誤動作を防止するＥＬ駆動回路を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上述の目的を達成するために、この発明によるＥＬ駆動回路は、ＥＬ素子と、前記ＥＬ素子を点灯するための脈動電圧を発生する昇圧コイルと、基準信号を発生する発振回路と、前記発振回路で発生したクロックを少なくとも２種類の周波数のクロックに分周する分周回路と、前記分周回路で分周された前記２種類の前記クロックのうちの高い周波数のクロックにより、前記昇圧コイルに流れる電流をスイッチングする第１のスイッチング回路と、前記分周回路で分周された前記２種類のクロックのうちの低い周波数のクロックにより、前記ＥＬ素子に印加する電圧の極性を切り換える第２のスイッチング回路と、前記ＥＬ素子の点灯又は消灯させる制御信号により、前記分周回路と前記第１のスイッチング回路との接続と、前記分周回路と前記第２のスイッチング回路との接続とを同時に開閉する制御回路と、前記ＥＬ素子を消灯する際に発生する逆起電圧を第１のスイッチング回路の耐電圧よりも低くなるように抑制する抑制回路と、を有する。
これによって、ＥＬ素子の消灯時に発生する逆起電圧は、抑制回路によって第一のスイッチング回路の耐電圧よりも低くなるようになる。ＥＬ素子は、無機ＥＬ及び有機ＥＬのどちらを使用しても良い。
【００３２】
そのため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、抑制回路によってコイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００３３】
つぎの発明のＥＬ駆動回路は、前記抑制回路は抵抗とコンデンサを組合せた第１の遅延回路からなり、前記第１の遅延回路は前記制御回路の前段に設け、前記遅延回路に前記ＥＬ素子を消灯させる前記制御信号が入力されたときに、前記遅延回路の入力電圧をハイ状態からオープン状態に切り替えるものである。
【００３４】
これによって、前記ＥＬ素子の点灯及び消灯を制御する信号が、前記遅延回路によって緩和されて、前記制御回路に入力される。
【００３５】
そのため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、遅延回路によってコイルＬに発生する逆起電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００３６】
つぎの発明のＥＬ駆動回路は、前記抑制回路は、前記昇圧コイルに並列に接続される抵抗からなり、前記ＥＬ素子を消灯する際に発生する逆起電圧を抑制するものである。
【００３７】
これによって、ＥＬ素子の消灯時に、前記スイッチングトランジスタのオフ時に発生する脈動電圧を前記抵抗でジュール熱として消費することができるようになるため、前記昇圧コイルから発振する電磁波を低減することができるようになる。そのため、前記スイッチングトランジスタのオフ時に発生する電磁波によるマイコンの誤動作を防止することができるようになる。
【００３８】
またこの発明によるＥＬ駆動回路における前記抑制回路は、抵抗とコンデンサと第３のスイッチング回路を組合せた第２の遅延回路からなり、前記第２の遅延回路は、前記ＥＬ素子を消灯するときに前記第３のスイッチング回路がオンとなる。
【００３９】
これによって、前記第１のスイッチングトランジスタのベースに供給する電圧の変動を抵抗とコンデンサによって緩やかに変動させることができるようになるため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４０】
なお、前記コンデンサをスイッチングする第３のスイッチング素子を備え、前記ＥＬ素子の消灯時にスイッチング素子をオンして、第３のスイッチングトランジスタのゲ−トにかかる電圧によって電荷を充電するようにするのが好ましい。
【００４１】
またこの発明によるＥＬ駆動回路は、前記ＥＬ素子の点灯及び消灯を制御する信号を発生する信号発生回路を有し、前記信号発生回路が前記前記ＥＬ素子の点灯又は消灯させる前記制御信号を発生する。 またこの発明は、ＥＬ素子を消灯させるためにハイ状態からオープン状態の制御信号を発生させるステップと、前記制御信号が遅延回路に入力され、前記遅延回路の電圧がハイ状態から時定数にしたがって減少させるステップと、前記電圧が減少している制御回路の閾値電圧に対して所定の電圧に達したときに、前記制御回路が不規則なパルスを発生するステップと、前記不規則なパルスに応じて、第１のスイッチング素子が昇圧コイルに流れる電流をオンまたはオフすることで、昇圧コイルに蓄えられたエネルギーを放出するステップと、を有する制御方法である。
【００４２】
これによって、前記制御信号が遅延回路に入力され、前記遅延回路の電圧がハイ状態から時定数にしたがって減少し、前記遅延回路の電圧が制御回路の閾値電圧に対して所定の電圧に達し、前記制御回路が不規則なパルスを発生し、第１のスイッチング素子が昇圧コイルに流れる電流をオンまたはオフすることで、昇圧コイルに蓄えられたエネルギーを放出することができるようになる。
なお、このときの時定数は１０μｓｅｃ以上かつ１ｍｓｅｃ以下であるのが望ましい。
【００４３】
このため従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、昇圧コイルに蓄えられたエネルギーを放出するため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４４】
また、この発明は、ＥＬ素子を消灯させるためにハイ状態からロー状態の制御信号を発生させるステップと、前記制御信号が遅延回路に入力されると、前記遅延回路のスイッチがオンとなることで遅延動作が開始するステップと、前記制御信号が制御回路に入力されると、前記制御回路はロー信号を前記遅延回路に出力するステップと、前記遅延回路に前記ロー信号が入力されると、前記遅延回路の時定数にしたがって減少させた信号を出力するステップと、前記信号が第１のスイッチング回路に入力されると、前記第１のスイッチング回路が昇圧コイルの電流を前記信号に応じて減少するステップとを有する制御方法である。
【００４５】
これによって、前記スイッチングトランジスタのベースに供給する電圧の変動を抵抗とコンデンサによって緩やかに変動させることができるようになるため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４６】
また、この発明は電源と、前記電源からの電力で駆動する上記のＥＬ駆動回路と、を有する電子機器である。電子機器としては、時計、ディスプレイ、電卓、携帯電話、オーディオ、ハンドヘルド型パーソナルコンピュータ、ＰＤＡ（パーソナルデータアシスト）等である。
【００４７】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００４８】
（実施の形態１）
図１は、この発明の実施の形態１のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ１０が、ＥＬ素子の点灯及び消灯を制御する信号を発生するマイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成と同一の場合には、同一の符号を付して説明する。
【００４９】
ＩＣチップ１０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ１０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００５０】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００５１】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００５２】
また、フリップフロップＦＦ２は、フリップフロップＦＦ１が出力するクロックを１６分周した周波数の低いクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００５３】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００５４】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００５５】
ＰＩＮ６はＩＣチップ１０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ１０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コン（電解補償コンデンサ）として機能する。
【００５６】
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続された抵抗Ｒ１およびキャパシタＣ５が並列に接続し、遅延回路を構成する。抵抗Ｒ１およびキャパシタＣ５は、ＥＬ素子の消灯時には、ＰＩＮ１から入力する信号Ｈｏｎの電圧の応答を緩和する。
【００５７】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００５８】
トランジスタＴｒ１のコレクタは、ＰＩＮ３に接続されている。このＰＩＮ３電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００５９】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードとが接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００６０】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００６１】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００６２】
以下に上述の構成の実施の形態１のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。
【００６３】
なお、ＥＬライトの点灯時には、マイコン７が信号Ｈｏｎをロ−状態からハイ状態に切り替える。この信号がＰＩＮ１を介して、ＡＮＤ１、２、３の入力の一方に各々入力される。このとき、キャパシタＣ５に所定の電荷が充電される。また、ＥＬライトの点灯時の以後の動作は、特に従来の場合と相違しないため、説明を省略する。
【００６４】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からオープン状態に切り替えると、ＰＩＮ１から供給された信号Ｈｏｎの電圧を遮断するとともに、キャパシタＣ５に充電された電荷が抵抗Ｒ１を通じて放電され、信号Ｈｏｎの電圧の減少を緩やかにする。
【００６５】
図２および図３は、実施の形態１のＥＬ駆動回路のタイミングチャートである。このタイミングチャートは、電圧―時間の関係のタイミングを表している。このタイミングチャートは、ＰＩＮ１からＩＣチップ１０に入力される信号Ｈｏｎをハイ状態からオープン状態に切り替えた時の様子を表している。
【００６６】
信号Ｈｏｎの電圧は、抵抗Ｒ３とキャパシタＣ５によって小さな変動をしながら、緩やかに曲線αのように下降していく。信号Ｈｏｎの電圧がＡＮＤ１の閾値電圧付近に到達すると、ＡＮＤ１はチャタリングを起こして不規則なパルスを出力する。この不規則なパルスに応じてトランジスタＴｒ１がスイッチングを行い、コイルに蓄えられたエネルギーを放出する。この後、信号Ｈｏｎをロ−状態にするとＡＮＤ１はロ−を出力しトランジスタＴｒ１は完全にオフする。
【００６７】
そのため、従来の場合に生じていた電圧の高い逆起電圧を生じないため、コイルＬに生じる逆起電圧Ｖｃｏｉｌの変動も小さなものとなり、トランジスタＴｒ１の定格Ｖｃｅｓを越えることもなくなる。
【００６８】
したがって、ＥＬ素子の消灯時には、抵抗Ｒ１とキャパシタＣ５が、ＡＮＤ１の一方の入力にかかる電圧を時定数（τ＝Ｒ１×Ｃ５）に従って緩やかに減少させるため、ＰＩＮ１から入力する信号Ｈｏｎの電圧の応答が緩和する。ＡＮＤ１はチャタリングを起こして不規則なパルスを出力し、このパルスに応じてトランジスタＴｒ１がスイッチングを行い、コイルに蓄えられたエネルギーを放出する。
【００６９】
そのため、上記実施の形態１によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い逆起電圧の発生を抑え、ＰＩＮ３の電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
尚、図２および図３の例では時定数τは約４０μｓｅｃであるが、実験によると時定数の下限値は１μｓｅｃである。但し、半導体プロセスのばらつきや、個体差、動作温度範囲、電池電圧変動範囲等を考慮すると、時定数τの下限値は１０μｓｅｃ以上が望ましい。また、時定数τの上限値に関しては、信号Ｈｏｎが緩和している期間の貫通電流や、外来からの静電気ノイズによる動作動等を考慮すると１ｍｓｅｃ以下であれば十分である。
【００７０】
（実施の形態２）
図４は、この発明の実施の形態２のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ２０が、マイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成または実施の形態１と同一の場合には、同一の符号を付して説明する。
【００７１】
ＩＣチップ２０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ２０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００７２】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００７３】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００７４】
また、フリップフロップＦＦ２は、ＡＮＤ１の入力端子に入力される高い周波数のクロックよりも低い周波数のクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００７５】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００７６】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００７７】
ＰＩＮ６はＩＣチップ２０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ２０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。
【００７８】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力端子は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００７９】
トランジスタＴｒ１のコレクタ側は、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続され、抵抗Ｒ４が並列に接続されている。即ち、抵抗Ｒ４は、直列に接続されたコイルＬと抵抗Ｒ３との両端に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００８０】
抵抗Ｒ４は、ＥＬ素子の消灯時に、コイルＬと抵抗Ｒ３とで閉回路を形成し、コイルＬの脈動電圧を前記抵抗Ｒ４及びＲ３でジュール熱として消費することができるようになるため、前記コイルＬから発生する電磁波を低減することができるようになる。
【００８１】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードと接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００８２】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００８３】
トランジスタＴｒ１、２、３のエミッタ側は、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００８４】
以下に上述の構成の実施の形態２のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。なお、ＥＬライトの点灯時の動作は、従来と同様であるため、説明を省略する。
【００８５】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からロ−状態に切り替えると、トランジスタＴｒ１がオフし、抵抗Ｒ４が、コイルＬと抵抗Ｒ３とで閉回路を形成し、コイルＬの脈動電圧を前記抵抗Ｒ４、３でジュール熱として消費することができるようになる。そのため、前記コイルＬから発生する電磁波を低減することができるようになる。
【００８６】
したがって、上記実施の形態２によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬの発生する逆起電圧のエネルギーを吸収することができるため、マイコンの誤動作を防止することができるようになる。
【００８７】
（実施の形態３）
図５は、この発明の実施の形態３のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ３０が、マイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成または実施の形態１、２と同一の場合には、同一の符号を付して説明する。
【００８８】
ＩＣチップ３０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ３０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００８９】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００９０】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００９１】
また、フリップフロップＦＦ２は、ＡＮＤ１の入力端子に入力される高い周波数のクロックよりも低い周波数のクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００９２】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００９３】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００９４】
ＰＩＮ６はＩＣチップ３０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ３０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。
【００９５】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。さらに、このベースには、キャパシタＣ５の一方の電極が接続してある。このキャパシタＣ５の他方の電極は、ＭＯＳ型のトランジスタＴｒ４のドレインに接続されている。また、トランジスタＴｒ４のゲート端子は、ＡＮＤ１、２、３の入力とＰＩＮ１とを結ぶ配線と接続している。トランジスタＴｒ４のソ−スは電源端子Ｖｄｄ（ＰＩＮ６）と接続されている。
【００９６】
また、ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００９７】
トランジスタＴｒ１のコレクタ側は、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００９８】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードとが接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００９９】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【０１００】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【０１０１】
以下に上述の構成の実施の形態３のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。なお、ＥＬライトの点灯時の動作は、従来と同様であるため、説明を省略する。但し、トランジスタＴｒ４は、ゲ−トに電圧が印加されてオフとなっている。このためＥＬライト５０の点灯時、キャパシタＣ６は電気的には何も機能しない。
【０１０２】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からロ−状態に変化すると、トランジスタＴｒ４のゲート電圧がＨからＬになるため、トランジスタＴｒ４がオンする。更にＡＮＤ１の出力がロ−となり、キャパシタＣ６に充電電流が流れる。すると、トランジスタＴｒ１のベースに掛かる電圧降下が、緩やかになり、コレクタ電流、即ちコイルＬに流れる電流の変化が小さくなる。
【０１０３】
そのため、上記実施の形態３によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【０１０４】
なお、上記各実施の形態で説明した各トランジスタは、ｎｐｎ型、ｐｎｐ型などの種類かかわらず、同一のスイッチング動作を行えるものであればよい。また、上記各実施の形態では、ＥＬ素子がＥＬ素子である場合について説明したが、ＥＬ素子は素子に限らず、文字や画像などを表示するＥＬディスプレイにも適用することができる。
【０１０５】
【発明の効果】
以上説明したように、この発明のによれば、ＥＬ素子の消灯時に急峻な電圧変動によって発生するコイルの逆起電圧を抑制して、コイルからのノイズの発生を無くし、ひいては、ノイズによるマイコンの誤動作を防止するＥＬ駆動回路を提供することができる効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１のＥＬ駆動回路の回路図である。
【図２】この発明の実施の形態１のＥＬ駆動回路のタイミングチャートである。
【図３】この発明の実施の形態１のＥＬ駆動回路のタイミングチャートである。
【図４】この発明の実施の形態２のＥＬ駆動回路の回路図である。
【図５】この発明の実施の形態３のＥＬ駆動回路の回路図である。
【図６】従来のＥＬ駆動回路の回路図である。
【図７】ＥＬ駆動回路のタイミングチャートである。
【図８】トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値以上の場合のタイミングチャートである。
【図９】トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値よりも小さい場合のタイミングチャートである。
【符号の説明】
Ｒ１〜４ 抵抗
Ｃ１〜６ キャパシタ
Ｔｒ１〜４ トランジスタ
Ｌ コイル
ＳＣＲ１、２ サイリスタ
７ マイコン
１０〜４０ ＩＣチップ
５０ ＥＬ素子
【発明の属する技術分野】
この発明は、ＥＬ駆動回路、制御方法および電子機器に関し、さらに詳しくは、エレクトロルミネッセンス素子を有するものに関する。
【０００２】
【従来の技術】
図６は、従来のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ４０が、図示しないマイコンからの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている（ＵＳＵＳ４、５２７、０９６参照）。
【０００３】
ＩＣチップ４０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ４０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【０００４】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【０００５】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【０００６】
また、フリップフロップＦＦ２は、フリップフロップＦＦ１が出力するクロックを１６分周した周波数の低いクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【０００７】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【０００８】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、図示しないマイコンからの制御信号Ｈｏｎが接続されている。
【０００９】
ＰＩＮ６はＩＣチップ４０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ４０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
【００１０】
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００１１】
トランジスタＴｒ１のコレクタは、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に昇圧コイルが、厳密に言えば、抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００１２】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードと接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００１３】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノードと接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００１４】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００１５】
以下に上述の構成のＥＬ駆動回路の動作を説明する。ＥＬを点灯する時、図示しないマイコンが信号Ｈｏｎをロ−状態からハイ状態に切り替える。この信号がＰＩＮ１を介して、ＡＮＤ１、２、３の入力の一方に各々入力される。
【００１６】
このとき、発振回路ＯＳＣが発生する高い周波数のクロック信号がフリップフロップＦＦ１を介してＡＮＤ１のもう一方の入力端子に入力されると、そのクロックに応じてトランジスタＴｒ１がスイッチング動作を行う。トランジスタＴｒ１は、スイッチング動作によって、コイルＬと抵抗Ｒ３を介して脈動電圧をダイオードＤ１、３に掛けていく。
【００１７】
一方、ＡＮＤ２、３は、フリップフロックＦＦ２からの低い周波数のクロックの出力によって、交互にハイ状態を出力し、トランジスタＴｒ２、３を交互にスイッチング動作させる。
【００１８】
まず、トランジスタＴｒ２のベ−スにＡＮＤ２からの出力がある場合には、トランジスタＴｒ２がオンし、サイリスタＳＣＲ１がオフし、ダイオ−ドＤ２を介してＰＩＮ４はＧＮＤとほぼ同電位となる。この時、トランジスタＴｒ３はオフしている。脈動電圧は、ダイオ−ドＤ３、サイリスタＳＣＲ２を介してキャパシタＣ４に電荷が溜まっていく。そして、キャパシタＣ４に生じる電圧は次第に飽和状態に近づいていく。
【００１９】
次に、フリップフロップＦＦ２からの出力が反転して、トランジスタＴｒ２がオフし、トランジスタＴｒ３がオンする。この時、サイリスタＳＣＲ２がオフし、ダイオ−ドＤ４を介してＰＩＮ５はＧＮＤとほぼ同電位となる。脈動電圧は、ダイオ−ドＤ１、サイリスタＳＣＲ１を介してキャパシタＣ４に電荷が溜まっていく。そして、キャパシタＣ４に生じる電圧は次第に飽和状態に近づいていく。
【００２０】
以上のように、キャパシタＣ４に印加する電圧の極性を交互に変えて連続的に供給することによって、ＥＬ素子５０に高い電圧を供給することができるようになっている。
【００２１】
図７は、ＥＬ駆動回路のタイミングチャートである。このタイミングチャートは、電圧―時間の関係のタイミングを表している。このタイミングチャートは、ＰＩＮ１からＩＣチップ４０に入力される信号Ｈｏｎがオンしている場合に、発振回路ＯＳＣとフリップフロップＦＦ１との出力されるクロック（ＣＬＯＣＫ）がスイッチトＨブリッジ回路に供給されると、図示しないフリップフロップＦＦ２からのクロックに応じて、ＰＩＮ５の電圧（ＥＬ１）と、ＰＩＮ４の電圧（ＥＬ２）とが交互に昇圧されてキャパシタＣ４に供給される様子を表している。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来のＥＬ駆動回路は、ＥＬ素子を消灯する場合に、ＥＬ素子のキャパシタに掛かる電圧の極性が逆転するタイミング（図７に示す時間ｘ時）に、マイコンが信号Ｈｏｎをハイ状態からロ−状態に切り替えた場合に、トランジスタ（Ｔｒ１）がオフして、逆起電圧Ｖcoil１がＰＩＮ３に発生する。このＶcoil１がトランジスタ（Ｔｒ１）の定格Ｖｃｅｓを越えると、オフしていたトランジスタ（Ｔｒ１）がオンし、電源変動等のノイズを発生してしまう問題点がある。
【００２３】
特に、ノイズは、コイルから電磁波として発生してしまうため、電磁波によってマイコンが誤動作してリセットしてしまうこともあり、マイコンの動作を不安定にする問題点がある。例えば、マイコンが時計機能を有しているような場合には、時刻がリセットされて０時０分になってしまう問題点がある。
【００２４】
ところで、発明者らは、従来のＥＬ駆動回路を解析し、上述のようにトランジスタ（Ｔｒ１）の動作によってノイズを発生させてしまうのは、トランジスタ（Ｔｒ１）のＶｃｅｓがＩＣチップの量産によるばらつきによって異なってしまうことが原因であることを究明した。
【００２５】
一般に、Ｖｃｅｓは、トランジスタのコレクタ・エミッタ間の最大電圧の特性であり、コレクタ電流Ｉｃとコレクタ・エミッタ間電圧Ｖｃｅとの間の特性曲線によって表される。
【００２６】
つまり、従来のＥＬ駆動回路では、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計よりも小さい値の場合には、上述したＥＬ素子の消灯タイミングでコイルが発生する逆起電圧が、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓを越える電圧となって、トランジスタ（Ｔｒ１）が逆起電圧によって誤動作してオンした状態となってしまい、コイル（Ｌ）からノイズを発生させてしまうことが分かった。
【００２７】
図８は、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値以上の場合のタイミングチャートである。図９は、トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値よりも小さい場合のタイミングチャートである。
【００２８】
図８に示すように、定格Ｖｃｅｓが設定値以上の場合には、ＥＬ素子の消灯を指令する信号Ｈｏｎの立下ると、コイルから発生する逆起電圧の波形は一つの山型となる。
【００２９】
これに対して、定格Ｖｃｅｓが設定値よりも小さい場合には、ＥＬ素子の消灯を指令する信号Ｈｏｎの立下ると、コイルから発生する逆起電圧が０Ｖから上昇して定格Ｖｃｅｓを越えるとなだれ降伏を起こす。このため図９に示すように、ＰＩＮ３の波形が複数の鋸歯と山型となる。そしてこの鋸歯がノイズを発生しマイコンの動作を不安定にする。尚、信号Ｈｏｎに見られるスパイクノイズは、ＰＩＮ３のノイズが測定器を経由して生じたノイズである。
【００３０】
そこで、この発明は、上記に鑑みてなされたものであって、ＥＬ素子の消灯時に発生するコイルの逆起電圧を抑制して、なだれ降伏によるコイルからのノイズの発生を無くし、ひいては、ノイズによるマイコンの誤動作を防止するＥＬ駆動回路を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上述の目的を達成するために、この発明によるＥＬ駆動回路は、ＥＬ素子と、前記ＥＬ素子を点灯するための脈動電圧を発生する昇圧コイルと、基準信号を発生する発振回路と、前記発振回路で発生したクロックを少なくとも２種類の周波数のクロックに分周する分周回路と、前記分周回路で分周された前記２種類の前記クロックのうちの高い周波数のクロックにより、前記昇圧コイルに流れる電流をスイッチングする第１のスイッチング回路と、前記分周回路で分周された前記２種類のクロックのうちの低い周波数のクロックにより、前記ＥＬ素子に印加する電圧の極性を切り換える第２のスイッチング回路と、前記ＥＬ素子の点灯又は消灯させる制御信号により、前記分周回路と前記第１のスイッチング回路との接続と、前記分周回路と前記第２のスイッチング回路との接続とを同時に開閉する制御回路と、前記ＥＬ素子を消灯する際に発生する逆起電圧を第１のスイッチング回路の耐電圧よりも低くなるように抑制する抑制回路と、を有する。
これによって、ＥＬ素子の消灯時に発生する逆起電圧は、抑制回路によって第一のスイッチング回路の耐電圧よりも低くなるようになる。ＥＬ素子は、無機ＥＬ及び有機ＥＬのどちらを使用しても良い。
【００３２】
そのため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、抑制回路によってコイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００３３】
つぎの発明のＥＬ駆動回路は、前記抑制回路は抵抗とコンデンサを組合せた第１の遅延回路からなり、前記第１の遅延回路は前記制御回路の前段に設け、前記遅延回路に前記ＥＬ素子を消灯させる前記制御信号が入力されたときに、前記遅延回路の入力電圧をハイ状態からオープン状態に切り替えるものである。
【００３４】
これによって、前記ＥＬ素子の点灯及び消灯を制御する信号が、前記遅延回路によって緩和されて、前記制御回路に入力される。
【００３５】
そのため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、遅延回路によってコイルＬに発生する逆起電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００３６】
つぎの発明のＥＬ駆動回路は、前記抑制回路は、前記昇圧コイルに並列に接続される抵抗からなり、前記ＥＬ素子を消灯する際に発生する逆起電圧を抑制するものである。
【００３７】
これによって、ＥＬ素子の消灯時に、前記スイッチングトランジスタのオフ時に発生する脈動電圧を前記抵抗でジュール熱として消費することができるようになるため、前記昇圧コイルから発振する電磁波を低減することができるようになる。そのため、前記スイッチングトランジスタのオフ時に発生する電磁波によるマイコンの誤動作を防止することができるようになる。
【００３８】
またこの発明によるＥＬ駆動回路における前記抑制回路は、抵抗とコンデンサと第３のスイッチング回路を組合せた第２の遅延回路からなり、前記第２の遅延回路は、前記ＥＬ素子を消灯するときに前記第３のスイッチング回路がオンとなる。
【００３９】
これによって、前記第１のスイッチングトランジスタのベースに供給する電圧の変動を抵抗とコンデンサによって緩やかに変動させることができるようになるため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４０】
なお、前記コンデンサをスイッチングする第３のスイッチング素子を備え、前記ＥＬ素子の消灯時にスイッチング素子をオンして、第３のスイッチングトランジスタのゲ−トにかかる電圧によって電荷を充電するようにするのが好ましい。
【００４１】
またこの発明によるＥＬ駆動回路は、前記ＥＬ素子の点灯及び消灯を制御する信号を発生する信号発生回路を有し、前記信号発生回路が前記前記ＥＬ素子の点灯又は消灯させる前記制御信号を発生する。 またこの発明は、ＥＬ素子を消灯させるためにハイ状態からオープン状態の制御信号を発生させるステップと、前記制御信号が遅延回路に入力され、前記遅延回路の電圧がハイ状態から時定数にしたがって減少させるステップと、前記電圧が減少している制御回路の閾値電圧に対して所定の電圧に達したときに、前記制御回路が不規則なパルスを発生するステップと、前記不規則なパルスに応じて、第１のスイッチング素子が昇圧コイルに流れる電流をオンまたはオフすることで、昇圧コイルに蓄えられたエネルギーを放出するステップと、を有する制御方法である。
【００４２】
これによって、前記制御信号が遅延回路に入力され、前記遅延回路の電圧がハイ状態から時定数にしたがって減少し、前記遅延回路の電圧が制御回路の閾値電圧に対して所定の電圧に達し、前記制御回路が不規則なパルスを発生し、第１のスイッチング素子が昇圧コイルに流れる電流をオンまたはオフすることで、昇圧コイルに蓄えられたエネルギーを放出することができるようになる。
なお、このときの時定数は１０μｓｅｃ以上かつ１ｍｓｅｃ以下であるのが望ましい。
【００４３】
このため従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、昇圧コイルに蓄えられたエネルギーを放出するため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４４】
また、この発明は、ＥＬ素子を消灯させるためにハイ状態からロー状態の制御信号を発生させるステップと、前記制御信号が遅延回路に入力されると、前記遅延回路のスイッチがオンとなることで遅延動作が開始するステップと、前記制御信号が制御回路に入力されると、前記制御回路はロー信号を前記遅延回路に出力するステップと、前記遅延回路に前記ロー信号が入力されると、前記遅延回路の時定数にしたがって減少させた信号を出力するステップと、前記信号が第１のスイッチング回路に入力されると、前記第１のスイッチング回路が昇圧コイルの電流を前記信号に応じて減少するステップとを有する制御方法である。
【００４５】
これによって、前記スイッチングトランジスタのベースに供給する電圧の変動を抵抗とコンデンサによって緩やかに変動させることができるようになるため、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【００４６】
また、この発明は電源と、前記電源からの電力で駆動する上記のＥＬ駆動回路と、を有する電子機器である。電子機器としては、時計、ディスプレイ、電卓、携帯電話、オーディオ、ハンドヘルド型パーソナルコンピュータ、ＰＤＡ（パーソナルデータアシスト）等である。
【００４７】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００４８】
（実施の形態１）
図１は、この発明の実施の形態１のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ１０が、ＥＬ素子の点灯及び消灯を制御する信号を発生するマイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成と同一の場合には、同一の符号を付して説明する。
【００４９】
ＩＣチップ１０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ１０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００５０】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００５１】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００５２】
また、フリップフロップＦＦ２は、フリップフロップＦＦ１が出力するクロックを１６分周した周波数の低いクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００５３】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００５４】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００５５】
ＰＩＮ６はＩＣチップ１０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ１０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コン（電解補償コンデンサ）として機能する。
【００５６】
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続された抵抗Ｒ１およびキャパシタＣ５が並列に接続し、遅延回路を構成する。抵抗Ｒ１およびキャパシタＣ５は、ＥＬ素子の消灯時には、ＰＩＮ１から入力する信号Ｈｏｎの電圧の応答を緩和する。
【００５７】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００５８】
トランジスタＴｒ１のコレクタは、ＰＩＮ３に接続されている。このＰＩＮ３電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００５９】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードとが接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００６０】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００６１】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００６２】
以下に上述の構成の実施の形態１のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。
【００６３】
なお、ＥＬライトの点灯時には、マイコン７が信号Ｈｏｎをロ−状態からハイ状態に切り替える。この信号がＰＩＮ１を介して、ＡＮＤ１、２、３の入力の一方に各々入力される。このとき、キャパシタＣ５に所定の電荷が充電される。また、ＥＬライトの点灯時の以後の動作は、特に従来の場合と相違しないため、説明を省略する。
【００６４】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からオープン状態に切り替えると、ＰＩＮ１から供給された信号Ｈｏｎの電圧を遮断するとともに、キャパシタＣ５に充電された電荷が抵抗Ｒ１を通じて放電され、信号Ｈｏｎの電圧の減少を緩やかにする。
【００６５】
図２および図３は、実施の形態１のＥＬ駆動回路のタイミングチャートである。このタイミングチャートは、電圧―時間の関係のタイミングを表している。このタイミングチャートは、ＰＩＮ１からＩＣチップ１０に入力される信号Ｈｏｎをハイ状態からオープン状態に切り替えた時の様子を表している。
【００６６】
信号Ｈｏｎの電圧は、抵抗Ｒ３とキャパシタＣ５によって小さな変動をしながら、緩やかに曲線αのように下降していく。信号Ｈｏｎの電圧がＡＮＤ１の閾値電圧付近に到達すると、ＡＮＤ１はチャタリングを起こして不規則なパルスを出力する。この不規則なパルスに応じてトランジスタＴｒ１がスイッチングを行い、コイルに蓄えられたエネルギーを放出する。この後、信号Ｈｏｎをロ−状態にするとＡＮＤ１はロ−を出力しトランジスタＴｒ１は完全にオフする。
【００６７】
そのため、従来の場合に生じていた電圧の高い逆起電圧を生じないため、コイルＬに生じる逆起電圧Ｖｃｏｉｌの変動も小さなものとなり、トランジスタＴｒ１の定格Ｖｃｅｓを越えることもなくなる。
【００６８】
したがって、ＥＬ素子の消灯時には、抵抗Ｒ１とキャパシタＣ５が、ＡＮＤ１の一方の入力にかかる電圧を時定数（τ＝Ｒ１×Ｃ５）に従って緩やかに減少させるため、ＰＩＮ１から入力する信号Ｈｏｎの電圧の応答が緩和する。ＡＮＤ１はチャタリングを起こして不規則なパルスを出力し、このパルスに応じてトランジスタＴｒ１がスイッチングを行い、コイルに蓄えられたエネルギーを放出する。
【００６９】
そのため、上記実施の形態１によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い逆起電圧の発生を抑え、ＰＩＮ３の電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
尚、図２および図３の例では時定数τは約４０μｓｅｃであるが、実験によると時定数の下限値は１μｓｅｃである。但し、半導体プロセスのばらつきや、個体差、動作温度範囲、電池電圧変動範囲等を考慮すると、時定数τの下限値は１０μｓｅｃ以上が望ましい。また、時定数τの上限値に関しては、信号Ｈｏｎが緩和している期間の貫通電流や、外来からの静電気ノイズによる動作動等を考慮すると１ｍｓｅｃ以下であれば十分である。
【００７０】
（実施の形態２）
図４は、この発明の実施の形態２のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ２０が、マイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成または実施の形態１と同一の場合には、同一の符号を付して説明する。
【００７１】
ＩＣチップ２０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ２０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００７２】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００７３】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００７４】
また、フリップフロップＦＦ２は、ＡＮＤ１の入力端子に入力される高い周波数のクロックよりも低い周波数のクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００７５】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００７６】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００７７】
ＰＩＮ６はＩＣチップ２０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ２０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。
【００７８】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。ＡＮＤ２の出力端子は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００７９】
トランジスタＴｒ１のコレクタ側は、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続され、抵抗Ｒ４が並列に接続されている。即ち、抵抗Ｒ４は、直列に接続されたコイルＬと抵抗Ｒ３との両端に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００８０】
抵抗Ｒ４は、ＥＬ素子の消灯時に、コイルＬと抵抗Ｒ３とで閉回路を形成し、コイルＬの脈動電圧を前記抵抗Ｒ４及びＲ３でジュール熱として消費することができるようになるため、前記コイルＬから発生する電磁波を低減することができるようになる。
【００８１】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードと接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００８２】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【００８３】
トランジスタＴｒ１、２、３のエミッタ側は、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【００８４】
以下に上述の構成の実施の形態２のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。なお、ＥＬライトの点灯時の動作は、従来と同様であるため、説明を省略する。
【００８５】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からロ−状態に切り替えると、トランジスタＴｒ１がオフし、抵抗Ｒ４が、コイルＬと抵抗Ｒ３とで閉回路を形成し、コイルＬの脈動電圧を前記抵抗Ｒ４、３でジュール熱として消費することができるようになる。そのため、前記コイルＬから発生する電磁波を低減することができるようになる。
【００８６】
したがって、上記実施の形態２によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬの発生する逆起電圧のエネルギーを吸収することができるため、マイコンの誤動作を防止することができるようになる。
【００８７】
（実施の形態３）
図５は、この発明の実施の形態３のＥＬ駆動回路の回路図である。このＥＬ駆動回路は、ＩＣチップ３０が、マイコン７からの制御信号Ｈｏｎによって、コイルＬおよび抵抗Ｒ３を介して供給される電圧をＥＬ素子５０に与えて駆動するようになっている。なお、以下の説明において、従来の構成または実施の形態１、２と同一の場合には、同一の符号を付して説明する。
【００８８】
ＩＣチップ３０の内部には、発振回路ＯＳＣと、分周回路としてのフリップフロップＦＦ１、ＦＦ２と、スイッチトＨブリッジ回路とを主な回路として形成されている。また、ＩＣチップ３０には、各回路に接続するＰＩＮ１乃至８の端子（ＰＡＤ）を設けている。
【００８９】
発振回路ＯＳＣは、ＰＩＮ７、８を介してキャパシタＣ３に接続され、内部でフリップフロップＦＦ１に接続している。発振回路ＯＳＣは、高い周波数のクロックを発生し、そのクロックをフリップフロップＦＦ１に出力する。
【００９０】
フリップフロップＦＦ１は、その出力を、フリップフロップＦＦ２と、後述するアンド回路１（以下「ＡＮＤ１」という。）の一方の入力端子に出力する。
【００９１】
また、フリップフロップＦＦ２は、ＡＮＤ１の入力端子に入力される高い周波数のクロックよりも低い周波数のクロックを発生する。フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、後述するアンド回路２（以下「ＡＮＤ２」という。）の一方の入力端子と、後述するアンド回路３（以下「ＡＮＤ３」という。）の一方の入力端子に出力する。
【００９２】
スイッチトＨブリッジ回路は、ＡＮＤ１、２、３と、トランジスタＴｒ１、２、３と、ダイオード１乃至４と、サイリスタＳＣＲ１、２とを主な素子として後述するように接続して構成される。
【００９３】
ＡＮＤ１、２、３の他方の入力端子は、それぞれＰＩＮ１に接続している。ＰＩＮ１には、マイコン７からの制御信号Ｈｏｎが接続されている。
【００９４】
ＰＩＮ６はＩＣチップ３０の電源端子Ｖｄｄであり、電池等の電源の正極Ｖｄｄと接続される。また、ＰＩＮ２はＩＣチップ３０の電源端子ＧＮＤであり、電池等の電源の負極ＧＮＤと接続される。更にＰＩＮ２、６は各々ＩＣ内部回路のＶｄｄとＧＮＤと接続され電源を供給する。なお、キャパシタＣ２はＩＣの外部にＰＩＮ２、６と接続され電補コンとして機能する。
また、ＡＮＤ１、２、３の他方の入力と、ＰＩＮ１とを結ぶ配線には、ＧＮＤに接続されたプルダウン抵抗Ｒ１が接続してある。
【００９５】
一方、ＡＮＤ１の出力は、並列に接続されたキャパシタＣ１と抵抗Ｒ２とを介してトランジスタＴｒ１のベースに接続されている。さらに、このベースには、キャパシタＣ５の一方の電極が接続してある。このキャパシタＣ５の他方の電極は、ＭＯＳ型のトランジスタＴｒ４のドレインに接続されている。また、トランジスタＴｒ４のゲート端子は、ＡＮＤ１、２、３の入力とＰＩＮ１とを結ぶ配線と接続している。トランジスタＴｒ４のソ−スは電源端子Ｖｄｄ（ＰＩＮ６）と接続されている。
【００９６】
また、ＡＮＤ２の出力は、トランジスタＴｒ２のベースに接続され、ＡＮＤ３の出力は、トランジスタＴｒ３のベースに接続されている。
【００９７】
トランジスタＴｒ１のコレクタ側は、ＰＩＮ３に接続されている。このＰＩＮ３と電源の正極Ｖｄｄとの間には、ＩＣの外部に抵抗Ｒ３とコイルＬが直列に接続されている。トランジスタＴｒ１とＰＩＮ３とを結ぶ配線には、ダイオードＤ１、３のアノードが接続されている。
【００９８】
ダイオードＤ１のカソードは、サイリスタＳＣＲ１のアノードとが接続されている。サイリスタＳＣＲ１のゲートは、トランジスタＴｒ２のコレクタと接続されている。サイリスタＳＣＲ１のカソードは、ＰＩＮ４およびダイオードＤ２のアノードと接続されている。ダイオードＤ２のカソードは、サイリスタＳＣＲ１のゲートと同様にトランジスタＴｒ２のコレクタと接続されている。
【００９９】
ダイオードＤ３のカソードは、サイリスタＳＣＲ２のアノードと接続されている。サイリスタＳＣＲ２のゲートは、トランジスタＴｒ３のコレクタ側に接続されている。サイリスタＳＣＲ２のカソードは、ＰＩＮ５およびダイオードＤ４のアノード端子と接続されている。ダイオードＤ４のカソードは、サイリスタＳＣＲ２のゲートと同様にトランジスタＴｒ３のコレクタと接続されている。
【０１００】
トランジスタＴｒ１、２、３のエミッタは、それぞれＧＮＤに接続されている。また、ＰＩＮ４とＰＩＮ５は、ＥＬ素子５０の等価回路であるキャパシタＣ４に接続されている。
【０１０１】
以下に上述の構成の実施の形態３のＥＬ駆動回路のＥＬライトの消灯時の動作を説明する。なお、ＥＬライトの点灯時の動作は、従来と同様であるため、説明を省略する。但し、トランジスタＴｒ４は、ゲ−トに電圧が印加されてオフとなっている。このためＥＬライト５０の点灯時、キャパシタＣ６は電気的には何も機能しない。
【０１０２】
ＥＬライトが点灯しているときに、マイコン７が、信号Ｈｏｎをハイ状態からロ−状態に変化すると、トランジスタＴｒ４のゲート電圧がＨからＬになるため、トランジスタＴｒ４がオンする。更にＡＮＤ１の出力がロ−となり、キャパシタＣ６に充電電流が流れる。すると、トランジスタＴｒ１のベースに掛かる電圧降下が、緩やかになり、コレクタ電流、即ちコイルＬに流れる電流の変化が小さくなる。
【０１０３】
そのため、上記実施の形態３によれば、従来のように消灯時に発生した定格Ｖｃｅｓよりも高い電圧の発生する時間帯でも、コイルＬに流れる電流の変化が小さくなるため、コイルＬの電圧を定格Ｖｃｅｓよりも小さくおさえることができるようになる。その結果、マイコンの誤動作を防止することができるようになる。
【０１０４】
なお、上記各実施の形態で説明した各トランジスタは、ｎｐｎ型、ｐｎｐ型などの種類かかわらず、同一のスイッチング動作を行えるものであればよい。また、上記各実施の形態では、ＥＬ素子がＥＬ素子である場合について説明したが、ＥＬ素子は素子に限らず、文字や画像などを表示するＥＬディスプレイにも適用することができる。
【０１０５】
【発明の効果】
以上説明したように、この発明のによれば、ＥＬ素子の消灯時に急峻な電圧変動によって発生するコイルの逆起電圧を抑制して、コイルからのノイズの発生を無くし、ひいては、ノイズによるマイコンの誤動作を防止するＥＬ駆動回路を提供することができる効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１のＥＬ駆動回路の回路図である。
【図２】この発明の実施の形態１のＥＬ駆動回路のタイミングチャートである。
【図３】この発明の実施の形態１のＥＬ駆動回路のタイミングチャートである。
【図４】この発明の実施の形態２のＥＬ駆動回路の回路図である。
【図５】この発明の実施の形態３のＥＬ駆動回路の回路図である。
【図６】従来のＥＬ駆動回路の回路図である。
【図７】ＥＬ駆動回路のタイミングチャートである。
【図８】トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値以上の場合のタイミングチャートである。
【図９】トランジスタ（Ｔｒ１）の定格Ｖｃｅｓが設計値よりも小さい場合のタイミングチャートである。
【符号の説明】
Ｒ１〜４ 抵抗
Ｃ１〜６ キャパシタ
Ｔｒ１〜４ トランジスタ
Ｌ コイル
ＳＣＲ１、２ サイリスタ
７ マイコン
１０〜４０ ＩＣチップ
５０ ＥＬ素子
Claims (9)
- エレクロルミネセンス（以下「ＥＬ」という）素子と、
前記ＥＬ素子を点灯するための脈動電圧を発生する昇圧コイルと、
基準信号を発生する発振回路と、
前記発振回路で発生したクロックを少なくとも２種類の周波数のクロックに分周する分周回路と、
前記分周回路で分周された前記２種類の前記クロックのうちの高い周波数のクロックにより、前記昇圧コイルに流れる電流をスイッチングする第１のスイッチング回路と、
前記分周回路で分周された前記２種類のクロックのうちの低い周波数のクロックにより、前記ＥＬ素子に印加する電圧の極性を切り換える第２のスイッチング回路と、
前記ＥＬ素子の点灯及び消灯させる制御信号により、前記分周回路と前記第１のスイッチング回路との接続と、前記分周回路と前記第２のスイッチング回路との接続とを同時に開閉する制御回路と、
前記ＥＬ素子を消灯する際に発生する逆起電圧を第１のスイッチング回路の耐電圧よりも低くなるように、不規則なパルスに応じて前記第１のスイッチング回路をスイッチングさせて、抑制する抑制回路と、を有するＥＬ駆動回路。 - 前記抑制回路は抵抗とコンデンサを組合せた第１の遅延回路からなり、
前記第１の遅延回路は前記制御回路の前段に設け、前記遅延回路に前記ＥＬ素子を消灯させる前記制御信号が入力されたときに、前記遅延回路の入力電圧をハイ状態からオープン状態に切り替える請求項１記載のＥＬ駆動回路。 - 前記抑制回路は、前記昇圧コイルに並列に接続される抵抗からなり、前記ＥＬ素子を消灯する際に発生する逆起電圧を抑制する請求項１記載のＥＬ駆動回路。
- 前記抑制回路は、抵抗とコンデンサと第３のスイッチング回路を組合せた第２の遅延回路からなり、前記第２の遅延回路は、前記ＥＬ素子を消灯するときに前記第３のスイッチング回路がオンとなる請求項１記載のＥＬ駆動回路。
- 前記ＥＬ素子の点灯及び消灯を制御する信号を発生する信号発生回路を有し、
前記信号発生回路が前記前記ＥＬ素子の点灯又は消灯させる前記制御信号を発生する請求項１乃至４のいずれかに記載のＥＬ駆動回路。 - エレクロルミネセンス（以下「ＥＬ」という）素子と、
前記ＥＬ素子を点灯するための脈動電圧を発生する昇圧コイルと、
基準信号を発生する発振回路と、
前記発振回路で発生したクロックを少なくとも２種類の周波数のクロックに分周する分周回路と、
前記分周回路で分周された前記２種類の前記クロックのうちの高い周波数のクロックにより、前記昇圧コイルに流れる電流をスイッチングする第１のスイッチング回路と、
前記分周回路で分周された前記２種類のクロックのうちの低い周波数のクロックにより、前記ＥＬ素子に印加する電圧の極性を切り換える第２のスイッチング回路と、
前記ＥＬ素子の点灯及び消灯させる制御信号により、前記分周回路と前記第１のスイッチング回路との接続と、前記分周回路と前記第２のスイッチング回路との接続とを同時に開閉する制御回路と、
前記ＥＬ素子を消灯する際に発生する逆起電圧を第１のスイッチング回路の耐電圧よりも低くなるように抑制する抑制回路と、を有するＥＬ駆動回路で、
ＥＬ素子の点灯及び消灯を制御する信号を発生する信号発生回路により、ＥＬ素子を消灯させるためにハイ状態からオープン状態の制御信号を発生させるステップと、
抵抗とコンデンサを組合せて構成される遅延回路により、前記制御信号の電圧をハイ状態から時定数にしたがって減少させるステップと、
第１のスイッチング回路を制御する制御回路の閾値電圧に対して、前記遅延回路が減少させた信号の電圧が所定の電圧に達したときに、前記制御回路が不規則なパルスを発生するステップと、
前記不規則なパルスに応じて、第１のスイッチング回路が昇圧コイルに流れる電流をオンまたはオフすることで、昇圧コイルに蓄えられたエネルギーを放出するステップと、を有するＥＬ駆動回路の制御方法。 - エレクロルミネセンス（以下「ＥＬ」という）素子と、
前記ＥＬ素子を点灯するための脈動電圧を発生する昇圧コイルと、
基準信号を発生する発振回路と、
前記発振回路で発生したクロックを少なくとも２種類の周波数のクロックに分周する分周回路と、
前記分周回路で分周された前記２種類の前記クロックのうちの高い周波数のクロックにより、前記昇圧コイルに流れる電流をスイッチングする第１のスイッチング回路と、
前記分周回路で分周された前記２種類のクロックのうちの低い周波数のクロックにより、前記ＥＬ素子に印加する電圧の極性を切り換える第２のスイッチング回路と、
前記ＥＬ素子の点灯及び消灯させる制御信号により、前記分周回路と前記第１のスイッチング回路との接続と、前記分周回路と前記第２のスイッチング回路との接続とを同時に開閉する制御回路と、
前記ＥＬ素子を消灯する際に発生する逆起電圧を第１のスイッチング回路の耐電圧よりも低くなるように抑制する抑制回路と、を有するＥＬ駆動回路で、
ＥＬ素子の点灯及び消灯を制御する信号を発生する信号発生回路が、ＥＬ素子を消灯させるためにハイ状態からロー状態の制御信号を発生させるステップと、
抵抗とコンデンサと第３のスイッチング回路を組合せた遅延回路に前記制御信号が入力されると、前記遅延回路を構成する前記第３のスイッチがオンとなることで遅延動作が開始するステップと、
第１のスイッチング素子を制御する制御回路に前記制御信号が入力されると、前記制御回路はロー信号を前記遅延回路に出力するステップと、
前記遅延回路に前記ロー信号が入力されると、前記遅延回路の時定数にしたがって減少させた信号を出力するステップと、
前記遅延回路が出力した信号が第１のスイッチング回路に入力されると、前記第１のスイッチング回路が昇圧コイルの電流を前記信号に応じて減少するステップと、を有するＥＬ駆動回路の制御方法。 - 前記遅延回路の前記時定数は、１０μｓｅｃ以上かつ１ｍｓｅｃ以下である請求項６に記載のＥＬ駆動回路の制御方法。
- 電源と、前記電源からの電力で駆動する請求項１乃至５のいずれかに記載のＥＬ駆動回路と、を有する電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101310A JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 |
| EP02254510A EP1276352A3 (en) | 2001-07-06 | 2002-06-27 | EL driving circuit, control method and electronic apparatus |
| US10/187,563 US6674243B2 (en) | 2001-07-06 | 2002-07-02 | EL driving circuit, control method and electronic apparatus |
| CN02126174A CN1396577A (zh) | 2001-07-06 | 2002-07-05 | 电致发光驱动电路、控制方法和电子设备 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001206049 | 2001-07-06 | ||
| JP2001-206049 | 2001-07-06 | ||
| JP2002101310A JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086364A JP2003086364A (ja) | 2003-03-20 |
| JP4080775B2 true JP4080775B2 (ja) | 2008-04-23 |
Family
ID=26618272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002101310A Expired - Fee Related JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6674243B2 (ja) |
| EP (1) | EP1276352A3 (ja) |
| JP (1) | JP4080775B2 (ja) |
| CN (1) | CN1396577A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2372647B (en) * | 2001-02-26 | 2005-06-29 | Cambridge Consultants | Electronic circuits |
| JP2004246320A (ja) * | 2003-01-20 | 2004-09-02 | Sanyo Electric Co Ltd | アクティブマトリクス駆動型表示装置 |
| JP3989399B2 (ja) * | 2003-05-01 | 2007-10-10 | ローム株式会社 | 半導体集積回路装置 |
| CN2636576Y (zh) * | 2003-06-19 | 2004-08-25 | 悦诚贸易（国际）有限公司 | 冷光片驱动装置 |
| JP2005310854A (ja) | 2004-04-19 | 2005-11-04 | Sanyo Electric Co Ltd | 駆動回路 |
| FR2874777B1 (fr) * | 2004-09-02 | 2007-01-05 | Sagem | Telephone mobile et procede d'utilisation de ce telephone mobile |
| CN103208252B (zh) * | 2012-01-11 | 2017-05-24 | 深圳富泰宏精密工业有限公司 | 显示屏发光二极管控制电路 |
| CN107733318B (zh) * | 2017-09-06 | 2020-10-09 | 深圳市道通智能航空技术有限公司 | 一种电机发音方法、装置、电子调速器和无人飞行器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3670960A (en) * | 1970-09-14 | 1972-06-20 | Robertshaw Controls Co | Control apparatus |
| JPH02143297A (ja) * | 1988-11-25 | 1990-06-01 | Alps Electric Co Ltd | Ｅｌ表示素子の駆動回路 |
| JPH0765952A (ja) * | 1993-08-31 | 1995-03-10 | Nec Kansai Ltd | 分散型ｅｌ素子の駆動回路 |
| US5559402A (en) * | 1994-08-24 | 1996-09-24 | Hewlett-Packard Company | Power circuit with energy recovery for driving an electroluminescent device |
| US6072477A (en) * | 1996-07-10 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | El display and driving circuit for the same |
| US6204609B1 (en) * | 2000-01-13 | 2001-03-20 | Durel Corporation | Enhanced inverter for powering an EL lamp |
-
2002
- 2002-04-03 JP JP2002101310A patent/JP4080775B2/ja not_active Expired - Fee Related
- 2002-06-27 EP EP02254510A patent/EP1276352A3/en not_active Withdrawn
- 2002-07-02 US US10/187,563 patent/US6674243B2/en not_active Expired - Fee Related
- 2002-07-05 CN CN02126174A patent/CN1396577A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6674243B2 (en) | 2004-01-06 |
| JP2003086364A (ja) | 2003-03-20 |
| US20030071575A1 (en) | 2003-04-17 |
| EP1276352A2 (en) | 2003-01-15 |
| EP1276352A3 (en) | 2004-01-07 |
| CN1396577A (zh) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017960B2 (ja) | 駆動回路 | |
| KR101202204B1 (ko) | 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법 | |
| JP2003076328A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
| US20070127276A1 (en) | Power supply and display | |
| JP4080775B2 (ja) | Ｅｌ駆動回路、ｅｌ駆動回路の制御方法及び電子機器 | |
| JP2007208831A (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
| KR20010109143A (ko) | 용량성 부하의 구동 회로 및 용량성 부하의 구동용 집적회로 | |
| US6369513B1 (en) | Vehicle lamp lighting-driving apparatus | |
| JPH09180880A (ja) | Ｅｌ素子駆動回路およびこれを用いるｅｌ素子照明装置 | |
| US6175191B1 (en) | Drive circuit for EL element | |
| US10548190B1 (en) | Negative voltage rail | |
| JPH07245187A (ja) | ストロボ装置 | |
| JP3647728B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| KR100807541B1 (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JPWO2002099947A1 (ja) | 電源装置及び電源装置の給電方法 | |
| JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
| TWI398749B (zh) | 電壓調節器及電壓調節系統 | |
| CA2398208C (en) | Electronic ballast circuit for operating a high intensity discharge lamp | |
| TW200524254A (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| JPH10326674A (ja) | Ｅｌ素子の駆動回路 | |
| JP2004134580A (ja) | 発光ダイオード用駆動回路 | |
| US7012383B2 (en) | Digital-dimming control method and module for dimming operation of a cold cathode fluorescent lamp | |
| CN101808455B (zh) | 放电灯点灯电路 | |
| JP4249401B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004192898A (ja) | Ｅｌ素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |