JP2003086364A - El駆動回路、制御方法及び電子機器 - Google Patents
El駆動回路、制御方法及び電子機器Info
- Publication number
- JP2003086364A JP2003086364A JP2002101310A JP2002101310A JP2003086364A JP 2003086364 A JP2003086364 A JP 2003086364A JP 2002101310 A JP2002101310 A JP 2002101310A JP 2002101310 A JP2002101310 A JP 2002101310A JP 2003086364 A JP2003086364 A JP 2003086364A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- switching
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000001629 suppression Effects 0.000 claims description 7
- 230000001788 irregular Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 claims description 2
- 101100190529 Arabidopsis thaliana PIN7 gene Proteins 0.000 abstract 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 28
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 28
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 20
- 102100026114 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 1 Human genes 0.000 description 20
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 19
- 101150105073 SCR1 gene Proteins 0.000 description 19
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 19
- 230000007257 malfunction Effects 0.000 description 13
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 11
- 101150087393 PIN3 gene Proteins 0.000 description 11
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 108010037490 Peptidyl-Prolyl Cis-Trans Isomerase NIMA-Interacting 4 Proteins 0.000 description 6
- 102100031653 Peptidyl-prolyl cis-trans isomerase NIMA-interacting 4 Human genes 0.000 description 6
- 101100190527 Arabidopsis thaliana PIN5 gene Proteins 0.000 description 5
- 101100190530 Arabidopsis thaliana PIN8 gene Proteins 0.000 description 5
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 4
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 244000145845 chattering Species 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B44/00—Circuit arrangements for operating electroluminescent light sources
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
発生するコイルの逆起電圧を抑制したEL駆動回路、制
御方法及び電子機器を提供すること。 【解決手段】 ICチップ10の内部には、発振回路O
SCと、分周回路としてのフリップフロップFF1、F
F2と、スイッチトHブリッジ回路とを主な回路として
形成されている。発振回路OSCは、PIN7、8を介
してキャパシタC3に接続され、内部でフリップフロッ
プFF1に接続している。フリップフロップFF2は、
フリップフロップFF1が出力するクロックを16分周
した周波数の低いクロックを発生する。フリップフロッ
プFF2は、位相が反転した二つの低い周波数のクロッ
クとして各々、アンド回路2の一方の入力端子と、アン
ド回路3の一方の入力端子に出力する。
Description
制御方法および電子機器に関し、さらに詳しくは、エレ
クトロルミネッセンス素子を有するものに関する。
ある。このEL駆動回路は、ICチップ40が、図示し
ないマイコンからの制御信号Honによって、コイルL
および抵抗R3を介して供給される電圧をEL素子50
に与えて駆動するようになっている(USUS4、52
7、096参照)。
Cと、分周回路としてのフリップフロップFF1、FF
2と、スイッチトHブリッジ回路とを主な回路として形
成されている。また、ICチップ40には、各回路に接
続するPIN1乃至8の端子(PAD)を設けている。
キャパシタC3に接続され、内部でフリップフロップF
F1に接続している。発振回路OSCは、高い周波数の
クロックを発生し、そのクロックをフリップフロップF
F1に出力する。
フリップフロップFF2と、後述するアンド回路1(以
下「AND1」という。)の一方の入力端子に出力す
る。
プフロップFF1が出力するクロックを16分周した周
波数の低いクロックを発生する。フリップフロップFF
2は、位相が反転した二つの低い周波数のクロックとし
て各々、後述するアンド回路2(以下「AND2」とい
う。)の一方の入力端子と、後述するアンド回路3(以
下「AND3」という。)の一方の入力端子に出力す
る。
2、3と、トランジスタTr1、2、3と、ダイオード
1乃至4と、サイリスタSCR1、2とを主な素子とし
て後述するように接続して構成される。
れぞれPIN1に接続している。PIN1には、図示し
ないマイコンからの制御信号Honが接続されている。
dであり、電池等の電源の正極Vddと接続される。ま
た、PIN2はICチップ40の電源端子GNDであ
り、電池等の電源の負極GNDと接続される。更にPI
N2、6は各々IC内部回路のVddとGNDと接続さ
れ電源を供給する。なお、キャパシタC2はICの外部
にPIN2、6と接続され電補コンとして機能する。
PIN1とを結ぶ配線には、GNDに接続されたプルダ
ウン抵抗R1が接続してある。AND1の出力は、並列
に接続されたキャパシタC1と抵抗R2とを介してトラ
ンジスタTr1のベースに接続されている。AND2の
出力は、トランジスタTr2のベースに接続され、AN
D3の出力は、トランジスタTr3のベースに接続され
ている。
3に接続されている。このPIN3と電源の正極Vdd
との間には、ICの外部に昇圧コイルが、厳密に言え
ば、抵抗R3とコイルLが直列に接続されている。トラ
ンジスタTr1とPIN3とを結ぶ配線には、ダイオー
ドD1、3のアノードが接続されている。
SCR1のアノードと接続されている。サイリスタSC
R1のゲートは、トランジスタTr2のコレクタと接続
されている。サイリスタSCR1のカソードは、PIN
4およびダイオードD2のアノードと接続されている。
ダイオードD2のカソードは、サイリスタSCR1のゲ
ートと同様にトランジスタTr2のコレクタと接続され
ている。
SCR2のアノードと接続されている。サイリスタSC
R2のゲートは、トランジスタTr3のコレクタ側に接
続されている。サイリスタSCR2のカソードは、PI
N5およびダイオードD4のアノードと接続されてい
る。ダイオードD4のカソードは、サイリスタSCR2
のゲートと同様にトランジスタTr3のコレクタと接続
されている。
は、それぞれGNDに接続されている。また、PIN4
とPIN5は、EL素子50の等価回路であるキャパシ
タC4に接続されている。
説明する。ELを点灯する時、図示しないマイコンが信
号Honをロ−状態からハイ状態に切り替える。この信
号がPIN1を介して、AND1、2、3の入力の一方
に各々入力される。
周波数のクロック信号がフリップフロップFF1を介し
てAND1のもう一方の入力端子に入力されると、その
クロックに応じてトランジスタTr1がスイッチング動
作を行う。トランジスタTr1は、スイッチング動作に
よって、コイルLと抵抗R3を介して脈動電圧をダイオ
ードD1、3に掛けていく。
FF2からの低い周波数のクロックの出力によって、交
互にハイ状態を出力し、トランジスタTr2、3を交互
にスイッチング動作させる。
D2からの出力がある場合には、トランジスタTr2が
オンし、サイリスタSCR1がオフし、ダイオ−ドD2
を介してPIN4はGNDとほぼ同電位となる。この
時、トランジスタTr3はオフしている。脈動電圧は、
ダイオ−ドD3、サイリスタSCR2を介してキャパシ
タC4に電荷が溜まっていく。そして、キャパシタC4
に生じる電圧は次第に飽和状態に近づいていく。
が反転して、トランジスタTr2がオフし、トランジス
タTr3がオンする。この時、サイリスタSCR2がオ
フし、ダイオ−ドD4を介してPIN5はGNDとほぼ
同電位となる。脈動電圧は、ダイオ−ドD1、サイリス
タSCR1を介してキャパシタC4に電荷が溜まってい
く。そして、キャパシタC4に生じる電圧は次第に飽和
状態に近づいていく。
電圧の極性を交互に変えて連続的に供給することによっ
て、EL素子50に高い電圧を供給することができるよ
うになっている。
トである。このタイミングチャートは、電圧―時間の関
係のタイミングを表している。このタイミングチャート
は、PIN1からICチップ40に入力される信号Ho
nがオンしている場合に、発振回路OSCとフリップフ
ロップFF1との出力されるクロック(CLOCK)が
スイッチトHブリッジ回路に供給されると、図示しない
フリップフロップFF2からのクロックに応じて、PI
N5の電圧(EL1)と、PIN4の電圧(EL2)と
が交互に昇圧されてキャパシタC4に供給される様子を
表している。
来のEL駆動回路は、EL素子を消灯する場合に、EL
素子のキャパシタに掛かる電圧の極性が逆転するタイミ
ング(図7に示す時間x時)に、マイコンが信号Hon
をハイ状態からロ−状態に切り替えた場合に、トランジ
スタ(Tr1)がオフして、逆起電圧Vcoil1がPIN
3に発生する。このVcoil1がトランジスタ(Tr1)
の定格Vcesを越えると、オフしていたトランジスタ
(Tr1)がオンし、電源変動等のノイズを発生してし
まう問題点がある。
発生してしまうため、電磁波によってマイコンが誤動作
してリセットしてしまうこともあり、マイコンの動作を
不安定にする問題点がある。例えば、マイコンが時計機
能を有しているような場合には、時刻がリセットされて
0時0分になってしまう問題点がある。
路を解析し、上述のようにトランジスタ(Tr1)の動
作によってノイズを発生させてしまうのは、トランジス
タ(Tr1)のVcesがICチップの量産によるばら
つきによって異なってしまうことが原因であることを究
明した。
クタ・エミッタ間の最大電圧の特性であり、コレクタ電
流Icとコレクタ・エミッタ間電圧Vceとの間の特性
曲線によって表される。
ジスタ(Tr1)の定格Vcesが設計よりも小さい値
の場合には、上述したEL素子の消灯タイミングでコイ
ルが発生する逆起電圧が、トランジスタ(Tr1)の定
格Vcesを越える電圧となって、トランジスタ(Tr
1)が逆起電圧によって誤動作してオンした状態となっ
てしまい、コイル(L)からノイズを発生させてしまう
ことが分かった。
cesが設計値以上の場合のタイミングチャートであ
る。図9は、トランジスタ(Tr1)の定格Vcesが
設計値よりも小さい場合のタイミングチャートである。
以上の場合には、EL素子の消灯を指令する信号Hon
の立下ると、コイルから発生する逆起電圧の波形は一つ
の山型となる。
も小さい場合には、EL素子の消灯を指令する信号Ho
nの立下ると、コイルから発生する逆起電圧が0Vから
上昇して定格Vcesを越えるとなだれ降伏を起こす。
このため図9に示すように、PIN3の波形が複数の鋸
歯と山型となる。そしてこの鋸歯がノイズを発生しマイ
コンの動作を不安定にする。尚、信号Honに見られる
スパイクノイズは、PIN3のノイズが測定器を経由し
て生じたノイズである。
たものであって、EL素子の消灯時に発生するコイルの
逆起電圧を抑制して、なだれ降伏によるコイルからのノ
イズの発生を無くし、ひいては、ノイズによるマイコン
の誤動作を防止するEL駆動回路を提供することを目的
とする。
めに、この発明によるEL駆動回路は、EL素子と、前
記EL素子を点灯するための脈動電圧を発生する昇圧コ
イルと、基準信号を発生する発振回路と、前記発振回路
で発生したクロックを少なくとも2種類の周波数のクロ
ックに分周する分周回路と、前記分周回路で分周された
前記2種類の前記クロックのうちの高い周波数のクロッ
クにより、前記昇圧コイルに流れる電流をスイッチング
する第1のスイッチング回路と、前記分周回路で分周さ
れた前記2種類のクロックのうちの低い周波数のクロッ
クにより、前記EL素子に印加する電圧の極性を切り換
える第2のスイッチング回路と、前記EL素子の点灯又
は消灯させる制御信号により、前記分周回路と前記第1
のスイッチング回路との接続と、前記分周回路と前記第
2のスイッチング回路との接続とを同時に開閉する制御
回路と、前記EL素子を消灯する際に発生する逆起電圧
を第1のスイッチング回路の耐電圧よりも低くなるよう
に抑制する抑制回路と、を有する。これによって、EL
素子の消灯時に発生する逆起電圧は、抑制回路によって
第一のスイッチング回路の耐電圧よりも低くなるように
なる。EL素子は、無機EL及び有機ELのどちらを使
用しても良い。
定格Vcesよりも高い電圧の発生する時間帯でも、抑
制回路によってコイルLの電圧を定格Vcesよりも小
さくおさえることができるようになる。その結果、マイ
コンの誤動作を防止することができるようになる。
路は抵抗とコンデンサを組合せた第1の遅延回路からな
り、前記第1の遅延回路は前記制御回路の前段に設け、
前記遅延回路に前記EL素子を消灯させる前記制御信号
が入力されたときに、前記遅延回路の入力電圧をハイ状
態からオープン状態に切り替えるものである。
灯を制御する信号が、前記遅延回路によって緩和され
て、前記制御回路に入力される。
定格Vcesよりも高い電圧の発生する時間帯でも、遅
延回路によってコイルLに発生する逆起電圧を定格Vc
esよりも小さくおさえることができるようになる。そ
の結果、マイコンの誤動作を防止することができるよう
になる。
路は、前記昇圧コイルに並列に接続される抵抗からな
り、前記EL素子を消灯する際に発生する逆起電圧を抑
制するものである。
スイッチングトランジスタのオフ時に発生する脈動電圧
を前記抵抗でジュール熱として消費することができるよ
うになるため、前記昇圧コイルから発振する電磁波を低
減することができるようになる。そのため、前記スイッ
チングトランジスタのオフ時に発生する電磁波によるマ
イコンの誤動作を防止することができるようになる。
前記抑制回路は、抵抗とコンデンサと第3のスイッチン
グ回路を組合せた第2の遅延回路からなり、前記第2の
遅延回路は、前記EL素子を消灯するときに前記第3の
スイッチング回路がオンとなる。
ランジスタのベースに供給する電圧の変動を抵抗とコン
デンサによって緩やかに変動させることができるように
なるため、従来のように消灯時に発生した定格Vces
よりも高い電圧の発生する時間帯でも、コイルLに流れ
る電流の変化が小さくなるため、コイルLの電圧を定格
Vcesよりも小さくおさえることができるようにな
る。その結果、マイコンの誤動作を防止することができ
るようになる。
第3のスイッチング素子を備え、前記EL素子の消灯時
にスイッチング素子をオンして、第3のスイッチングト
ランジスタのゲ−トにかかる電圧によって電荷を充電す
るようにするのが好ましい。
EL素子の点灯及び消灯を制御する信号を発生する信号
発生回路を有し、前記信号発生回路が前記前記EL素子
の点灯又は消灯させる前記制御信号を発生する。 また
この発明は、EL素子を消灯させるためにハイ状態から
オープン状態の制御信号を発生させるステップと、前記
制御信号が遅延回路に入力され、前記遅延回路の電圧が
ハイ状態から時定数にしたがって減少させるステップ
と、前記電圧が減少している制御回路の閾値電圧に対し
て所定の電圧に達したときに、前記制御回路が不規則な
パルスを発生するステップと、前記不規則なパルスに応
じて、第1のスイッチング素子が昇圧コイルに流れる電
流をオンまたはオフすることで、昇圧コイルに蓄えられ
たエネルギーを放出するステップと、を有する制御方法
である。
入力され、前記遅延回路の電圧がハイ状態から時定数に
したがって減少し、前記遅延回路の電圧が制御回路の閾
値電圧に対して所定の電圧に達し、前記制御回路が不規
則なパルスを発生し、第1のスイッチング素子が昇圧コ
イルに流れる電流をオンまたはオフすることで、昇圧コ
イルに蓄えられたエネルギーを放出することができるよ
うになる。なお、このときの時定数は10μsec以上
かつ1msec以下であるのが望ましい。
格Vcesよりも高い電圧の発生する時間帯でも、昇圧
コイルに蓄えられたエネルギーを放出するため、コイル
Lの電圧を定格Vcesよりも小さくおさえることがで
きるようになる。その結果、マイコンの誤動作を防止す
ることができるようになる。
ためにハイ状態からロー状態の制御信号を発生させるス
テップと、前記制御信号が遅延回路に入力されると、前
記遅延回路のスイッチがオンとなることで遅延動作が開
始するステップと、前記制御信号が制御回路に入力され
ると、前記制御回路はロー信号を前記遅延回路に出力す
るステップと、前記遅延回路に前記ロー信号が入力され
ると、前記遅延回路の時定数にしたがって減少させた信
号を出力するステップと、前記信号が第1のスイッチン
グ回路に入力されると、前記第1のスイッチング回路が
昇圧コイルの電流を前記信号に応じて減少するステップ
とを有する制御方法である。
スタのベースに供給する電圧の変動を抵抗とコンデンサ
によって緩やかに変動させることができるようになるた
め、従来のように消灯時に発生した定格Vcesよりも
高い電圧の発生する時間帯でも、コイルLに流れる電流
の変化が小さくなるため、コイルLの電圧を定格Vce
sよりも小さくおさえることができるようになる。その
結果、マイコンの誤動作を防止することができるように
なる。
電力で駆動する上記のEL駆動回路と、を有する電子機
器である。電子機器としては、時計、ディスプレイ、電
卓、携帯電話、オーディオ、ハンドヘルド型パーソナル
コンピュータ、PDA(パーソナルデータアシスト)等
である。
しつつ詳細に説明する。なお、この実施の形態によりこ
の発明が限定されるものではない。
の形態1のEL駆動回路の回路図である。このEL駆動
回路は、ICチップ10が、EL素子の点灯及び消灯を
制御する信号を発生するマイコン7からの制御信号Ho
nによって、コイルLおよび抵抗R3を介して供給され
る電圧をEL素子50に与えて駆動するようになってい
る。なお、以下の説明において、従来の構成と同一の場
合には、同一の符号を付して説明する。
Cと、分周回路としてのフリップフロップFF1、FF
2と、スイッチトHブリッジ回路とを主な回路として形
成されている。また、ICチップ10には、各回路に接
続するPIN1乃至8の端子(PAD)を設けている。
キャパシタC3に接続され、内部でフリップフロップF
F1に接続している。発振回路OSCは、高い周波数の
クロックを発生し、そのクロックをフリップフロップF
F1に出力する。
フリップフロップFF2と、後述するアンド回路1(以
下「AND1」という。)の一方の入力端子に出力す
る。
プフロップFF1が出力するクロックを16分周した周
波数の低いクロックを発生する。フリップフロップFF
2は、位相が反転した二つの低い周波数のクロックとし
て各々、後述するアンド回路2(以下「AND2」とい
う。)の一方の入力端子と、後述するアンド回路3(以
下「AND3」という。)の一方の入力端子に出力す
る。
2、3と、トランジスタTr1、2、3と、ダイオード
1乃至4と、サイリスタSCR1、2とを主な素子とし
て後述するように接続して構成される。
れぞれPIN1に接続している。PIN1には、マイコ
ン7からの制御信号Honが接続されている。
dであり、電池等の電源の正極Vddと接続される。ま
た、PIN2はICチップ10の電源端子GNDであ
り、電池等の電源の負極GNDと接続される。更にPI
N2、6は各々IC内部回路のVddとGNDと接続さ
れ電源を供給する。なお、キャパシタC2はICの外部
にPIN2、6と接続され電補コン(電解補償コンデン
サ)として機能する。
PIN1とを結ぶ配線には、GNDに接続された抵抗R
1およびキャパシタC5が並列に接続し、遅延回路を構
成する。抵抗R1およびキャパシタC5は、EL素子の
消灯時には、PIN1から入力する信号Honの電圧の
応答を緩和する。
たキャパシタC1と抵抗R2とを介してトランジスタT
r1のベースに接続されている。AND2の出力は、ト
ランジスタTr2のベースに接続され、AND3の出力
は、トランジスタTr3のベースに接続されている。
3に接続されている。このPIN3電源の正極Vddと
の間には、ICの外部に抵抗R3とコイルLが直列に接
続されている。トランジスタTr1とPIN3とを結ぶ
配線には、ダイオードD1、3のアノードが接続されて
いる。
SCR1のアノードとが接続されている。サイリスタS
CR1のゲートは、トランジスタTr2のコレクタと接
続されている。サイリスタSCR1のカソードは、PI
N4およびダイオードD2のアノードと接続されてい
る。ダイオードD2のカソードは、サイリスタSCR1
のゲートと同様にトランジスタTr2のコレクタと接続
されている。
SCR2のアノードと接続されている。サイリスタSC
R2のゲートは、トランジスタTr3のコレクタ側に接
続されている。サイリスタSCR2のカソードは、PI
N5およびダイオードD4のアノード端子と接続されて
いる。ダイオードD4のカソードは、サイリスタSCR
2のゲートと同様にトランジスタTr3のコレクタと接
続されている。
は、それぞれGNDに接続されている。また、PIN4
とPIN5は、EL素子50の等価回路であるキャパシ
タC4に接続されている。
動回路のELライトの消灯時の動作を説明する。
7が信号Honをロ−状態からハイ状態に切り替える。
この信号がPIN1を介して、AND1、2、3の入力
の一方に各々入力される。このとき、キャパシタC5に
所定の電荷が充電される。また、ELライトの点灯時の
以後の動作は、特に従来の場合と相違しないため、説明
を省略する。
ン7が、信号Honをハイ状態からオープン状態に切り
替えると、PIN1から供給された信号Honの電圧を
遮断するとともに、キャパシタC5に充電された電荷が
抵抗R1を通じて放電され、信号Honの電圧の減少を
緩やかにする。
動回路のタイミングチャートである。このタイミングチ
ャートは、電圧―時間の関係のタイミングを表してい
る。このタイミングチャートは、PIN1からICチッ
プ10に入力される信号Honをハイ状態からオープン
状態に切り替えた時の様子を表している。
タC5によって小さな変動をしながら、緩やかに曲線α
のように下降していく。信号Honの電圧がAND1の
閾値電圧付近に到達すると、AND1はチャタリングを
起こして不規則なパルスを出力する。この不規則なパル
スに応じてトランジスタTr1がスイッチングを行い、
コイルに蓄えられたエネルギーを放出する。この後、信
号Honをロ−状態にするとAND1はロ−を出力しト
ランジスタTr1は完全にオフする。
高い逆起電圧を生じないため、コイルLに生じる逆起電
圧Vcoilの変動も小さなものとなり、トランジスタ
Tr1の定格Vcesを越えることもなくなる。
R1とキャパシタC5が、AND1の一方の入力にかか
る電圧を時定数(τ=R1×C5)に従って緩やかに減
少させるため、PIN1から入力する信号Honの電圧
の応答が緩和する。AND1はチャタリングを起こして
不規則なパルスを出力し、このパルスに応じてトランジ
スタTr1がスイッチングを行い、コイルに蓄えられた
エネルギーを放出する。
来のように消灯時に発生した定格Vcesよりも高い逆
起電圧の発生を抑え、PIN3の電圧を定格Vcesよ
りも小さくおさえることができるようになる。その結
果、マイコンの誤動作を防止することができるようにな
る。尚、図2および図3の例では時定数τは約40μs
ecであるが、実験によると時定数の下限値は1μse
cである。但し、半導体プロセスのばらつきや、個体
差、動作温度範囲、電池電圧変動範囲等を考慮すると、
時定数τの下限値は10μsec以上が望ましい。ま
た、時定数τの上限値に関しては、信号Honが緩和し
ている期間の貫通電流や、外来からの静電気ノイズによ
る動作動等を考慮すると1msec以下であれば十分で
ある。
の形態2のEL駆動回路の回路図である。このEL駆動
回路は、ICチップ20が、マイコン7からの制御信号
Honによって、コイルLおよび抵抗R3を介して供給
される電圧をEL素子50に与えて駆動するようになっ
ている。なお、以下の説明において、従来の構成または
実施の形態1と同一の場合には、同一の符号を付して説
明する。
Cと、分周回路としてのフリップフロップFF1、FF
2と、スイッチトHブリッジ回路とを主な回路として形
成されている。また、ICチップ20には、各回路に接
続するPIN1乃至8の端子(PAD)を設けている。
キャパシタC3に接続され、内部でフリップフロップF
F1に接続している。発振回路OSCは、高い周波数の
クロックを発生し、そのクロックをフリップフロップF
F1に出力する。
フリップフロップFF2と、後述するアンド回路1(以
下「AND1」という。)の一方の入力端子に出力す
る。
1の入力端子に入力される高い周波数のクロックよりも
低い周波数のクロックを発生する。フリップフロップF
F2は、位相が反転した二つの低い周波数のクロックと
して各々、後述するアンド回路2(以下「AND2」と
いう。)の一方の入力端子と、後述するアンド回路3
(以下「AND3」という。)の一方の入力端子に出力
する。
2、3と、トランジスタTr1、2、3と、ダイオード
1乃至4と、サイリスタSCR1、2とを主な素子とし
て後述するように接続して構成される。
れぞれPIN1に接続している。PIN1には、マイコ
ン7からの制御信号Honが接続されている。
dであり、電池等の電源の正極Vddと接続される。ま
た、PIN2はICチップ20の電源端子GNDであ
り、電池等の電源の負極GNDと接続される。更にPI
N2、6は各々IC内部回路のVddとGNDと接続さ
れ電源を供給する。なお、キャパシタC2はICの外部
にPIN2、6と接続され電補コンとして機能する。ま
た、AND1、2、3の他方の入力と、PIN1とを結
ぶ配線には、GNDに接続されたプルダウン抵抗R1が
接続してある。
たキャパシタC1と抵抗R2とを介してトランジスタT
r1のベースに接続されている。AND2の出力端子
は、トランジスタTr2のベースに接続され、AND3
の出力は、トランジスタTr3のベースに接続されてい
る。
N3に接続されている。このPIN3と電源の正極Vd
dとの間には、ICの外部に抵抗R3とコイルLが直列
に接続され、抵抗R4が並列に接続されている。即ち、
抵抗R4は、直列に接続されたコイルLと抵抗R3との
両端に接続されている。トランジスタTr1とPIN3
とを結ぶ配線には、ダイオードD1、3のアノードが接
続されている。
Lと抵抗R3とで閉回路を形成し、コイルLの脈動電圧
を前記抵抗R4及びR3でジュール熱として消費するこ
とができるようになるため、前記コイルLから発生する
電磁波を低減することができるようになる。
SCR1のアノードと接続されている。サイリスタSC
R1のゲートは、トランジスタTr2のコレクタと接続
されている。サイリスタSCR1のカソードは、PIN
4およびダイオードD2のアノードと接続されている。
ダイオードD2のカソードは、サイリスタSCR1のゲ
ートと同様にトランジスタTr2のコレクタと接続され
ている。
SCR2のアノードと接続されている。サイリスタSC
R2のゲートは、トランジスタTr3のコレクタ側に接
続されている。サイリスタSCR2のカソードは、PI
N5およびダイオードD4のアノード端子と接続されて
いる。ダイオードD4のカソードは、サイリスタSCR
2のゲートと同様にトランジスタTr3のコレクタと接
続されている。
は、それぞれGNDに接続されている。また、PIN4
とPIN5は、EL素子50の等価回路であるキャパシ
タC4に接続されている。
動回路のELライトの消灯時の動作を説明する。なお、
ELライトの点灯時の動作は、従来と同様であるため、
説明を省略する。
ン7が、信号Honをハイ状態からロ−状態に切り替え
ると、トランジスタTr1がオフし、抵抗R4が、コイ
ルLと抵抗R3とで閉回路を形成し、コイルLの脈動電
圧を前記抵抗R4、3でジュール熱として消費すること
ができるようになる。そのため、前記コイルLから発生
する電磁波を低減することができるようになる。
従来のように消灯時に発生した定格Vcesよりも高い
電圧の発生する時間帯でも、コイルLの発生する逆起電
圧のエネルギーを吸収することができるため、マイコン
の誤動作を防止することができるようになる。
の形態3のEL駆動回路の回路図である。このEL駆動
回路は、ICチップ30が、マイコン7からの制御信号
Honによって、コイルLおよび抵抗R3を介して供給
される電圧をEL素子50に与えて駆動するようになっ
ている。なお、以下の説明において、従来の構成または
実施の形態1、2と同一の場合には、同一の符号を付し
て説明する。
Cと、分周回路としてのフリップフロップFF1、FF
2と、スイッチトHブリッジ回路とを主な回路として形
成されている。また、ICチップ30には、各回路に接
続するPIN1乃至8の端子(PAD)を設けている。
キャパシタC3に接続され、内部でフリップフロップF
F1に接続している。発振回路OSCは、高い周波数の
クロックを発生し、そのクロックをフリップフロップF
F1に出力する。
フリップフロップFF2と、後述するアンド回路1(以
下「AND1」という。)の一方の入力端子に出力す
る。
1の入力端子に入力される高い周波数のクロックよりも
低い周波数のクロックを発生する。フリップフロップF
F2は、位相が反転した二つの低い周波数のクロックと
して各々、後述するアンド回路2(以下「AND2」と
いう。)の一方の入力端子と、後述するアンド回路3
(以下「AND3」という。)の一方の入力端子に出力
する。
2、3と、トランジスタTr1、2、3と、ダイオード
1乃至4と、サイリスタSCR1、2とを主な素子とし
て後述するように接続して構成される。
れぞれPIN1に接続している。PIN1には、マイコ
ン7からの制御信号Honが接続されている。
dであり、電池等の電源の正極Vddと接続される。ま
た、PIN2はICチップ30の電源端子GNDであ
り、電池等の電源の負極GNDと接続される。更にPI
N2、6は各々IC内部回路のVddとGNDと接続さ
れ電源を供給する。なお、キャパシタC2はICの外部
にPIN2、6と接続され電補コンとして機能する。ま
た、AND1、2、3の他方の入力と、PIN1とを結
ぶ配線には、GNDに接続されたプルダウン抵抗R1が
接続してある。
たキャパシタC1と抵抗R2とを介してトランジスタT
r1のベースに接続されている。さらに、このベースに
は、キャパシタC5の一方の電極が接続してある。この
キャパシタC5の他方の電極は、MOS型のトランジス
タTr4のドレインに接続されている。また、トランジ
スタTr4のゲート端子は、AND1、2、3の入力と
PIN1とを結ぶ配線と接続している。トランジスタT
r4のソ−スは電源端子Vdd(PIN6)と接続され
ている。
r2のベースに接続され、AND3の出力は、トランジ
スタTr3のベースに接続されている。
N3に接続されている。このPIN3と電源の正極Vd
dとの間には、ICの外部に抵抗R3とコイルLが直列
に接続されている。トランジスタTr1とPIN3とを
結ぶ配線には、ダイオードD1、3のアノードが接続さ
れている。
SCR1のアノードとが接続されている。サイリスタS
CR1のゲートは、トランジスタTr2のコレクタと接
続されている。サイリスタSCR1のカソードは、PI
N4およびダイオードD2のアノードと接続されてい
る。ダイオードD2のカソードは、サイリスタSCR1
のゲートと同様にトランジスタTr2のコレクタと接続
されている。
SCR2のアノードと接続されている。サイリスタSC
R2のゲートは、トランジスタTr3のコレクタ側に接
続されている。サイリスタSCR2のカソードは、PI
N5およびダイオードD4のアノード端子と接続されて
いる。ダイオードD4のカソードは、サイリスタSCR
2のゲートと同様にトランジスタTr3のコレクタと接
続されている。
は、それぞれGNDに接続されている。また、PIN4
とPIN5は、EL素子50の等価回路であるキャパシ
タC4に接続されている。
動回路のELライトの消灯時の動作を説明する。なお、
ELライトの点灯時の動作は、従来と同様であるため、
説明を省略する。但し、トランジスタTr4は、ゲ−ト
に電圧が印加されてオフとなっている。このためELラ
イト50の点灯時、キャパシタC6は電気的には何も機
能しない。
ン7が、信号Honをハイ状態からロ−状態に変化する
と、トランジスタTr4のゲート電圧がHからLになる
ため、トランジスタTr4がオンする。更にAND1の
出力がロ−となり、キャパシタC6に充電電流が流れ
る。すると、トランジスタTr1のベースに掛かる電圧
降下が、緩やかになり、コレクタ電流、即ちコイルLに
流れる電流の変化が小さくなる。
来のように消灯時に発生した定格Vcesよりも高い電
圧の発生する時間帯でも、コイルLに流れる電流の変化
が小さくなるため、コイルLの電圧を定格Vcesより
も小さくおさえることができるようになる。その結果、
マイコンの誤動作を防止することができるようになる。
ンジスタは、npn型、pnp型などの種類かかわら
ず、同一のスイッチング動作を行えるものであればよ
い。また、上記各実施の形態では、EL素子がEL素子
である場合について説明したが、EL素子は素子に限ら
ず、文字や画像などを表示するELディスプレイにも適
用することができる。
ば、EL素子の消灯時に急峻な電圧変動によって発生す
るコイルの逆起電圧を抑制して、コイルからのノイズの
発生を無くし、ひいては、ノイズによるマイコンの誤動
作を防止するEL駆動回路を提供することができる効果
が得られる。
図である。
ミングチャートである。
ミングチャートである。
図である。
図である。
値以上の場合のタイミングチャートである。
値よりも小さい場合のタイミングチャートである。
Claims (9)
- 【請求項1】 エレクロルミネセンス(以下「EL」と
いう)素子と、 前記EL素子を点灯するための脈動電圧を発生する昇圧
コイルと、 基準信号を発生する発振回路と、 前記発振回路で発生したクロックを少なくとも2種類の
周波数のクロックに分周する分周回路と、 前記分周回路で分周された前記2種類の前記クロックの
うちの高い周波数のクロックにより、前記昇圧コイルに
流れる電流をスイッチングする第1のスイッチング回路
と、 前記分周回路で分周された前記2種類のクロックのうち
の低い周波数のクロックにより、前記EL素子に印加す
る電圧の極性を切り換える第2のスイッチング回路と、 前記EL素子の点灯及び消灯させる制御信号により、前
記分周回路と前記第1のスイッチング回路との接続と、
前記分周回路と前記第2のスイッチング回路との接続と
を同時に開閉する制御回路と、 前記EL素子を消灯する際に発生する逆起電圧を第1の
スイッチング回路の耐電圧よりも低くなるように抑制す
る抑制回路と、 を有するEL駆動回路。 - 【請求項2】 前記抑制回路は抵抗とコンデンサを組合
せた第1の遅延回路からなり、 前記第1の遅延回路は前記制御回路の前段に設け、前記
遅延回路に前記EL素子を消灯させる前記制御信号が入
力されたときに、前記遅延回路の入力電圧をハイ状態か
らオープン状態に切り替える請求項1記載のEL駆動回
路。 - 【請求項3】 前記抑制回路は、前記昇圧コイルに並列
に接続される抵抗からなり、前記EL素子を消灯する際
に発生する逆起電圧を抑制する請求項1又は2記載のE
L駆動回路。 - 【請求項4】 前記抑制回路は、抵抗とコンデンサと第
3のスイッチング回路を組合せた第2の遅延回路からな
り、 前記第2の遅延回路は、前記EL素子を消灯するときに
前記第3のスイッチング回路がオンとなる請求項1乃至
3のいずれかに記載のEL駆動回路。 - 【請求項5】前記EL素子の点灯及び消灯を制御する信
号を発生する信号発生回路を有し、 前記信号発生回路が前記前記EL素子の点灯又は消灯さ
せる前記制御信号を発生する請求項1乃至4のいずれか
に記載のEL駆動回路。 - 【請求項6】 EL素子を消灯させるためにハイ状態か
らオープン状態の制御信号を発生させるステップと、 前記制御信号が遅延回路に入力され、前記遅延回路の電
圧がハイ状態から時定数にしたがって減少させるステッ
プと、 前記電圧が減少している制御回路の閾値電圧に対して所
定の電圧に達したときに、前記制御回路が不規則なパル
スを発生するステップと、 前記不規則なパルスに応じて、第1のスイッチング素子
が昇圧コイルに流れる電流をオンまたはオフすること
で、昇圧コイルに蓄えられたエネルギーを放出するステ
ップと、 を有する制御方法。 - 【請求項7】 EL素子を消灯させるためにハイ状態か
らロー状態の制御信号を発生させるステップと、 前記制御信号が遅延回路に入力されると、前記遅延回路
のスイッチがオンとなることで遅延動作が開始するステ
ップと、 前記制御信号が制御回路に入力されると、前記制御回路
はロー信号を前記遅延回路に出力するステップと、 前記遅延回路に前記ロー信号が入力されると、前記遅延
回路の時定数にしたがって減少させた信号を出力するス
テップと、 前記信号が第1のスイッチング回路に入力されると、前
記第1のスイッチング回路が昇圧コイルの電流を前記信
号に応じて減少するステップとを有する制御方法。 - 【請求項8】前記遅延回路の前記時定数は、10μse
c以上かつ1msec以下である請求項6に記載の制御
方法。 - 【請求項9】 電源と、 前記電源からの電力で駆動する請求項1乃至5のいずれ
かに記載のEL駆動回路と、 を有する電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002101310A JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | El駆動回路、el駆動回路の制御方法及び電子機器 |
EP02254510A EP1276352A3 (en) | 2001-07-06 | 2002-06-27 | EL driving circuit, control method and electronic apparatus |
US10/187,563 US6674243B2 (en) | 2001-07-06 | 2002-07-02 | EL driving circuit, control method and electronic apparatus |
CN02126174A CN1396577A (zh) | 2001-07-06 | 2002-07-05 | 电致发光驱动电路、控制方法和电子设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001206049 | 2001-07-06 | ||
JP2001-206049 | 2001-07-06 | ||
JP2002101310A JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | El駆動回路、el駆動回路の制御方法及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003086364A true JP2003086364A (ja) | 2003-03-20 |
JP4080775B2 JP4080775B2 (ja) | 2008-04-23 |
Family
ID=26618272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002101310A Expired - Fee Related JP4080775B2 (ja) | 2001-07-06 | 2002-04-03 | El駆動回路、el駆動回路の制御方法及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6674243B2 (ja) |
EP (1) | EP1276352A3 (ja) |
JP (1) | JP4080775B2 (ja) |
CN (1) | CN1396577A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641260B1 (ko) | 2004-04-19 | 2006-11-03 | 산요덴키가부시키가이샤 | 구동 회로 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2372647B (en) * | 2001-02-26 | 2005-06-29 | Cambridge Consultants | Electronic circuits |
JP2004246320A (ja) * | 2003-01-20 | 2004-09-02 | Sanyo Electric Co Ltd | アクティブマトリクス駆動型表示装置 |
JP3989399B2 (ja) * | 2003-05-01 | 2007-10-10 | ローム株式会社 | 半導体集積回路装置 |
CN2636576Y (zh) * | 2003-06-19 | 2004-08-25 | 悦诚贸易(国际)有限公司 | 冷光片驱动装置 |
FR2874777B1 (fr) * | 2004-09-02 | 2007-01-05 | Sagem | Telephone mobile et procede d'utilisation de ce telephone mobile |
CN103208252B (zh) * | 2012-01-11 | 2017-05-24 | 深圳富泰宏精密工业有限公司 | 显示屏发光二极管控制电路 |
CN107733318B (zh) * | 2017-09-06 | 2020-10-09 | 深圳市道通智能航空技术有限公司 | 一种电机发音方法、装置、电子调速器和无人飞行器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3670960A (en) * | 1970-09-14 | 1972-06-20 | Robertshaw Controls Co | Control apparatus |
JPH02143297A (ja) * | 1988-11-25 | 1990-06-01 | Alps Electric Co Ltd | El表示素子の駆動回路 |
JPH0765952A (ja) * | 1993-08-31 | 1995-03-10 | Nec Kansai Ltd | 分散型el素子の駆動回路 |
US5559402A (en) * | 1994-08-24 | 1996-09-24 | Hewlett-Packard Company | Power circuit with energy recovery for driving an electroluminescent device |
US6072477A (en) * | 1996-07-10 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | El display and driving circuit for the same |
US6204609B1 (en) * | 2000-01-13 | 2001-03-20 | Durel Corporation | Enhanced inverter for powering an EL lamp |
-
2002
- 2002-04-03 JP JP2002101310A patent/JP4080775B2/ja not_active Expired - Fee Related
- 2002-06-27 EP EP02254510A patent/EP1276352A3/en not_active Withdrawn
- 2002-07-02 US US10/187,563 patent/US6674243B2/en not_active Expired - Fee Related
- 2002-07-05 CN CN02126174A patent/CN1396577A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641260B1 (ko) | 2004-04-19 | 2006-11-03 | 산요덴키가부시키가이샤 | 구동 회로 |
Also Published As
Publication number | Publication date |
---|---|
US6674243B2 (en) | 2004-01-06 |
JP4080775B2 (ja) | 2008-04-23 |
CN1396577A (zh) | 2003-02-12 |
EP1276352A2 (en) | 2003-01-15 |
US20030071575A1 (en) | 2003-04-17 |
EP1276352A3 (en) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4017960B2 (ja) | 駆動回路 | |
JPH09172786A (ja) | Mosゲート駆動用回路 | |
JP2009239972A (ja) | 圧電発振器 | |
JP2011244677A (ja) | スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器 | |
KR100449356B1 (ko) | 용량성 부하의 구동 회로 및 용량성 부하의 구동용 집적회로 | |
JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
JP4080775B2 (ja) | El駆動回路、el駆動回路の制御方法及び電子機器 | |
JPH09180880A (ja) | El素子駆動回路およびこれを用いるel素子照明装置 | |
JP2004522265A (ja) | 小形半導体ダイのためのelドライバ | |
US10548190B1 (en) | Negative voltage rail | |
JPH10248256A (ja) | 節電機能付きスイッチング電源装置 | |
US7218538B2 (en) | Power source device | |
JP2002051541A (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
JPH03230136A (ja) | 電子閃光装置 | |
JP4013011B2 (ja) | スイッチング電源回路 | |
TW200524254A (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
JPH10326674A (ja) | El素子の駆動回路 | |
JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
US5780975A (en) | Low cost inverter with both discrete and integrated power switches | |
JP2005143282A (ja) | 降圧型pwmコンバータ | |
JP2002058238A (ja) | スイッチング電源装置 | |
US6376934B1 (en) | Voltage waveform generator | |
US7012383B2 (en) | Digital-dimming control method and module for dimming operation of a cold cathode fluorescent lamp | |
JP4249401B2 (ja) | Dc−dcコンバータ | |
JP2916927B2 (ja) | 発振回路のサージ電圧吸収回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |