JP4249401B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP4249401B2 JP4249401B2 JP2001084590A JP2001084590A JP4249401B2 JP 4249401 B2 JP4249401 B2 JP 4249401B2 JP 2001084590 A JP2001084590 A JP 2001084590A JP 2001084590 A JP2001084590 A JP 2001084590A JP 4249401 B2 JP4249401 B2 JP 4249401B2
- Authority
- JP
- Japan
- Prior art keywords
- turned
- fet
- transistor
- mos
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器（例えば、携帯電話機、ＰＨＳ電話機、パソコン、遊技機等）の分野において使用されるＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
以下、従来例について説明する。
【０００３】
(1) ：ＤＣ−ＤＣコンバータの構成の説明
従来例のＤＣ−ＤＣコンバータを図７に示す。図７に示したように、ＤＣ−ＤＣコンバータ（この例では、自励式降圧型チョッパー回路）には、過電流検出回路１、主スイッチとして機能する主スイッチング素子Ｓ１、主スイッチング素子Ｓ１の駆動用トランジスタＱ１、トランジスタＱ２、コイルＬ１（平滑用チョークコイル）、抵抗Ｒ１〜Ｒ３、コンデンサＣ１（入力コンデンサ）、Ｃ２（出力コンデンサ）、ダイオードＤ１、Ｄ２、コンパレータ２等が設けてある。
【０００４】
また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４は出力端子であり、Ｖinは入力端子Ｔ１の入力電圧、Ｖout は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖref はコンパレータ２の参照電圧を示す。
【０００５】
この場合、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、抵抗Ｒ１、ダイオードＤ２は発振部を構成する素子であり、ダイオードＤ１はフライホイール用のダイオード（転流素子）である。また、抵抗Ｒ２、Ｒ３は出力電圧ＶOUT を分圧する抵抗であり、コンパレータ２は前記抵抗Ｒ２、Ｒ３の分圧点の電位を参照電圧Ｖref と比較し、比較結果をトランジスタＱ２のベースへ印加するものである。なお、この例では、入力端子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。
【０００６】
(2) ：変形例の説明
従来例回路の素子特性図を図８に示す。図８は、ダイオードとＭＯＳ−ＦＥＴの電圧電流特性を示した図であり、横軸は順電圧（順方向電圧）ＶＦ、縦軸は順電流（順方向電流）ＩＦを示す。また、前記ダイオードの特性は実線で示し、ＭＯＳ−ＦＥＴの特性は点線で示してある。
【０００７】
この特性図に示すように、ダイオードがオンになり順電流ＩＦが流れた場合、その順電圧ＶＦは大きくなる。これに対してＭＯＳ−ＦＥＴがオンになり、順電流ＩＦが流れた場合、その順電圧ＶＦは、ダイオードの順電圧に比べて極めて小さくなる。
【０００８】
ところで、図７の例では、転流素子にダイオードＤ１を使用していた。このダイオードＤ１は順電圧ＶＦが大きいため、電力損失が大きくなってしまう。そこで、転流素子ダイオードＤ１と並列にＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ、又はＰチャンネルＭＯＳ−ＦＥＴ）を接続した転流回路（図２のダイオードＤ１とＭＯＳ−ＦＥＴＭ１との並列回路と同じ構成の回路）を用い電力損失を低減することが考えられていた。なお、前記転流回路にはＭＯＳ−ＦＥＴを駆動するための駆動回路（図２と同じ回路）も接続されているものとする。
【０００９】
(3) ：動作の説明
図７に示したＤＣ−ＤＣコンバータの動作は次の通りである。この場合、転流素子はダイオードＤ１のみであり、前記変形例のＭＯＳ−ＦＥＴは接続されていないものとする。
【００１０】
先ず、抵抗Ｒ２、Ｒ３の分圧点であるｅ点の電位が参照電圧Ｖref より低い時は、コンパレータ２の出力がローレベルとなり、トランジスタＱ２がオフである。この時、抵抗Ｒ１→トランジスタＱ１のベース（ｂ点）→エミッタ→ＧＮＤの経路で電流が流れ、駆動用トランジスタＱ１がオンになる。
【００１１】
このようにしてトランジスタＱ１がオンになると、主スイッチング素子Ｓ１がオンになり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れ、コンデンサＣ２を充電する。その後、出力電圧Ｖout が一定値以上になり、ｅ点の電位がコンパレータ２の参照電圧Ｖref より高くなると、コンパレータ２からハイレベルの信号が出力され、トランジスタＱ２がオンとなり、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフとなる。
【００１２】
前記のように、主スイッチング素子Ｓ１がオフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点の電位は降下し、トランジスタＱ１、主スイッチング素子Ｓ１のオフ状態を確実にする。なお、ダイオードＤ２がオンの場合、トランジスタＱ１のベース電位も低く維持され、トランジスタＱ１がオンになるのを防止する。
【００１３】
一方、前記のように主スイッチング素子Ｓ１がオフになると、コイルＬ１に蓄えられていた磁束（電磁エネルギー）によりダイオードＤ１が順方向バイアスされ、Ｌ１→Ｃ２→Ｄ１→Ｌ１の経路で電流が流れ、再びコンデンサＣ２を充電する。
【００１４】
前記のようにして転流ダイオードＤ１にコイルＬ１の磁束（電磁エネルギー）が減少する様電流が流れ、電流値が減少し、順方向電圧が低下し、トランジスタＱ１のベース電圧が閾値まで達すると、再び、前記と同様にして、主スイッチング素子Ｓ１がオンとなり、前記動作を繰り返す。以上のようにして、発振部にダイオードＤ２を設けたことにより、安定した発振動作を行うことができる。
【００１５】
更に、前記動作において、主スイッチング素子Ｓ１に過電流が流れると、過電流検出回路１が前記過電流を検出し、該過電流検出回路１からの出力信号によりトランジスタＱ２を強制的にオンにする。このため、トランジスタＱ１はオフとなり主スイッチング素子Ｓ１もオフになる。なお、転流ダイオードＤ１と並列にＭＯＳ−ＦＥＴを接続した場合でも、基本的な動作は同じである。
【００１６】
(4) ：各部の波形の説明
図７に示したＤＣ−ＤＣコンバータの各部の波形図を図９に示す。図９において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１がオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図はトランジスタＱ１のベース電圧の各波形を示す。また、横軸のｔ０〜ｔ４は各タイミングを示す。なお、以下の説明では、転流素子はダイオードＤ１のみであり、前記変形例のＭＯＳ−ＦＥＴは接続されていないものとする。
【００１７】
タイミングｔ０では、駆動用トランジスタＱ１がオン、主スイッチング素子Ｓ１がオン、ダイオードＤ１、Ｄ２がオフ、トランジスタＱ２がオフである。この時電位ａはハイレベルの電位、ｂ点の電位もハイレベルの電位である。この状態から、タイミングｔ１になると、トランジスタＱ２がオン、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフ、ダイオードＤ１、Ｄ２がオンとなる。
【００１８】
この時、タイオードＤ１には、大きな順方向電流ＩＦ（Ｄ図参照）が流れるので、電位ａが低下し（Ａ図参照）、ダイオードＤ１の順方向電圧ＶＦ分だけ負の電位となる（Ｂ図参照）。また、ダイオードＤ２もオンになるので、トランジスタＱ１のベース電位（又はベース電圧）（Ｅ図参照）は低下する。
【００１９】
その後、タイミングｔ２になると、再び、トランジスタＱ１がオン、主スイッチング素子Ｓ１がオン、ダイオードＤ１、Ｄ２がオフ、トランジスタＱ２がオフとなる。この時、電位ａはハイレベルの電位、ｂ点の電位もハイレベルの電位となる。以下、同様なタイミングで各部の波形が変化する。
【００２０】
(5) ：同期整流時の各部波形の説明
図７に示した回路の同期整流時の各部波形図を図１０に示す。図１０において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１、又は同期整流用ＭＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図は同期整流用ＭＯＳ−ＦＥＴに流れる電流、Ｆ図はトランジスタＱ１のベース電圧（又は電位）の各波形を示す。
【００２１】
また、横軸のｔ０〜ｔ４、及びｔｍは各タイミングを示す。なお、以下の説明では、前記変形例のように、転流素子Ｄ１と並列に同期整流用ＭＯＳ−ＦＥＴを並列接続した転流回路が使用されているものとする。前記動作において、同期整流時の各部の波形は図１０のようになる。
【００２２】
タイミングｔ０〜ｔ１では、Ｑ１オン、Ｑ２オフ、Ｓ１オン、転流回路のＤ１及びＭＯＳ−ＦＥＴオフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路に電流が流れコンデンサＣ２を充電する。
【００２３】
次に、タイミングｔ１〜ｔ２では、Ｑ２オン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→転流回路→Ｌ１の経路に電流が流れコンデンサＣ２を充電する。この場合、先ず、タイミングｔ１〜ｔｍまでの短時間（一瞬の間）では、転流ダイオードＤ１が先にオンとなり、該転流ダイオードＤ１に一時的に大電流が流れる（Ｄ図参照）。この時、転流回路のＭＯＳ−ＦＥＴはオフ状態である。そのため、転流ダイオードＤ１のオン時の順方向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の電位は一時的に下降（Ｄ２の電圧降下分だけ負の電位となる）し（Ｂ図参照）、トランジスタＱ１のベース電位も一時的に下降する（Ｆ図参照）。
【００２４】
その後、タイミングｔｍから転流回路のＭＯＳ−ＦＥＴがオンとなり、転流ダイオードＤ１に流れていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴ側に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−ＦＥＴの順方向電圧ＶＦは小さく（ダイオードＤ２の順方向電圧より小さく）なる（図Ｃ参照）。また、電位ａが上昇するためトランジスタＱ１のベース電位も上昇する（Ｆ図参照）。
【００２５】
次に、タイミングｔ２〜ｔ３では、再び、Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサＣ２を充電する。以降、同様な動作を繰り返す。
【００２６】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【００２７】
前記従来の回路では、転流素子にダイオードＤ１を使用していた。この場合、前記ダイオードＤ１は順方向電圧が大きいため、電力損失が大きくなってしまうという問題点があった。そこで、前記転流ダイオードＤ１と並列に同期整流用ＭＯＳ−ＦＥＴを接続した転流回路を使用することで、電力損失を低減することが行われていた。ところが、前記転流回路の転流素子にＭＯＳ−ＦＥＴを使用すると次のような問題が発生していた。
【００２８】
すなわち、従来例の回路において、ダイオードＤ２の順方向電圧をＶＦ（Ｄ２）、転流素子（ダイオードＤ１又はＭＯＳ−ＦＥＴ）の順方向電圧をＶＦ（ａ）、トランジスタＱ１のベース−エミッタ間電圧をＶBE（Ｑ１）とした場合、ＶBE（Ｑ１）＝ＶＦ（Ｄ２）−ＶＦ（ａ）の関係がある。
【００２９】
従って、転流素子にＭＯＳ−ＦＥＴを使用すると、ＶＦ（ａ）が小さくなるため、主スイッチング素子Ｓ１がオフの時に、トランジスタＱ１のノイズマージンが小さくなり、オンしてしまうことがある。そのため、確実な動作ができなくなる。
【００３０】
本発明は、このような従来の課題を解決し、転流回路の転流素子にＭＯＳ−ＦＥＴを使用した場合でも、確実な動作ができるようにすることを目的とする。
【００３１】
【課題を解決するための手段】
本発明は前記の目的を達成するため、主スイッチ（バイポーラ型トランジスタ、ＮチャンネルＭＯＳ−ＦＥＴ、ＰチャンネルのＭＯＳ−ＦＥＴ等）と、平滑用のコイルと、出力用のコンデンサを直列接続し、前記コイルとコンデンサの直列回路と並列に、同期整流用ＭＯＳ−ＦＥＴを含む転流回路を接続すると共に、前記主スイッチを駆動する駆動用トランジスタと、該駆動用トランジスタに制御電流を供給する抵抗と、該抵抗の一端と前記駆動用トランジスタの制御電極とに接続され、前記主スイッチがオンの時非導通でオフの時導通するダイオードを設け、前記ダイオードは、前記駆動用トランジスタの制御用電極と前記抵抗の一端側にアノードを接続し、前記主スイッチとコイル間にカソードを接続することで、前記主スイッチとコイル間の電位を監視し、主スイッチがオフの時、該主スイッチの駆動用トランジスタをオフ状態に維持する機能を備えたＤＣ−ＤＣコンバータであって、前記主スイッチがオフし、前記同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段を設けたことを特徴とする。
【００３２】
また、前記制御手段は、前記同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出した際、前記主スイッチのオフ状態を維持するように、前記駆動用トランジスタの制御電圧を制御するトランジスタを備えていることを特徴とする。
【００３３】
（作用）
前記構成によれば、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、前記制御手段は同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う。
【００３４】
このため、同期整流用ＭＯＳ−ＦＥＴを使用した場合でも、主スイッチがオフの時に、従来のように駆動用トランジスタのノイズマージンが小さくならず、主スイッチがオンしてしまうことを防止できる。そのため確実な動作ができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３６】
§１：ＤＣ−ＤＣコンバータの概要説明
本発明の原理説明図を図１に示す。図１において、Ｓ１は主スイッチング素子（前記主スイッチに対応する）、Ｄ２はダイオード、Ｌ１は平滑用のチョークコイル（以下、単に「コイル」と記す）、Ｒ１は起動抵抗（以下、単に「抵抗」と記す）、Ｃinは入力コンデンサ、Ｃout は出力コンデンサ、Ｑ１は主スイッチング素子Ｓ１の駆動用トランジスタ、▲１▼は主スイッチング素子Ｓ１のドライブ回路、▲２▼はＭＯＳ−ＦＥＴを含む転流回路、▲３▼は制御回路、▲４▼は制御手段を示す。また、Ｖinは入力電圧、Ｖout は出力電圧、電圧Ｖc は外部からの印加電圧を示す。
【００３７】
この回路は、主スイッチング素子Ｓ１と、コイルＬ１と、転流回路▲２▼と、入力コンデンサＣinと、出力コンデンサＣout からなる、高い入力電圧Ｖinを低い出力電圧Ｖout に変換するＤＣ−ＤＣコンバータ（自励式降圧型チョッパー回路）である。
【００３８】
このＤＣ−ＤＣコンバータでは、出力電圧Ｖout を安定にする制御回路▲３▼と、前記主スイッチング素子Ｓ１をドライブするドライブ回路▲１▼と、該ドライブ回路▲１▼を介して主スイッチング素子Ｓ１を駆動する駆動用トランジスタＱ１と、該駆動用トランジスタＱ１のベース電流を供給する抵抗Ｒ１と、前記主スイッチング素子Ｓ１がオフの時導通するダイオードＤ２を備えている。
【００３９】
また、前記ＤＣ−ＤＣコンバータには、前記主スイッチング素子Ｓ１がオフし、前記転流回路▲２▼の同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御する制御手段▲４▼を備えている。
【００４０】
§２：ＤＣ−ＤＣコンバータの具体例の説明
ＤＣ−ＤＣコンバータを図２に示す。図２は図１に示したＤＣ−ＤＣコンバータの具体例（自励式降圧型チョッパー回路）であり、該ＤＣ−ＤＣコンバータには、過電流検出回路１、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、トランジスタＱ２〜Ｑ５、コイルＬ１、抵抗Ｒ１〜Ｒ３、Ｒ５〜Ｒ８、ＲＳ、コンデンサＣ１（入力コンデンサ）、Ｃ２（出力コンデンサ）、ダイオードＤ１〜Ｄ３、コンパレータ２、電流検出回路３、ドライバ４、転流回路のＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）Ｍ１等が設けてある。
【００４１】
また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４は出力端子であり、Ｖinは入力端子Ｔ１の入力電圧、Ｖout は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖref はコンパレータ２の参照電圧を示す。なお、この例では、入力端子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。
【００４２】
この場合、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、ダイオードＤ２、抵抗Ｒ１は発振部を構成する素子であり、ダイオードＤ１は転流用ダイオード（以下、単に「ダイオード」とも記す）、Ｍ１は同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）である。また、抵抗Ｒ２、Ｒ３は出力電圧ＶOUT を分圧する抵抗であり、コンパレータ２はｅ点の電位（又は電圧）を参照電圧Ｖref と比較し、比較結果をトランジスタＱ２のベースへ印加するものである。
【００４３】
更に、前記回路において、抵抗Ｒ５、Ｒ６、トランジスタＱ３からなる回路は、同期整流用ＭＯＳ−ＦＥＴＭ１がオンしている時、駆動用トランジスタＱ１をオフにする為の回路である。なお、前記転流用ダイオードＤ１を無くし、ＭＯＳ−ＦＥＴＭ１の内蔵ダイオードを転流用ダイオードとして利用することも可能である。
【００４４】
§３：動作の説明
図２に示したＤＣ−ＤＣコンバータの動作は次の通りである。抵抗Ｒ２、Ｒ３の分圧点であるｅ点の電位が参照電圧Ｖref より低い時は、コンパレータ２の出力がローレベルとなり、トランジスタＱ２がオフである。この状態で、Ｒ１→Ｑ１のベース（ｂ点）→エミッタ→ＧＮＤの経路で電流が流れ、駆動用トランジスタＱ１がオンになる。
【００４５】
このようにしてトランジスタＱ１がオンになると、主スイッチング素子Ｓ１がオンになり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れコンデンサＣ２を充電する。そして、出力端子Ｔ３の出力電圧Ｖout が一定値以上になり、ｅ点の電位が参照電圧Ｖref より高くなると、コンパレータ２からハイレベルの信号が出力され、トランジスタＱ２がオンとなり、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフとなる。
【００４６】
前記のように、主スイッチング素子Ｓ１がオフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点の電圧（電位）は降下し、トランジスタＱ１、主スイッチング素子Ｓ１のオフ状態を確実にする。なお、ダイオードＤ２がオンの場合、トランジスタＱ１のベース電圧も低く維持され、トランジスタＱ１がオンになるのを防止する。
【００４７】
一方、前記のように主スイッチング素子Ｓ１がオフになると、コイルＬ１に蓄えられていた磁束（電磁エネルギー）により、ダイオードＤ１が順方向バイアスされ、コイルＬ１→コンデンサＣ２→転流回路（Ｄ１、Ｍ１）の経路で電流が流れ、コンデンサＣ２を充電する。
【００４８】
前記のようにして転流ダイオードＤ１にコイルＬ１の磁束（電磁エネルギー）が減少する様電流が流れ、電流値が減少し、順方向電圧が低下し、トランジスタＱ１のベース電圧が閾値まで達すると、再び、前記と同様にして、主スイッチング素子Ｓ１がオンとなり、前記動作を繰り返す。以上のようにして、発振部にダイオードＤ２を設けたことにより、安定した発振動作を行うことができる。
【００４９】
また、前記動作において、主スイッチング素子Ｓ１に過電流が流れると、過電流検出回路１が前記過電流を検出し、該過電流検出回路１からの出力信号によりトランジスタＱ２を強制的にオンにする。このため、トランジスタＱ１はオフとなり主スイッチング素子Ｓ１もオフになる。
【００５０】
また、転流回路のダイオードＤ１とＭＯＳ−ＦＥＴＭ１の動作の詳細は次の通りである。前記のようにして主スイッチング素子Ｓ１がオンになると、ｐ点は出力電圧Ｖout と同じ電位になり、ｐ点→抵抗Ｒ８→トランジスタＱ５のベース→トランジスタＱ５のエミッタ→ＧＮＤの経路で電流が流れ、該トランジスタＱ５がオンになる。このため、ドライバ４の入力電圧は略ＧＮＤレベルの低い値となり、該ドライバ４からローレベルの電圧がＭＯＳ−ＦＥＴＭ１のゲートに印加する。従って、ＭＯＳ−ＦＥＴＭ１はオフになる。
【００５１】
一方、主スイッチング素子Ｓ１がオフになると、コイルＬ１の電磁エネルギーにより、Ｌ１→Ｃ２→ＲＳ→Ｄ１→Ｌ１の経路で電流が流れ、転流ダイオードＤ１が一瞬オンになるが、この時、Ｌ１→ｐ点→Ｒ８→ｋ点→Ｄ３→Ｌ１→ｐ点の経路で電流が流れａ点の電位が低下する。
【００５２】
そのため、ｋ点の電位も低下し、トランジスタＱ５のベース電位が低下して該トランジスタＱ５がオフになる。このため、ドライバ４の入力電圧は上昇し、該ドライバ４からハイレベルの電圧がＭＯＳ−ＦＥＴＭ１のゲートに印加する。従って、ＭＯＳ−ＦＥＴＭ１はオンになる。この場合、ＭＯＳ−ＦＥＴＭ１はダイオードＤ１より少し遅れてオンになる。
【００５３】
また、電流検出回路３とトランジスタＱ４の詳細な動作は次の通りである。先ず、理想とする動作では、抵抗ＲＳの電圧（「ＶRS」とする）がゼロになった時トランジスタＱ４をオンにし、ＭＯＳ−ＦＥＴＭ１のゲート電圧をＧＮＤレベルにしてＭＯＳ−ＦＥＴＭ１をオフにする。そして、抵抗ＲＳの電圧（「ＶRS」とする）が或る値まで上昇した時、トランジスタＱ４がオフとなる。
【００５４】
しかし、現実の動作では、抵抗ＲＳの電圧（「ＶRS」）が或る値（「ＶRS1 」とする）以下の時トランジスタＱ４がオンする。この場合、電圧ＶRS1 が正の時、トランジスタＱ４がオンし、ＭＯＳ−ＦＥＴＭ１をオフするが、転流ダイオードＤ１がオンし、このダイオードＤ１に電流が流れ、この電流が減少し、順方向電圧ＶＦが低下し、トランジスタＱ１のベース電圧が閾値に達するとトランジスタＱ１がオンする。また、電圧ＶRS1 が負の時、トランジスタＱ４がオンし、ＶRS＝０の時と同様となる。しかし、この時の転流電流は、負の方向に少し流れる。
【００５５】
また、トランジスタＱ３の詳細な動作は次の通りである。ＭＯＳ−ＦＥＴＭ１のゲート電圧がローレベルの時（Ｍ１オフ時）は、抵抗Ｒ５とＲ６の接続点の電位はローレベルでありトランジスタＱ３はオフである。そのため、トランジスタＱ１のベースにはＧＮＤ電位は印加されていない。
【００５６】
しかし、ＭＯＳ−ＦＥＴＭ１のゲート電圧がハイレベルの時（Ｍ１オン時）は、抵抗Ｒ５とＲ６の接続点の電位はハイレベルとなり、トランジスタＱ３はオンする。この時、トランジスタＱ３のコレクタ電位は略ＧＮＤ電位となり、トランジスタＱ１のベースに略ＧＮＤレベルの電位が印加する。そのため、トランジスタＱ１のオフ状態を確実にする。
【００５７】
§４：同期整流時の各部波形の説明
図２に示したＤＣ−ＤＣコンバータの同期整流時の各部波形図を図３に示す。図３において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１、又は同期整流用ＭＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図は同期整流用ＭＯＳ−ＦＥＴに流れる電流、Ｆ図はトランジスタＱ１のベース電圧（又は電位）の各波形を示す。また、横軸のｔ０〜ｔ４、及びｔｍは各タイミングを示す。
【００５８】
前記動作において、同期整流時の各部の波形は図３のようになる。タイミングｔ０〜ｔ１では、Ｑ１オン、Ｑ２オフ、Ｓ１オン、転流回路のＤ１及びＭＯＳ−ＦＥＴＭ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路に電流が流れコンデンサＣ２を充電する。
【００５９】
次に、タイミングｔ１〜ｔ２では、Ｑ２オン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→Ｄ１→Ｌ１の経路に電流が流れコンデンサＣ２を充電する。この場合、先ず、タイミングｔ１〜ｔｍまでの短時間（一瞬の間）では、転流ダイオードＤ１が先にオンとなり、該転流ダイオードＤ１に一時的に大電流が流れる（Ｄ図参照）。
【００６０】
この時、転流回路のＭＯＳ−ＦＥＴはオフ状態である。そのため、転流ダイオードＤ１のオン時の順方向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の電位は一時的に下降（Ｄ２の電圧降下分だけ負の電位となる）し（Ｂ図参照）、トランジスタＱ１のベース電位も下降する（Ｆ図参照）。
【００６１】
その後、タイミングｔｍから転流回路のＭＯＳ−ＦＥＴがオンとなり、転流用ダイオードＤ１に流れていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴＭ１側に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−ＦＥＴＭ１の順方向電圧ＶＦは小さく（ダイオードＤ２の順方向電圧より小さく）なる（図Ｃ参照）。
【００６２】
この時、従来の同期整流の場合では、電位ａが上昇するためトランジスタＱ１のベース電位も上昇するが、本実施の形態では、ＭＯＳ−ＦＥＴＭ１がオンした時、ＭＯＳ−ＦＥＴＭ１のゲート電圧がハイレベルであるから、抵抗Ｒ５とＲ６の接続点の電位はハイレベルとなり、トランジスタＱ３はオンする。
【００６３】
この時、トランジスタＱ３のコレクタ電位は略ＧＮＤ電位となり、トランジスタＱ１のベースに略ＧＮＤレベルの低い電位が印加する（Ｆ図参照）。すなわち、主スイッチング素子Ｓ１がオフし、同期整流用ＭＯＳ−ＦＥＴＭ１がオンの時、抵抗Ｒ５、Ｒ６、トランジスタＱ３からなる回路でＭＯＳ−ＦＥＴＭ１がオンしていることを検出し、ＭＯＳ−ＦＥＴＭ１がオンの時は、主スイッチング素子Ｓ１がオフ状態を維持するようにトランジスタＱ１のベース電圧（制御電圧）を制御する。そのため、トランジスタＱ１のオフ状態を確実にする。
【００６４】
次に、タイミングｔ２〜ｔ３では、再び、Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサＣ２を充電する。以降、同様な動作を繰り返す。
【００６５】
§５：変形例の説明
ＤＣ−ＤＣコンバータの一部変更例を図４に示す。図４において、Ａ図は例１の回路図、Ｂ図は例２の回路図を示す。以下、図４に基づいて、ＤＣ−ＤＣコンバータ（自励式降圧型チョッパー回路）の一部変更例を説明する。
【００６６】
(1) ：例１の説明
例１は、主スイッチング素子Ｓ１に、ＰチャンネルＭＯＳ−ＦＥＴを使用した例であり他の素子は図２と同じである。図４のＡ図に示すように、主スイッチング素子Ｓ１として、ＰチャンネルＭＯＳ−ＦＥＴが使用されており、この主スイッチング素子Ｓ１を駆動するために、駆動用トランジスタＱ１と、抵抗Ｒ１、Ｒ２１、Ｒ２２と、ダイオードＤ２が設けてある。
【００６７】
そして、抵抗Ｒ１には電圧Ｖc が印加するようになっている。なお、主スイッチング素子Ｓ１を構成するＰチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレインをＤ、ゲートをＧで示してある。
【００６８】
この回路では、駆動用トランジスタＱ１がオンすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート（Ｇ）とソース（Ｓ）間に電圧がかかり、主スイッチング素子Ｓ１がオンする。また、駆動用トランジスタＱ１がオフすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート（Ｇ）とソース（Ｓ）間の電圧が下がり、主スイッチング素子Ｓ１がオフする。
【００６９】
(2) ：例２の説明
例２は、主スイッチング素子に、ＮチャンネルＭＯＳ−ＦＥＴを使用した例であり他の素子は図２と同じである。図４のＢ図に示すように、主スイッチング素子Ｓ１として、ＮチャンネルＭＯＳ−ＦＥＴが使用されており、この主スイッチング素子Ｓ１を駆動するために、トランジスタＱ１、Ｑ３１、Ｑ３２、Ｑ３３と、抵抗Ｒ１、Ｒ３１、Ｒ３２と、ダイオードＤ３１、Ｄ３２、Ｄ２と、コンデンサＣ３１等が設けてある。
【００７０】
そして、抵抗Ｒ１には電圧Ｖc が印加するようになっている。なお、主スイッチング素子Ｓ１を構成するＮチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレインをＤ、ゲートをＧで示してある。なお、前記ダイオードＤ３１及びコンデンサＣ１はブートストラップ回路を構成する素子である。
【００７１】
§６：駆動用トランジスタＱ１とダイオードＤ２部分のバリエーション
図４の一部変更例（その１）を図５に示し、図４の一部変更例（その２）を図６に示す。図５、６において、Ａ図は基本形、Ｂ図はバリエーション１、Ｃ図はバリエーション２を示す。以下、図５、６に基づいて、駆動用トランジスタＱ１とダイオードＤ２部分のバリエーションについて説明する。
【００７２】
図５のＡ図に示す基本形では、図のＸ点から見たＹ点とＺ点の特性が等しい時、対称性が一致しているとしている。ところで、前記基本形の場合、トランジスタＱ１のベース−エミッタ間のダイオード特性と、ダイオードＤ２の特性により対称性が一致する場合と一致しない場合がある。
【００７３】
対称性を一致させると、Ｚ点電位が略０Ｖになったとき、ＭＯＳ−ＦＥＴをオンさせることができる。また、対称性をずらすことにより、Ｚ点電位が０ＶでないときＭＯＳ−ＦＥＴをオンさせるようにすることもできる。
【００７４】
図５のＢ図に示すバリエーション１では、トランジスタＱ１と同じ特性のトランジスタＱ４１及びダイオードＤ２と同じ特性のダイオードＤ２１を追加することにより、対称性を一致させることができる。
【００７５】
また、図６のＣ図に示すように、抵抗Ｒ５１を追加、又は抵抗Ｒ５２を追加、或いは抵抗Ｒ５１、Ｒ５２を追加することにより、対称性を任意にずらすことができる。
【００７６】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００７７】
すなわち、本発明のＤＣ−ＤＣコンバータには、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段を備えている。
【００７８】
従って、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、前記制御手段は、同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う。
【００７９】
このため、同期整流用ＭＯＳ−ＦＥＴを使用した場合でも、主スイッチがオフの時に、従来のように駆動用トランジスタのノイズマージンが小さくならず、主スイッチがオンしてしまうことを防止できる。そのため確実な動作ができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の実施の形態におけるＤＣ−ＤＣコンバータを示した図である。
【図３】図２の各部波形図である。
【図４】本発明の実施の形態におけるＤＣ−ＤＣコンバータの一部変更例であり、Ａ図は例１の回路図、Ｂ図は例２の回路図である。
【図５】図４の一部変更例（その１）であり、Ａ図は基本形、Ｂ図はバリエーション１である。
【図６】図４の一部変更例（その２）であり、Ｃ図はバリエーション２である。
【図７】従来例のＤＣ−ＤＣコンバータを示した図である。
【図８】従来例回路の素子特性図である。
【図９】従来例回路の各部波形図である。
【図１０】従来例回路の同期整流した時の各部波形図である。
【符号の説明】
１ 過電流検出回路
２ コンパレータ
３ 電流検出回路
４ ドライバ
▲１▼ ドライブ回路
▲２▼ 転流回路
▲３▼ 制御回路
▲４▼ 制御手段
Ｓ１ 主スイッチング素子
Ｑ１ 駆動用トランジスタ
Ｑ２〜Ｑ５、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ４１ トランジスタ
Ｌ１ コイル（チョークコイル）
Ｒ１〜Ｒ８、ＲＳ、Ｒ１１、Ｒ１２ Ｒ３１、Ｒ３２、Ｒ５１、Ｒ５２ 抵抗
Ｃ１、Ｃ２、Ｃ３１ コンデンサ
Ｄ１〜Ｄ３、Ｄ２１、Ｄ３１、Ｄ３２ ダイオード
Ｍ１ 同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）
Ｔ１、Ｔ２ 入力端子
Ｔ３、Ｔ４ 出力端子
Ｖin 入力端子Ｔ１の入力電圧
Ｖout 端子Ｔ３の出力電圧
Ｖref 参照電圧
Ｖc 電圧
【発明の属する技術分野】
本発明は、各種電子機器（例えば、携帯電話機、ＰＨＳ電話機、パソコン、遊技機等）の分野において使用されるＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
以下、従来例について説明する。
【０００３】
(1) ：ＤＣ−ＤＣコンバータの構成の説明
従来例のＤＣ−ＤＣコンバータを図７に示す。図７に示したように、ＤＣ−ＤＣコンバータ（この例では、自励式降圧型チョッパー回路）には、過電流検出回路１、主スイッチとして機能する主スイッチング素子Ｓ１、主スイッチング素子Ｓ１の駆動用トランジスタＱ１、トランジスタＱ２、コイルＬ１（平滑用チョークコイル）、抵抗Ｒ１〜Ｒ３、コンデンサＣ１（入力コンデンサ）、Ｃ２（出力コンデンサ）、ダイオードＤ１、Ｄ２、コンパレータ２等が設けてある。
【０００４】
また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４は出力端子であり、Ｖinは入力端子Ｔ１の入力電圧、Ｖout は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖref はコンパレータ２の参照電圧を示す。
【０００５】
この場合、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、抵抗Ｒ１、ダイオードＤ２は発振部を構成する素子であり、ダイオードＤ１はフライホイール用のダイオード（転流素子）である。また、抵抗Ｒ２、Ｒ３は出力電圧ＶOUT を分圧する抵抗であり、コンパレータ２は前記抵抗Ｒ２、Ｒ３の分圧点の電位を参照電圧Ｖref と比較し、比較結果をトランジスタＱ２のベースへ印加するものである。なお、この例では、入力端子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。
【０００６】
(2) ：変形例の説明
従来例回路の素子特性図を図８に示す。図８は、ダイオードとＭＯＳ−ＦＥＴの電圧電流特性を示した図であり、横軸は順電圧（順方向電圧）ＶＦ、縦軸は順電流（順方向電流）ＩＦを示す。また、前記ダイオードの特性は実線で示し、ＭＯＳ−ＦＥＴの特性は点線で示してある。
【０００７】
この特性図に示すように、ダイオードがオンになり順電流ＩＦが流れた場合、その順電圧ＶＦは大きくなる。これに対してＭＯＳ−ＦＥＴがオンになり、順電流ＩＦが流れた場合、その順電圧ＶＦは、ダイオードの順電圧に比べて極めて小さくなる。
【０００８】
ところで、図７の例では、転流素子にダイオードＤ１を使用していた。このダイオードＤ１は順電圧ＶＦが大きいため、電力損失が大きくなってしまう。そこで、転流素子ダイオードＤ１と並列にＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ、又はＰチャンネルＭＯＳ−ＦＥＴ）を接続した転流回路（図２のダイオードＤ１とＭＯＳ−ＦＥＴＭ１との並列回路と同じ構成の回路）を用い電力損失を低減することが考えられていた。なお、前記転流回路にはＭＯＳ−ＦＥＴを駆動するための駆動回路（図２と同じ回路）も接続されているものとする。
【０００９】
(3) ：動作の説明
図７に示したＤＣ−ＤＣコンバータの動作は次の通りである。この場合、転流素子はダイオードＤ１のみであり、前記変形例のＭＯＳ−ＦＥＴは接続されていないものとする。
【００１０】
先ず、抵抗Ｒ２、Ｒ３の分圧点であるｅ点の電位が参照電圧Ｖref より低い時は、コンパレータ２の出力がローレベルとなり、トランジスタＱ２がオフである。この時、抵抗Ｒ１→トランジスタＱ１のベース（ｂ点）→エミッタ→ＧＮＤの経路で電流が流れ、駆動用トランジスタＱ１がオンになる。
【００１１】
このようにしてトランジスタＱ１がオンになると、主スイッチング素子Ｓ１がオンになり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れ、コンデンサＣ２を充電する。その後、出力電圧Ｖout が一定値以上になり、ｅ点の電位がコンパレータ２の参照電圧Ｖref より高くなると、コンパレータ２からハイレベルの信号が出力され、トランジスタＱ２がオンとなり、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフとなる。
【００１２】
前記のように、主スイッチング素子Ｓ１がオフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点の電位は降下し、トランジスタＱ１、主スイッチング素子Ｓ１のオフ状態を確実にする。なお、ダイオードＤ２がオンの場合、トランジスタＱ１のベース電位も低く維持され、トランジスタＱ１がオンになるのを防止する。
【００１３】
一方、前記のように主スイッチング素子Ｓ１がオフになると、コイルＬ１に蓄えられていた磁束（電磁エネルギー）によりダイオードＤ１が順方向バイアスされ、Ｌ１→Ｃ２→Ｄ１→Ｌ１の経路で電流が流れ、再びコンデンサＣ２を充電する。
【００１４】
前記のようにして転流ダイオードＤ１にコイルＬ１の磁束（電磁エネルギー）が減少する様電流が流れ、電流値が減少し、順方向電圧が低下し、トランジスタＱ１のベース電圧が閾値まで達すると、再び、前記と同様にして、主スイッチング素子Ｓ１がオンとなり、前記動作を繰り返す。以上のようにして、発振部にダイオードＤ２を設けたことにより、安定した発振動作を行うことができる。
【００１５】
更に、前記動作において、主スイッチング素子Ｓ１に過電流が流れると、過電流検出回路１が前記過電流を検出し、該過電流検出回路１からの出力信号によりトランジスタＱ２を強制的にオンにする。このため、トランジスタＱ１はオフとなり主スイッチング素子Ｓ１もオフになる。なお、転流ダイオードＤ１と並列にＭＯＳ−ＦＥＴを接続した場合でも、基本的な動作は同じである。
【００１６】
(4) ：各部の波形の説明
図７に示したＤＣ−ＤＣコンバータの各部の波形図を図９に示す。図９において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１がオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図はトランジスタＱ１のベース電圧の各波形を示す。また、横軸のｔ０〜ｔ４は各タイミングを示す。なお、以下の説明では、転流素子はダイオードＤ１のみであり、前記変形例のＭＯＳ−ＦＥＴは接続されていないものとする。
【００１７】
タイミングｔ０では、駆動用トランジスタＱ１がオン、主スイッチング素子Ｓ１がオン、ダイオードＤ１、Ｄ２がオフ、トランジスタＱ２がオフである。この時電位ａはハイレベルの電位、ｂ点の電位もハイレベルの電位である。この状態から、タイミングｔ１になると、トランジスタＱ２がオン、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフ、ダイオードＤ１、Ｄ２がオンとなる。
【００１８】
この時、タイオードＤ１には、大きな順方向電流ＩＦ（Ｄ図参照）が流れるので、電位ａが低下し（Ａ図参照）、ダイオードＤ１の順方向電圧ＶＦ分だけ負の電位となる（Ｂ図参照）。また、ダイオードＤ２もオンになるので、トランジスタＱ１のベース電位（又はベース電圧）（Ｅ図参照）は低下する。
【００１９】
その後、タイミングｔ２になると、再び、トランジスタＱ１がオン、主スイッチング素子Ｓ１がオン、ダイオードＤ１、Ｄ２がオフ、トランジスタＱ２がオフとなる。この時、電位ａはハイレベルの電位、ｂ点の電位もハイレベルの電位となる。以下、同様なタイミングで各部の波形が変化する。
【００２０】
(5) ：同期整流時の各部波形の説明
図７に示した回路の同期整流時の各部波形図を図１０に示す。図１０において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１、又は同期整流用ＭＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図は同期整流用ＭＯＳ−ＦＥＴに流れる電流、Ｆ図はトランジスタＱ１のベース電圧（又は電位）の各波形を示す。
【００２１】
また、横軸のｔ０〜ｔ４、及びｔｍは各タイミングを示す。なお、以下の説明では、前記変形例のように、転流素子Ｄ１と並列に同期整流用ＭＯＳ−ＦＥＴを並列接続した転流回路が使用されているものとする。前記動作において、同期整流時の各部の波形は図１０のようになる。
【００２２】
タイミングｔ０〜ｔ１では、Ｑ１オン、Ｑ２オフ、Ｓ１オン、転流回路のＤ１及びＭＯＳ−ＦＥＴオフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路に電流が流れコンデンサＣ２を充電する。
【００２３】
次に、タイミングｔ１〜ｔ２では、Ｑ２オン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→転流回路→Ｌ１の経路に電流が流れコンデンサＣ２を充電する。この場合、先ず、タイミングｔ１〜ｔｍまでの短時間（一瞬の間）では、転流ダイオードＤ１が先にオンとなり、該転流ダイオードＤ１に一時的に大電流が流れる（Ｄ図参照）。この時、転流回路のＭＯＳ−ＦＥＴはオフ状態である。そのため、転流ダイオードＤ１のオン時の順方向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の電位は一時的に下降（Ｄ２の電圧降下分だけ負の電位となる）し（Ｂ図参照）、トランジスタＱ１のベース電位も一時的に下降する（Ｆ図参照）。
【００２４】
その後、タイミングｔｍから転流回路のＭＯＳ−ＦＥＴがオンとなり、転流ダイオードＤ１に流れていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴ側に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−ＦＥＴの順方向電圧ＶＦは小さく（ダイオードＤ２の順方向電圧より小さく）なる（図Ｃ参照）。また、電位ａが上昇するためトランジスタＱ１のベース電位も上昇する（Ｆ図参照）。
【００２５】
次に、タイミングｔ２〜ｔ３では、再び、Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサＣ２を充電する。以降、同様な動作を繰り返す。
【００２６】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【００２７】
前記従来の回路では、転流素子にダイオードＤ１を使用していた。この場合、前記ダイオードＤ１は順方向電圧が大きいため、電力損失が大きくなってしまうという問題点があった。そこで、前記転流ダイオードＤ１と並列に同期整流用ＭＯＳ−ＦＥＴを接続した転流回路を使用することで、電力損失を低減することが行われていた。ところが、前記転流回路の転流素子にＭＯＳ−ＦＥＴを使用すると次のような問題が発生していた。
【００２８】
すなわち、従来例の回路において、ダイオードＤ２の順方向電圧をＶＦ（Ｄ２）、転流素子（ダイオードＤ１又はＭＯＳ−ＦＥＴ）の順方向電圧をＶＦ（ａ）、トランジスタＱ１のベース−エミッタ間電圧をＶBE（Ｑ１）とした場合、ＶBE（Ｑ１）＝ＶＦ（Ｄ２）−ＶＦ（ａ）の関係がある。
【００２９】
従って、転流素子にＭＯＳ−ＦＥＴを使用すると、ＶＦ（ａ）が小さくなるため、主スイッチング素子Ｓ１がオフの時に、トランジスタＱ１のノイズマージンが小さくなり、オンしてしまうことがある。そのため、確実な動作ができなくなる。
【００３０】
本発明は、このような従来の課題を解決し、転流回路の転流素子にＭＯＳ−ＦＥＴを使用した場合でも、確実な動作ができるようにすることを目的とする。
【００３１】
【課題を解決するための手段】
本発明は前記の目的を達成するため、主スイッチ（バイポーラ型トランジスタ、ＮチャンネルＭＯＳ−ＦＥＴ、ＰチャンネルのＭＯＳ−ＦＥＴ等）と、平滑用のコイルと、出力用のコンデンサを直列接続し、前記コイルとコンデンサの直列回路と並列に、同期整流用ＭＯＳ−ＦＥＴを含む転流回路を接続すると共に、前記主スイッチを駆動する駆動用トランジスタと、該駆動用トランジスタに制御電流を供給する抵抗と、該抵抗の一端と前記駆動用トランジスタの制御電極とに接続され、前記主スイッチがオンの時非導通でオフの時導通するダイオードを設け、前記ダイオードは、前記駆動用トランジスタの制御用電極と前記抵抗の一端側にアノードを接続し、前記主スイッチとコイル間にカソードを接続することで、前記主スイッチとコイル間の電位を監視し、主スイッチがオフの時、該主スイッチの駆動用トランジスタをオフ状態に維持する機能を備えたＤＣ−ＤＣコンバータであって、前記主スイッチがオフし、前記同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段を設けたことを特徴とする。
【００３２】
また、前記制御手段は、前記同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出した際、前記主スイッチのオフ状態を維持するように、前記駆動用トランジスタの制御電圧を制御するトランジスタを備えていることを特徴とする。
【００３３】
（作用）
前記構成によれば、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、前記制御手段は同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う。
【００３４】
このため、同期整流用ＭＯＳ−ＦＥＴを使用した場合でも、主スイッチがオフの時に、従来のように駆動用トランジスタのノイズマージンが小さくならず、主スイッチがオンしてしまうことを防止できる。そのため確実な動作ができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３６】
§１：ＤＣ−ＤＣコンバータの概要説明
本発明の原理説明図を図１に示す。図１において、Ｓ１は主スイッチング素子（前記主スイッチに対応する）、Ｄ２はダイオード、Ｌ１は平滑用のチョークコイル（以下、単に「コイル」と記す）、Ｒ１は起動抵抗（以下、単に「抵抗」と記す）、Ｃinは入力コンデンサ、Ｃout は出力コンデンサ、Ｑ１は主スイッチング素子Ｓ１の駆動用トランジスタ、▲１▼は主スイッチング素子Ｓ１のドライブ回路、▲２▼はＭＯＳ−ＦＥＴを含む転流回路、▲３▼は制御回路、▲４▼は制御手段を示す。また、Ｖinは入力電圧、Ｖout は出力電圧、電圧Ｖc は外部からの印加電圧を示す。
【００３７】
この回路は、主スイッチング素子Ｓ１と、コイルＬ１と、転流回路▲２▼と、入力コンデンサＣinと、出力コンデンサＣout からなる、高い入力電圧Ｖinを低い出力電圧Ｖout に変換するＤＣ−ＤＣコンバータ（自励式降圧型チョッパー回路）である。
【００３８】
このＤＣ−ＤＣコンバータでは、出力電圧Ｖout を安定にする制御回路▲３▼と、前記主スイッチング素子Ｓ１をドライブするドライブ回路▲１▼と、該ドライブ回路▲１▼を介して主スイッチング素子Ｓ１を駆動する駆動用トランジスタＱ１と、該駆動用トランジスタＱ１のベース電流を供給する抵抗Ｒ１と、前記主スイッチング素子Ｓ１がオフの時導通するダイオードＤ２を備えている。
【００３９】
また、前記ＤＣ−ＤＣコンバータには、前記主スイッチング素子Ｓ１がオフし、前記転流回路▲２▼の同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御する制御手段▲４▼を備えている。
【００４０】
§２：ＤＣ−ＤＣコンバータの具体例の説明
ＤＣ−ＤＣコンバータを図２に示す。図２は図１に示したＤＣ−ＤＣコンバータの具体例（自励式降圧型チョッパー回路）であり、該ＤＣ−ＤＣコンバータには、過電流検出回路１、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、トランジスタＱ２〜Ｑ５、コイルＬ１、抵抗Ｒ１〜Ｒ３、Ｒ５〜Ｒ８、ＲＳ、コンデンサＣ１（入力コンデンサ）、Ｃ２（出力コンデンサ）、ダイオードＤ１〜Ｄ３、コンパレータ２、電流検出回路３、ドライバ４、転流回路のＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）Ｍ１等が設けてある。
【００４１】
また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４は出力端子であり、Ｖinは入力端子Ｔ１の入力電圧、Ｖout は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖref はコンパレータ２の参照電圧を示す。なお、この例では、入力端子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。
【００４２】
この場合、主スイッチング素子Ｓ１、駆動用トランジスタＱ１、ダイオードＤ２、抵抗Ｒ１は発振部を構成する素子であり、ダイオードＤ１は転流用ダイオード（以下、単に「ダイオード」とも記す）、Ｍ１は同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）である。また、抵抗Ｒ２、Ｒ３は出力電圧ＶOUT を分圧する抵抗であり、コンパレータ２はｅ点の電位（又は電圧）を参照電圧Ｖref と比較し、比較結果をトランジスタＱ２のベースへ印加するものである。
【００４３】
更に、前記回路において、抵抗Ｒ５、Ｒ６、トランジスタＱ３からなる回路は、同期整流用ＭＯＳ−ＦＥＴＭ１がオンしている時、駆動用トランジスタＱ１をオフにする為の回路である。なお、前記転流用ダイオードＤ１を無くし、ＭＯＳ−ＦＥＴＭ１の内蔵ダイオードを転流用ダイオードとして利用することも可能である。
【００４４】
§３：動作の説明
図２に示したＤＣ−ＤＣコンバータの動作は次の通りである。抵抗Ｒ２、Ｒ３の分圧点であるｅ点の電位が参照電圧Ｖref より低い時は、コンパレータ２の出力がローレベルとなり、トランジスタＱ２がオフである。この状態で、Ｒ１→Ｑ１のベース（ｂ点）→エミッタ→ＧＮＤの経路で電流が流れ、駆動用トランジスタＱ１がオンになる。
【００４５】
このようにしてトランジスタＱ１がオンになると、主スイッチング素子Ｓ１がオンになり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れコンデンサＣ２を充電する。そして、出力端子Ｔ３の出力電圧Ｖout が一定値以上になり、ｅ点の電位が参照電圧Ｖref より高くなると、コンパレータ２からハイレベルの信号が出力され、トランジスタＱ２がオンとなり、トランジスタＱ１がオフ、主スイッチング素子Ｓ１がオフとなる。
【００４６】
前記のように、主スイッチング素子Ｓ１がオフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点の電圧（電位）は降下し、トランジスタＱ１、主スイッチング素子Ｓ１のオフ状態を確実にする。なお、ダイオードＤ２がオンの場合、トランジスタＱ１のベース電圧も低く維持され、トランジスタＱ１がオンになるのを防止する。
【００４７】
一方、前記のように主スイッチング素子Ｓ１がオフになると、コイルＬ１に蓄えられていた磁束（電磁エネルギー）により、ダイオードＤ１が順方向バイアスされ、コイルＬ１→コンデンサＣ２→転流回路（Ｄ１、Ｍ１）の経路で電流が流れ、コンデンサＣ２を充電する。
【００４８】
前記のようにして転流ダイオードＤ１にコイルＬ１の磁束（電磁エネルギー）が減少する様電流が流れ、電流値が減少し、順方向電圧が低下し、トランジスタＱ１のベース電圧が閾値まで達すると、再び、前記と同様にして、主スイッチング素子Ｓ１がオンとなり、前記動作を繰り返す。以上のようにして、発振部にダイオードＤ２を設けたことにより、安定した発振動作を行うことができる。
【００４９】
また、前記動作において、主スイッチング素子Ｓ１に過電流が流れると、過電流検出回路１が前記過電流を検出し、該過電流検出回路１からの出力信号によりトランジスタＱ２を強制的にオンにする。このため、トランジスタＱ１はオフとなり主スイッチング素子Ｓ１もオフになる。
【００５０】
また、転流回路のダイオードＤ１とＭＯＳ−ＦＥＴＭ１の動作の詳細は次の通りである。前記のようにして主スイッチング素子Ｓ１がオンになると、ｐ点は出力電圧Ｖout と同じ電位になり、ｐ点→抵抗Ｒ８→トランジスタＱ５のベース→トランジスタＱ５のエミッタ→ＧＮＤの経路で電流が流れ、該トランジスタＱ５がオンになる。このため、ドライバ４の入力電圧は略ＧＮＤレベルの低い値となり、該ドライバ４からローレベルの電圧がＭＯＳ−ＦＥＴＭ１のゲートに印加する。従って、ＭＯＳ−ＦＥＴＭ１はオフになる。
【００５１】
一方、主スイッチング素子Ｓ１がオフになると、コイルＬ１の電磁エネルギーにより、Ｌ１→Ｃ２→ＲＳ→Ｄ１→Ｌ１の経路で電流が流れ、転流ダイオードＤ１が一瞬オンになるが、この時、Ｌ１→ｐ点→Ｒ８→ｋ点→Ｄ３→Ｌ１→ｐ点の経路で電流が流れａ点の電位が低下する。
【００５２】
そのため、ｋ点の電位も低下し、トランジスタＱ５のベース電位が低下して該トランジスタＱ５がオフになる。このため、ドライバ４の入力電圧は上昇し、該ドライバ４からハイレベルの電圧がＭＯＳ−ＦＥＴＭ１のゲートに印加する。従って、ＭＯＳ−ＦＥＴＭ１はオンになる。この場合、ＭＯＳ−ＦＥＴＭ１はダイオードＤ１より少し遅れてオンになる。
【００５３】
また、電流検出回路３とトランジスタＱ４の詳細な動作は次の通りである。先ず、理想とする動作では、抵抗ＲＳの電圧（「ＶRS」とする）がゼロになった時トランジスタＱ４をオンにし、ＭＯＳ−ＦＥＴＭ１のゲート電圧をＧＮＤレベルにしてＭＯＳ−ＦＥＴＭ１をオフにする。そして、抵抗ＲＳの電圧（「ＶRS」とする）が或る値まで上昇した時、トランジスタＱ４がオフとなる。
【００５４】
しかし、現実の動作では、抵抗ＲＳの電圧（「ＶRS」）が或る値（「ＶRS1 」とする）以下の時トランジスタＱ４がオンする。この場合、電圧ＶRS1 が正の時、トランジスタＱ４がオンし、ＭＯＳ−ＦＥＴＭ１をオフするが、転流ダイオードＤ１がオンし、このダイオードＤ１に電流が流れ、この電流が減少し、順方向電圧ＶＦが低下し、トランジスタＱ１のベース電圧が閾値に達するとトランジスタＱ１がオンする。また、電圧ＶRS1 が負の時、トランジスタＱ４がオンし、ＶRS＝０の時と同様となる。しかし、この時の転流電流は、負の方向に少し流れる。
【００５５】
また、トランジスタＱ３の詳細な動作は次の通りである。ＭＯＳ−ＦＥＴＭ１のゲート電圧がローレベルの時（Ｍ１オフ時）は、抵抗Ｒ５とＲ６の接続点の電位はローレベルでありトランジスタＱ３はオフである。そのため、トランジスタＱ１のベースにはＧＮＤ電位は印加されていない。
【００５６】
しかし、ＭＯＳ−ＦＥＴＭ１のゲート電圧がハイレベルの時（Ｍ１オン時）は、抵抗Ｒ５とＲ６の接続点の電位はハイレベルとなり、トランジスタＱ３はオンする。この時、トランジスタＱ３のコレクタ電位は略ＧＮＤ電位となり、トランジスタＱ１のベースに略ＧＮＤレベルの電位が印加する。そのため、トランジスタＱ１のオフ状態を確実にする。
【００５７】
§４：同期整流時の各部波形の説明
図２に示したＤＣ−ＤＣコンバータの同期整流時の各部波形図を図３に示す。図３において、Ａ図はａ点の電位（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１、又は同期整流用ＭＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図は同期整流用ＭＯＳ−ＦＥＴに流れる電流、Ｆ図はトランジスタＱ１のベース電圧（又は電位）の各波形を示す。また、横軸のｔ０〜ｔ４、及びｔｍは各タイミングを示す。
【００５８】
前記動作において、同期整流時の各部の波形は図３のようになる。タイミングｔ０〜ｔ１では、Ｑ１オン、Ｑ２オフ、Ｓ１オン、転流回路のＤ１及びＭＯＳ−ＦＥＴＭ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経路に電流が流れコンデンサＣ２を充電する。
【００５９】
次に、タイミングｔ１〜ｔ２では、Ｑ２オン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→Ｄ１→Ｌ１の経路に電流が流れコンデンサＣ２を充電する。この場合、先ず、タイミングｔ１〜ｔｍまでの短時間（一瞬の間）では、転流ダイオードＤ１が先にオンとなり、該転流ダイオードＤ１に一時的に大電流が流れる（Ｄ図参照）。
【００６０】
この時、転流回路のＭＯＳ−ＦＥＴはオフ状態である。そのため、転流ダイオードＤ１のオン時の順方向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の電位は一時的に下降（Ｄ２の電圧降下分だけ負の電位となる）し（Ｂ図参照）、トランジスタＱ１のベース電位も下降する（Ｆ図参照）。
【００６１】
その後、タイミングｔｍから転流回路のＭＯＳ−ＦＥＴがオンとなり、転流用ダイオードＤ１に流れていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴＭ１側に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−ＦＥＴＭ１の順方向電圧ＶＦは小さく（ダイオードＤ２の順方向電圧より小さく）なる（図Ｃ参照）。
【００６２】
この時、従来の同期整流の場合では、電位ａが上昇するためトランジスタＱ１のベース電位も上昇するが、本実施の形態では、ＭＯＳ−ＦＥＴＭ１がオンした時、ＭＯＳ−ＦＥＴＭ１のゲート電圧がハイレベルであるから、抵抗Ｒ５とＲ６の接続点の電位はハイレベルとなり、トランジスタＱ３はオンする。
【００６３】
この時、トランジスタＱ３のコレクタ電位は略ＧＮＤ電位となり、トランジスタＱ１のベースに略ＧＮＤレベルの低い電位が印加する（Ｆ図参照）。すなわち、主スイッチング素子Ｓ１がオフし、同期整流用ＭＯＳ−ＦＥＴＭ１がオンの時、抵抗Ｒ５、Ｒ６、トランジスタＱ３からなる回路でＭＯＳ−ＦＥＴＭ１がオンしていることを検出し、ＭＯＳ−ＦＥＴＭ１がオンの時は、主スイッチング素子Ｓ１がオフ状態を維持するようにトランジスタＱ１のベース電圧（制御電圧）を制御する。そのため、トランジスタＱ１のオフ状態を確実にする。
【００６４】
次に、タイミングｔ２〜ｔ３では、再び、Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサＣ２を充電する。以降、同様な動作を繰り返す。
【００６５】
§５：変形例の説明
ＤＣ−ＤＣコンバータの一部変更例を図４に示す。図４において、Ａ図は例１の回路図、Ｂ図は例２の回路図を示す。以下、図４に基づいて、ＤＣ−ＤＣコンバータ（自励式降圧型チョッパー回路）の一部変更例を説明する。
【００６６】
(1) ：例１の説明
例１は、主スイッチング素子Ｓ１に、ＰチャンネルＭＯＳ−ＦＥＴを使用した例であり他の素子は図２と同じである。図４のＡ図に示すように、主スイッチング素子Ｓ１として、ＰチャンネルＭＯＳ−ＦＥＴが使用されており、この主スイッチング素子Ｓ１を駆動するために、駆動用トランジスタＱ１と、抵抗Ｒ１、Ｒ２１、Ｒ２２と、ダイオードＤ２が設けてある。
【００６７】
そして、抵抗Ｒ１には電圧Ｖc が印加するようになっている。なお、主スイッチング素子Ｓ１を構成するＰチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレインをＤ、ゲートをＧで示してある。
【００６８】
この回路では、駆動用トランジスタＱ１がオンすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート（Ｇ）とソース（Ｓ）間に電圧がかかり、主スイッチング素子Ｓ１がオンする。また、駆動用トランジスタＱ１がオフすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート（Ｇ）とソース（Ｓ）間の電圧が下がり、主スイッチング素子Ｓ１がオフする。
【００６９】
(2) ：例２の説明
例２は、主スイッチング素子に、ＮチャンネルＭＯＳ−ＦＥＴを使用した例であり他の素子は図２と同じである。図４のＢ図に示すように、主スイッチング素子Ｓ１として、ＮチャンネルＭＯＳ−ＦＥＴが使用されており、この主スイッチング素子Ｓ１を駆動するために、トランジスタＱ１、Ｑ３１、Ｑ３２、Ｑ３３と、抵抗Ｒ１、Ｒ３１、Ｒ３２と、ダイオードＤ３１、Ｄ３２、Ｄ２と、コンデンサＣ３１等が設けてある。
【００７０】
そして、抵抗Ｒ１には電圧Ｖc が印加するようになっている。なお、主スイッチング素子Ｓ１を構成するＮチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレインをＤ、ゲートをＧで示してある。なお、前記ダイオードＤ３１及びコンデンサＣ１はブートストラップ回路を構成する素子である。
【００７１】
§６：駆動用トランジスタＱ１とダイオードＤ２部分のバリエーション
図４の一部変更例（その１）を図５に示し、図４の一部変更例（その２）を図６に示す。図５、６において、Ａ図は基本形、Ｂ図はバリエーション１、Ｃ図はバリエーション２を示す。以下、図５、６に基づいて、駆動用トランジスタＱ１とダイオードＤ２部分のバリエーションについて説明する。
【００７２】
図５のＡ図に示す基本形では、図のＸ点から見たＹ点とＺ点の特性が等しい時、対称性が一致しているとしている。ところで、前記基本形の場合、トランジスタＱ１のベース−エミッタ間のダイオード特性と、ダイオードＤ２の特性により対称性が一致する場合と一致しない場合がある。
【００７３】
対称性を一致させると、Ｚ点電位が略０Ｖになったとき、ＭＯＳ−ＦＥＴをオンさせることができる。また、対称性をずらすことにより、Ｚ点電位が０ＶでないときＭＯＳ−ＦＥＴをオンさせるようにすることもできる。
【００７４】
図５のＢ図に示すバリエーション１では、トランジスタＱ１と同じ特性のトランジスタＱ４１及びダイオードＤ２と同じ特性のダイオードＤ２１を追加することにより、対称性を一致させることができる。
【００７５】
また、図６のＣ図に示すように、抵抗Ｒ５１を追加、又は抵抗Ｒ５２を追加、或いは抵抗Ｒ５１、Ｒ５２を追加することにより、対称性を任意にずらすことができる。
【００７６】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００７７】
すなわち、本発明のＤＣ−ＤＣコンバータには、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段を備えている。
【００７８】
従って、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、前記制御手段は、同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う。
【００７９】
このため、同期整流用ＭＯＳ−ＦＥＴを使用した場合でも、主スイッチがオフの時に、従来のように駆動用トランジスタのノイズマージンが小さくならず、主スイッチがオンしてしまうことを防止できる。そのため確実な動作ができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の実施の形態におけるＤＣ−ＤＣコンバータを示した図である。
【図３】図２の各部波形図である。
【図４】本発明の実施の形態におけるＤＣ−ＤＣコンバータの一部変更例であり、Ａ図は例１の回路図、Ｂ図は例２の回路図である。
【図５】図４の一部変更例（その１）であり、Ａ図は基本形、Ｂ図はバリエーション１である。
【図６】図４の一部変更例（その２）であり、Ｃ図はバリエーション２である。
【図７】従来例のＤＣ−ＤＣコンバータを示した図である。
【図８】従来例回路の素子特性図である。
【図９】従来例回路の各部波形図である。
【図１０】従来例回路の同期整流した時の各部波形図である。
【符号の説明】
１ 過電流検出回路
２ コンパレータ
３ 電流検出回路
４ ドライバ
▲１▼ ドライブ回路
▲２▼ 転流回路
▲３▼ 制御回路
▲４▼ 制御手段
Ｓ１ 主スイッチング素子
Ｑ１ 駆動用トランジスタ
Ｑ２〜Ｑ５、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ４１ トランジスタ
Ｌ１ コイル（チョークコイル）
Ｒ１〜Ｒ８、ＲＳ、Ｒ１１、Ｒ１２ Ｒ３１、Ｒ３２、Ｒ５１、Ｒ５２ 抵抗
Ｃ１、Ｃ２、Ｃ３１ コンデンサ
Ｄ１〜Ｄ３、Ｄ２１、Ｄ３１、Ｄ３２ ダイオード
Ｍ１ 同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥＴ）
Ｔ１、Ｔ２ 入力端子
Ｔ３、Ｔ４ 出力端子
Ｖin 入力端子Ｔ１の入力電圧
Ｖout 端子Ｔ３の出力電圧
Ｖref 参照電圧
Ｖc 電圧
Claims (2)
- 主スイッチと、平滑用のコイルと、出力用のコンデンサを直列接続し、前記コイルとコンデンサの直列回路と並列に、同期整流用ＭＯＳ−ＦＥＴを含む転流回路を接続すると共に、
前記主スイッチを駆動する駆動用トランジスタと、該駆動用トランジスタに制御電流を供給する抵抗と、該抵抗の一端と前記駆動用トランジスタの制御電極とに接続され、前記主スイッチがオンの時非導通でオフの時導通するダイオードを設け、
前記ダイオードは、前記駆動用トランジスタの制御用電極と前記抵抗の一端側にアノードを接続し、前記主スイッチとコイル間にカソードを接続することで、前記主スイッチとコイル間の電位を監視し、主スイッチがオフの時、該主スイッチの駆動用トランジスタをオフ状態に維持する機能を備えたＤＣ−ＤＣコンバータであって、
前記主スイッチがオフし、前記同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段を備えていることを特徴とするＤＣ−ＤＣコンバータ。 - 前記制御手段は、前記同期整流用ＭＯＳ−ＦＥＴがオンしていることを検出した際、前記主スイッチのオフ状態を維持するように、前記駆動用トランジスタの制御電圧を制御するトランジスタを備えていることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084590A JP4249401B2 (ja) | 2001-03-23 | 2001-03-23 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084590A JP4249401B2 (ja) | 2001-03-23 | 2001-03-23 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002281746A JP2002281746A (ja) | 2002-09-27 |
| JP4249401B2 true JP4249401B2 (ja) | 2009-04-02 |
Family
ID=18940231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084590A Expired - Fee Related JP4249401B2 (ja) | 2001-03-23 | 2001-03-23 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4249401B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5282388B2 (ja) * | 2007-10-12 | 2013-09-04 | 富士電機株式会社 | Ｄｃ−ｄｃコンバータにおけるソフトスタート方法および該方法を使用するｄｃ−ｄｃコンバータ |
-
2001
- 2001-03-23 JP JP2001084590A patent/JP4249401B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002281746A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019000B2 (en) | Driver circuit having a storage device for driving switching device | |
| US6737842B2 (en) | Method and circuits for reducing dead time and reverse recovery loss in buck regulators | |
| US7579880B2 (en) | Circuit for driving a semiconductor element | |
| JP2000324807A (ja) | スイッチングレギュレータ | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| CN111432528B (zh) | Led驱动电源及其控制器 | |
| US20090153200A1 (en) | Load drive circuit | |
| JP2007336694A (ja) | 絶縁ゲート型半導体素子の駆動回路 | |
| JP2018088725A (ja) | 整流器およびそれを用いたオルタネータ | |
| JP4249401B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7633276B2 (en) | Switching control in DC-DC-converters | |
| JP2001308688A (ja) | 出力回路 | |
| JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JP2000184695A (ja) | 電源装置 | |
| WO2018147102A1 (ja) | スイッチ制御装置 | |
| US20230387805A1 (en) | Switching power supply circuit and switching power supply device | |
| JP3490049B2 (ja) | スイッチング電源装置 | |
| JP2002044940A (ja) | Ｍｏｓスイッチング回路 | |
| JP4145890B2 (ja) | スイッチング電源回路 | |
| JP2020120546A (ja) | 電源装置 | |
| JP3694292B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH11205114A (ja) | 誘導性負荷の駆動装置 | |
| JP4275971B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |