JP2002281746A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】本発明はＤＣ−ＤＣコンバータに関し、転流素
子にＭＯＳ−ＦＥＴを使用した場合でも確実な動作がで
きるようにする。 【解決手段】主スイッチＳ１とコイルＬ１と出力用のコ
ンデンサＣ_OUT を直列接続し、前記直列回路と並列に転
流回路を設け、転流回路を転流用ダイオードと同期
整流用ＭＯＳ−ＦＥＴの並列回路で構成すると共に、主
スイッチＳ１とコイルＬ１間の電位を監視し、主スイッ
チＳ１がオフの時、該主スイッチＳ１の駆動用トランジ
スタＱ１をオフ状態に維持するためのダイオードＤ２を
備える。そして、主スイッチＳ１がオフし、同期整流用
ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオン
していることを検出して、主スイッチがオフ状態を維持
するように制御を行う制御手段を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器（例
えば、携帯電話機、ＰＨＳ電話機、パソコン、遊技機
等）の分野において使用されるＤＣ−ＤＣコンバータに
関する。

【０００２】

【従来の技術】以下、従来例について説明する。

【０００３】(1) ：ＤＣ−ＤＣコンバータの構成の説明 従来例のＤＣ−ＤＣコンバータを図７に示す。図７に示
したように、ＤＣ−ＤＣコンバータ（この例では、自励
式降圧型チョッパー回路）には、過電流検出回路１、主
スイッチとして機能する主スイッチング素子Ｓ１、主ス
イッチング素子Ｓ１の駆動用トランジスタＱ１、トラン
ジスタＱ２、コイルＬ１（平滑用チョークコイル）、抵
抗Ｒ１〜Ｒ３、コンデンサＣ１（入力コンデンサ）、Ｃ
２（出力コンデンサ）、ダイオードＤ１、Ｄ２、コンパ
レータ２等が設けてある。

【０００４】また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４
は出力端子であり、Ｖ_inは入力端子Ｔ１の入力電圧、Ｖ
_out は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖ_ref はコ
ンパレータ２の参照電圧を示す。

【０００５】この場合、主スイッチング素子Ｓ１、駆動
用トランジスタＱ１、抵抗Ｒ１、ダイオードＤ２は発振
部を構成する素子であり、ダイオードＤ１はフライホイ
ール用のダイオード（転流素子）である。また、抵抗Ｒ
２、Ｒ３は出力電圧Ｖ_OUT を分圧する抵抗であり、コン
パレータ２は前記抵抗Ｒ２、Ｒ３の分圧点の電位を参照
電圧Ｖ_ref と比較し、比較結果をトランジスタＱ２のベ
ースへ印加するものである。なお、この例では、入力端
子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。

【０００６】(2) ：変形例の説明 従来例回路の素子特性図を図８に示す。図８は、ダイオ
ードとＭＯＳ−ＦＥＴの電圧電流特性を示した図であ
り、横軸は順電圧（順方向電圧）ＶＦ、縦軸は順電流
（順方向電流）ＩＦを示す。また、前記ダイオードの特
性は実線で示し、ＭＯＳ−ＦＥＴの特性は点線で示して
ある。

【０００７】この特性図に示すように、ダイオードがオ
ンになり順電流ＩＦが流れた場合、その順電圧ＶＦは大
きくなる。これに対してＭＯＳ−ＦＥＴがオンになり、
順電流ＩＦが流れた場合、その順電圧ＶＦは、ダイオー
ドの順電圧に比べて極めて小さくなる。

【０００８】ところで、図７の例では、転流素子にダイ
オードＤ１を使用していた。このダイオードＤ１は順電
圧ＶＦが大きいため、電力損失が大きくなってしまう。
そこで、転流素子ダイオードＤ１と並列にＭＯＳ−ＦＥ
Ｔ（ＮチャンネルＭＯＳ−ＦＥＴ、又はＰチャンネルＭ
ＯＳ−ＦＥＴ）を接続した転流回路（図２のダイオード
Ｄ１とＭＯＳ−ＦＥＴＭ１との並列回路と同じ構成の回
路）を用い電力損失を低減することが考えられていた。
なお、前記転流回路にはＭＯＳ−ＦＥＴを駆動するため
の駆動回路（図２と同じ回路）も接続されているものと
する。

【０００９】(3) ：動作の説明 図７に示したＤＣ−ＤＣコンバータの動作は次の通りで
ある。この場合、転流素子はダイオードＤ１のみであ
り、前記変形例のＭＯＳ−ＦＥＴは接続されていないも
のとする。

【００１０】先ず、抵抗Ｒ２、Ｒ３の分圧点であるｅ点
の電位が参照電圧Ｖ_ref より低い時は、コンパレータ２
の出力がローレベルとなり、トランジスタＱ２がオフで
ある。この時、抵抗Ｒ１→トランジスタＱ１のベース
（ｂ点）→エミッタ→ＧＮＤの経路で電流が流れ、駆動
用トランジスタＱ１がオンになる。

【００１１】このようにしてトランジスタＱ１がオンに
なると、主スイッチング素子Ｓ１がオンになり、Ｓ１→
Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れ、コンデンサＣ
２を充電する。その後、出力電圧Ｖ_out が一定値以上に
なり、ｅ点の電位がコンパレータ２の参照電圧Ｖ_ref よ
り高くなると、コンパレータ２からハイレベルの信号が
出力され、トランジスタＱ２がオンとなり、トランジス
タＱ１がオフ、主スイッチング素子Ｓ１がオフとなる。

【００１２】前記のように、主スイッチング素子Ｓ１が
オフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ
点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点
の電位は降下し、トランジスタＱ１、主スイッチング素
子Ｓ１のオフ状態を確実にする。なお、ダイオードＤ２
がオンの場合、トランジスタＱ１のベース電位も低く維
持され、トランジスタＱ１がオンになるのを防止する。

【００１３】一方、前記のように主スイッチング素子Ｓ
１がオフになると、コイルＬ１に蓄えられていた磁束
（電磁エネルギー）によりダイオードＤ１が順方向バイ
アスされ、Ｌ１→Ｃ２→Ｄ１→Ｌ１の経路で電流が流
れ、再びコンデンサＣ２を充電する。

【００１４】前記のようにして転流ダイオードＤ１にコ
イルＬ１の磁束（電磁エネルギー）が減少する様電流が
流れ、電流値が減少し、順方向電圧が低下し、トランジ
スタＱ１のベース電圧が閾値まで達すると、再び、前記
と同様にして、主スイッチング素子Ｓ１がオンとなり、
前記動作を繰り返す。以上のようにして、発振部にダイ
オードＤ２を設けたことにより、安定した発振動作を行
うことができる。

【００１５】更に、前記動作において、主スイッチング
素子Ｓ１に過電流が流れると、過電流検出回路１が前記
過電流を検出し、該過電流検出回路１からの出力信号に
よりトランジスタＱ２を強制的にオンにする。このた
め、トランジスタＱ１はオフとなり主スイッチング素子
Ｓ１もオフになる。なお、転流ダイオードＤ１と並列に
ＭＯＳ−ＦＥＴを接続した場合でも、基本的な動作は同
じである。

【００１６】(4) ：各部の波形の説明 図７に示したＤＣ−ＤＣコンバータの各部の波形図を図
９に示す。図９において、Ａ図はａ点の電位（「電位
ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部
のみ拡大）、Ｃ図は転流ダイオードＤ１がオン時の順方
向電圧ＶＦ、Ｄ図は転流ダイオードＤ１に流れる電流Ｉ
Ｆ、Ｅ図はトランジスタＱ１のベース電圧の各波形を示
す。また、横軸のｔ０〜ｔ４は各タイミングを示す。な
お、以下の説明では、転流素子はダイオードＤ１のみで
あり、前記変形例のＭＯＳ−ＦＥＴは接続されていない
ものとする。

【００１７】タイミングｔ０では、駆動用トランジスタ
Ｑ１がオン、主スイッチング素子Ｓ１がオン、ダイオー
ドＤ１、Ｄ２がオフ、トランジスタＱ２がオフである。
この時電位ａはハイレベルの電位、ｂ点の電位もハイレ
ベルの電位である。この状態から、タイミングｔ１にな
ると、トランジスタＱ２がオン、トランジスタＱ１がオ
フ、主スイッチング素子Ｓ１がオフ、ダイオードＤ１、
Ｄ２がオンとなる。

【００１８】この時、タイオードＤ１には、大きな順方
向電流ＩＦ（Ｄ図参照）が流れるので、電位ａが低下し
（Ａ図参照）、ダイオードＤ１の順方向電圧ＶＦ分だけ
負の電位となる（Ｂ図参照）。また、ダイオードＤ２も
オンになるので、トランジスタＱ１のベース電位（又は
ベース電圧）（Ｅ図参照）は低下する。

【００１９】その後、タイミングｔ２になると、再び、
トランジスタＱ１がオン、主スイッチング素子Ｓ１がオ
ン、ダイオードＤ１、Ｄ２がオフ、トランジスタＱ２が
オフとなる。この時、電位ａはハイレベルの電位、ｂ点
の電位もハイレベルの電位となる。以下、同様なタイミ
ングで各部の波形が変化する。

【００２０】(5) ：同期整流時の各部波形の説明 図７に示した回路の同期整流時の各部波形図を図１０に
示す。図１０において、Ａ図はａ点の電位（「電位ａ」
とする）、Ｂ図は電位ａの電圧レンジ拡大図（一部のみ
拡大）、Ｃ図は転流ダイオードＤ１、又は同期整流用Ｍ
ＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、Ｄ図は転流ダ
イオードＤ１に流れる電流ＩＦ、Ｅ図は同期整流用ＭＯ
Ｓ−ＦＥＴに流れる電流、Ｆ図はトランジスタＱ１のベ
ース電圧（又は電位）の各波形を示す。

【００２１】また、横軸のｔ０〜ｔ４、及びｔｍは各タ
イミングを示す。なお、以下の説明では、前記変形例の
ように、転流素子Ｄ１と並列に同期整流用ＭＯＳ−ＦＥ
Ｔを並列接続した転流回路が使用されているものとす
る。前記動作において、同期整流時の各部の波形は図１
０のようになる。

【００２２】タイミングｔ０〜ｔ１では、Ｑ１オン、Ｑ
２オフ、Ｓ１オン、転流回路のＤ１及びＭＯＳ−ＦＥＴ
オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ２→ＧＮＤの経
路に電流が流れコンデンサＣ２を充電する。

【００２３】次に、タイミングｔ１〜ｔ２では、Ｑ２オ
ン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−
ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→転流回路→
Ｌ１の経路に電流が流れコンデンサＣ２を充電する。こ
の場合、先ず、タイミングｔ１〜ｔｍまでの短時間（一
瞬の間）では、転流ダイオードＤ１が先にオンとなり、
該転流ダイオードＤ１に一時的に大電流が流れる（Ｄ図
参照）。この時、転流回路のＭＯＳ−ＦＥＴはオフ状態
である。そのため、転流ダイオードＤ１のオン時の順方
向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の電位
は一時的に下降（Ｄ２の電圧降下分だけ負の電位とな
る）し（Ｂ図参照）、トランジスタＱ１のベース電位も
一時的に下降する（Ｆ図参照）。

【００２４】その後、タイミングｔｍから転流回路のＭ
ＯＳ−ＦＥＴがオンとなり、転流ダイオードＤ１に流れ
ていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴ側
に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−ＦＥＴ
の順方向電圧ＶＦは小さく（ダイオードＤ２の順方向電
圧より小さく）なる（図Ｃ参照）。また、電位ａが上昇
するためトランジスタＱ１のベース電位も上昇する（Ｆ
図参照）。

【００２５】次に、タイミングｔ２〜ｔ３では、再び、
Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフと
なり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサ
Ｃ２を充電する。以降、同様な動作を繰り返す。

【００２６】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。

【００２７】前記従来の回路では、転流素子にダイオー
ドＤ１を使用していた。この場合、前記ダイオードＤ１
は順方向電圧が大きいため、電力損失が大きくなってし
まうという問題点があった。そこで、前記転流ダイオー
ドＤ１と並列に同期整流用ＭＯＳ−ＦＥＴを接続した転
流回路を使用することで、電力損失を低減することが行
われていた。ところが、前記転流回路の転流素子にＭＯ
Ｓ−ＦＥＴを使用すると次のような問題が発生してい
た。

【００２８】すなわち、従来例の回路において、ダイオ
ードＤ２の順方向電圧をＶＦ（Ｄ２）、転流素子（ダイ
オードＤ１又はＭＯＳ−ＦＥＴ）の順方向電圧をＶＦ
（ａ）、トランジスタＱ１のベース−エミッタ間電圧を
Ｖ_BE（Ｑ１）とした場合、Ｖ_BE（Ｑ１）＝ＶＦ（Ｄ２）
−ＶＦ（ａ）の関係がある。

【００２９】従って、転流素子にＭＯＳ−ＦＥＴを使用
すると、ＶＦ（ａ）が小さくなるため、主スイッチング
素子Ｓ１がオフの時に、トランジスタＱ１のノイズマー
ジンが小さくなり、オンしてしまうことがある。そのた
め、確実な動作ができなくなる。

【００３０】本発明は、このような従来の課題を解決
し、転流回路の転流素子にＭＯＳ−ＦＥＴを使用した場
合でも、確実な動作ができるようにすることを目的とす
る。

【００３１】

【課題を解決するための手段】本発明は前記の目的を達
成するため、主スイッチ（バイポーラ型トランジスタ、
ＮチャンネルＭＯＳ−ＦＥＴ、ＰチャンネルのＭＯＳ−
ＦＥＴ等）と、平滑用のコイルと、出力用のコンデンサ
を直列接続し、前記コイルとコンデンサの直列回路と並
列に、同期整流用ＭＯＳ−ＦＥＴを含む転流回路を接続
すると共に、前記主スイッチとコイル間の電位を監視
し、主スイッチがオフの時、該主スイッチの駆動用トラ
ンジスタをオフ状態に維持するためのダイオードを備え
たＤＣ−ＤＣコンバータであって、前記主スイッチがオ
フし、前記同期整流用ＭＯＳ−ＦＥＴがオンした時、該
ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイ
ッチがオフ状態を維持するように制御を行う制御手段を
設けたことを特徴とする。

【００３２】また、前記制御手段は、前記同期整流用Ｍ
ＯＳ−ＦＥＴがオンしていることを検出した際、前記主
スイッチのオフ状態を維持するように、前記駆動用トラ
ンジスタの制御電圧を制御するトランジスタを備えてい
ることを特徴とする。

【００３３】（作用）前記構成によれば、主スイッチが
オフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、前記
制御手段は同期整流用ＭＯＳ−ＦＥＴがオンしているこ
とを検出して、主スイッチがオフ状態を維持するように
制御を行う。

【００３４】このため、同期整流用ＭＯＳ−ＦＥＴを使
用した場合でも、主スイッチがオフの時に、従来のよう
に駆動用トランジスタのノイズマージンが小さくなら
ず、主スイッチがオンしてしまうことを防止できる。そ
のため確実な動作ができる。

【００３５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００３６】§１：ＤＣ−ＤＣコンバータの概要説明 本発明の原理説明図を図１に示す。図１において、Ｓ１
は主スイッチング素子（前記主スイッチに対応する）、
Ｄ２はダイオード、Ｌ１は平滑用のチョークコイル（以
下、単に「コイル」と記す）、Ｒ１は起動抵抗（以下、
単に「抵抗」と記す）、Ｃ_inは入力コンデンサ、Ｃ_out
は出力コンデンサ、Ｑ１は主スイッチング素子Ｓ１の駆
動用トランジスタ、は主スイッチング素子Ｓ１のドラ
イブ回路、はＭＯＳ−ＦＥＴを含む転流回路、は制
御回路、は制御手段を示す。また、Ｖ_inは入力電圧、
Ｖ_out は出力電圧、電圧Ｖ_c は外部からの印加電圧を示
す。

【００３７】この回路は、主スイッチング素子Ｓ１と、
コイルＬ１と、転流回路と、入力コンデンサＣ_inと、
出力コンデンサＣ_out からなる、高い入力電圧Ｖ_inを低
い出力電圧Ｖ_out に変換するＤＣ−ＤＣコンバータ（自
励式降圧型チョッパー回路）である。

【００３８】このＤＣ−ＤＣコンバータでは、出力電圧
Ｖ_out を安定にする制御回路と、前記主スイッチング
素子Ｓ１をドライブするドライブ回路と、該ドライブ
回路を介して主スイッチング素子Ｓ１を駆動する駆動
用トランジスタＱ１と、該駆動用トランジスタＱ１のベ
ース電流を供給する抵抗Ｒ１と、前記主スイッチング素
子Ｓ１がオフの時導通するダイオードＤ２を備えてい
る。

【００３９】また、前記ＤＣ−ＤＣコンバータには、前
記主スイッチング素子Ｓ１がオフし、前記転流回路の
同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−Ｆ
ＥＴがオンしていることを検出して、主スイッチがオフ
状態を維持するように制御する制御手段を備えてい
る。

【００４０】§２：ＤＣ−ＤＣコンバータの具体例の説
明 ＤＣ−ＤＣコンバータを図２に示す。図２は図１に示し
たＤＣ−ＤＣコンバータの具体例（自励式降圧型チョッ
パー回路）であり、該ＤＣ−ＤＣコンバータには、過電
流検出回路１、主スイッチング素子Ｓ１、駆動用トラン
ジスタＱ１、トランジスタＱ２〜Ｑ５、コイルＬ１、抵
抗Ｒ１〜Ｒ３、Ｒ５〜Ｒ８、ＲＳ、コンデンサＣ１（入
力コンデンサ）、Ｃ２（出力コンデンサ）、ダイオード
Ｄ１〜Ｄ３、コンパレータ２、電流検出回路３、ドライ
バ４、転流回路のＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ
−ＦＥＴ）Ｍ１等が設けてある。

【００４１】また、Ｔ１、Ｔ２は入力端子、Ｔ３、Ｔ４
は出力端子であり、Ｖ_inは入力端子Ｔ１の入力電圧、Ｖ
_out は端子Ｔ３の出力電圧、ＧＮＤは接地、Ｖ_ref はコ
ンパレータ２の参照電圧を示す。なお、この例では、入
力端子Ｔ１と出力端子Ｔ４をＧＮＤに接続する。

【００４２】この場合、主スイッチング素子Ｓ１、駆動
用トランジスタＱ１、ダイオードＤ２、抵抗Ｒ１は発振
部を構成する素子であり、ダイオードＤ１は転流用ダイ
オード（以下、単に「ダイオード」とも記す）、Ｍ１は
同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ−ＦＥ
Ｔ）である。また、抵抗Ｒ２、Ｒ３は出力電圧Ｖ_OUTを
分圧する抵抗であり、コンパレータ２はｅ点の電位（又
は電圧）を参照電圧Ｖ _ref と比較し、比較結果をトラン
ジスタＱ２のベースへ印加するものである。

【００４３】更に、前記回路において、抵抗Ｒ５、Ｒ
６、トランジスタＱ３からなる回路は、同期整流用ＭＯ
Ｓ−ＦＥＴＭ１がオンしている時、駆動用トランジスタ
Ｑ１をオフにする為の回路である。なお、前記転流用ダ
イオードＤ１を無くし、ＭＯＳ−ＦＥＴＭ１の内蔵ダイ
オードを転流用ダイオードとして利用することも可能で
ある。

【００４４】§３：動作の説明 図２に示したＤＣ−ＤＣコンバータの動作は次の通りで
ある。抵抗Ｒ２、Ｒ３の分圧点であるｅ点の電位が参照
電圧Ｖ_ref より低い時は、コンパレータ２の出力がロー
レベルとなり、トランジスタＱ２がオフである。この状
態で、Ｒ１→Ｑ１のベース（ｂ点）→エミッタ→ＧＮＤ
の経路で電流が流れ、駆動用トランジスタＱ１がオンに
なる。

【００４５】このようにしてトランジスタＱ１がオンに
なると、主スイッチング素子Ｓ１がオンになり、Ｓ１→
Ｌ１→Ｃ２→ＧＮＤの経路で電流が流れコンデンサＣ２
を充電する。そして、出力端子Ｔ３の出力電圧Ｖ_out が
一定値以上になり、ｅ点の電位が参照電圧Ｖ_ref より高
くなると、コンパレータ２からハイレベルの信号が出力
され、トランジスタＱ２がオンとなり、トランジスタＱ
１がオフ、主スイッチング素子Ｓ１がオフとなる。

【００４６】前記のように、主スイッチング素子Ｓ１が
オフになると、Ｒ１→Ｑ１のベース（ｂ点）→Ｄ２→ａ
点→Ｌ１の経路で電流が流れる。このため、ａ点、ｂ点
の電圧（電位）は降下し、トランジスタＱ１、主スイッ
チング素子Ｓ１のオフ状態を確実にする。なお、ダイオ
ードＤ２がオンの場合、トランジスタＱ１のベース電圧
も低く維持され、トランジスタＱ１がオンになるのを防
止する。

【００４７】一方、前記のように主スイッチング素子Ｓ
１がオフになると、コイルＬ１に蓄えられていた磁束
（電磁エネルギー）により、ダイオードＤ１が順方向バ
イアスされ、コイルＬ１→コンデンサＣ２→転流回路
（Ｄ１、Ｍ１）の経路で電流が流れ、コンデンサＣ２を
充電する。

【００４８】前記のようにして転流ダイオードＤ１にコ
イルＬ１の磁束（電磁エネルギー）が減少する様電流が
流れ、電流値が減少し、順方向電圧が低下し、トランジ
スタＱ１のベース電圧が閾値まで達すると、再び、前記
と同様にして、主スイッチング素子Ｓ１がオンとなり、
前記動作を繰り返す。以上のようにして、発振部にダイ
オードＤ２を設けたことにより、安定した発振動作を行
うことができる。

【００４９】また、前記動作において、主スイッチング
素子Ｓ１に過電流が流れると、過電流検出回路１が前記
過電流を検出し、該過電流検出回路１からの出力信号に
よりトランジスタＱ２を強制的にオンにする。このた
め、トランジスタＱ１はオフとなり主スイッチング素子
Ｓ１もオフになる。

【００５０】また、転流回路のダイオードＤ１とＭＯＳ
−ＦＥＴＭ１の動作の詳細は次の通りである。前記のよ
うにして主スイッチング素子Ｓ１がオンになると、ｐ点
は出力電圧Ｖ_out と同じ電位になり、ｐ点→抵抗Ｒ８→
トランジスタＱ５のベース→トランジスタＱ５のエミッ
タ→ＧＮＤの経路で電流が流れ、該トランジスタＱ５が
オンになる。このため、ドライバ４の入力電圧は略ＧＮ
Ｄレベルの低い値となり、該ドライバ４からローレベル
の電圧がＭＯＳ−ＦＥＴＭ１のゲートに印加する。従っ
て、ＭＯＳ−ＦＥＴＭ１はオフになる。

【００５１】一方、主スイッチング素子Ｓ１がオフにな
ると、コイルＬ１の電磁エネルギーにより、Ｌ１→Ｃ２
→ＲＳ→Ｄ１→Ｌ１の経路で電流が流れ、転流ダイオー
ドＤ１が一瞬オンになるが、この時、Ｌ１→ｐ点→Ｒ８
→ｋ点→Ｄ３→Ｌ１→ｐ点の経路で電流が流れａ点の電
位が低下する。

【００５２】そのため、ｋ点の電位も低下し、トランジ
スタＱ５のベース電位が低下して該トランジスタＱ５が
オフになる。このため、ドライバ４の入力電圧は上昇
し、該ドライバ４からハイレベルの電圧がＭＯＳ−ＦＥ
ＴＭ１のゲートに印加する。従って、ＭＯＳ−ＦＥＴＭ
１はオンになる。この場合、ＭＯＳ−ＦＥＴＭ１はダイ
オードＤ１より少し遅れてオンになる。

【００５３】また、電流検出回路３とトランジスタＱ４
の詳細な動作は次の通りである。先ず、理想とする動作
では、抵抗ＲＳの電圧（「Ｖ_RS」とする）がゼロになっ
た時トランジスタＱ４をオンにし、ＭＯＳ−ＦＥＴＭ１
のゲート電圧をＧＮＤレベルにしてＭＯＳ−ＦＥＴＭ１
をオフにする。そして、抵抗ＲＳの電圧（「Ｖ_RS」とす
る）が或る値まで上昇した時、トランジスタＱ４がオフ
となる。

【００５４】しかし、現実の動作では、抵抗ＲＳの電圧
（「Ｖ_RS」）が或る値（「Ｖ_RS1 」とする）以下の時ト
ランジスタＱ４がオンする。この場合、電圧Ｖ_RS1 が正
の時、トランジスタＱ４がオンし、ＭＯＳ−ＦＥＴＭ１
をオフするが、転流ダイオードＤ１がオンし、このダイ
オードＤ１に電流が流れ、この電流が減少し、順方向電
圧ＶＦが低下し、トランジスタＱ１のベース電圧が閾値
に達するとトランジスタＱ１がオンする。また、電圧Ｖ
_RS1 が負の時、トランジスタＱ４がオンし、Ｖ _RS＝０の
時と同様となる。しかし、この時の転流電流は、負の方
向に少し流れる。

【００５５】また、トランジスタＱ３の詳細な動作は次
の通りである。ＭＯＳ−ＦＥＴＭ１のゲート電圧がロー
レベルの時（Ｍ１オフ時）は、抵抗Ｒ５とＲ６の接続点
の電位はローレベルでありトランジスタＱ３はオフであ
る。そのため、トランジスタＱ１のベースにはＧＮＤ電
位は印加されていない。

【００５６】しかし、ＭＯＳ−ＦＥＴＭ１のゲート電圧
がハイレベルの時（Ｍ１オン時）は、抵抗Ｒ５とＲ６の
接続点の電位はハイレベルとなり、トランジスタＱ３は
オンする。この時、トランジスタＱ３のコレクタ電位は
略ＧＮＤ電位となり、トランジスタＱ１のベースに略Ｇ
ＮＤレベルの電位が印加する。そのため、トランジスタ
Ｑ１のオフ状態を確実にする。

【００５７】§４：同期整流時の各部波形の説明 図２に示したＤＣ−ＤＣコンバータの同期整流時の各部
波形図を図３に示す。図３において、Ａ図はａ点の電位
（「電位ａ」とする）、Ｂ図は電位ａの電圧レンジ拡大
図（一部のみ拡大）、Ｃ図は転流ダイオードＤ１、又は
同期整流用ＭＯＳ−ＦＥＴがオン時の順方向電圧ＶＦ、
Ｄ図は転流ダイオードＤ１に流れる電流ＩＦ、Ｅ図は同
期整流用ＭＯＳ−ＦＥＴに流れる電流、Ｆ図はトランジ
スタＱ１のベース電圧（又は電位）の各波形を示す。ま
た、横軸のｔ０〜ｔ４、及びｔｍは各タイミングを示
す。

【００５８】前記動作において、同期整流時の各部の波
形は図３のようになる。タイミングｔ０〜ｔ１では、Ｑ
１オン、Ｑ２オフ、Ｓ１オン、転流回路のＤ１及びＭＯ
Ｓ−ＦＥＴＭ１オフ、Ｄ２オフとなり、Ｓ１→Ｌ１→Ｃ
２→ＧＮＤの経路に電流が流れコンデンサＣ２を充電す
る。

【００５９】次に、タイミングｔ１〜ｔ２では、Ｑ２オ
ン、Ｑ１オフ、Ｓ１オフ、転流回路のＤ１及びＭＯＳ−
ＦＥＴオン、Ｄ２オンとなり、Ｌ１→Ｃ２→Ｄ１→Ｌ１
の経路に電流が流れコンデンサＣ２を充電する。この場
合、先ず、タイミングｔ１〜ｔｍまでの短時間（一瞬の
間）では、転流ダイオードＤ１が先にオンとなり、該転
流ダイオードＤ１に一時的に大電流が流れる（Ｄ図参
照）。

【００６０】この時、転流回路のＭＯＳ−ＦＥＴはオフ
状態である。そのため、転流ダイオードＤ１のオン時の
順方向電圧ＶＦは一時的に上昇し（Ｃ図参照）、ａ点の
電位は一時的に下降（Ｄ２の電圧降下分だけ負の電位と
なる）し（Ｂ図参照）、トランジスタＱ１のベース電位
も下降する（Ｆ図参照）。

【００６１】その後、タイミングｔｍから転流回路のＭ
ＯＳ−ＦＥＴがオンとなり、転流用ダイオードＤ１に流
れていた電流は無くなり（Ｄ図参照）、ＭＯＳ−ＦＥＴ
Ｍ１側に流れる（Ｅ図参照）。そのため、前記ＭＯＳ−
ＦＥＴＭ１の順方向電圧ＶＦは小さく（ダイオードＤ２
の順方向電圧より小さく）なる（図Ｃ参照）。

【００６２】この時、従来の同期整流の場合では、電位
ａが上昇するためトランジスタＱ１のベース電位も上昇
するが、本実施の形態では、ＭＯＳ−ＦＥＴＭ１がオン
した時、ＭＯＳ−ＦＥＴＭ１のゲート電圧がハイレベル
であるから、抵抗Ｒ５とＲ６の接続点の電位はハイレベ
ルとなり、トランジスタＱ３はオンする。

【００６３】この時、トランジスタＱ３のコレクタ電位
は略ＧＮＤ電位となり、トランジスタＱ１のベースに略
ＧＮＤレベルの低い電位が印加する（Ｆ図参照）。すな
わち、主スイッチング素子Ｓ１がオフし、同期整流用Ｍ
ＯＳ−ＦＥＴＭ１がオンの時、抵抗Ｒ５、Ｒ６、トラン
ジスタＱ３からなる回路でＭＯＳ−ＦＥＴＭ１がオンし
ていることを検出し、ＭＯＳ−ＦＥＴＭ１がオンの時
は、主スイッチング素子Ｓ１がオフ状態を維持するよう
にトランジスタＱ１のベース電圧（制御電圧）を制御す
る。そのため、トランジスタＱ１のオフ状態を確実にす
る。

【００６４】次に、タイミングｔ２〜ｔ３では、再び、
Ｑ１オン、Ｑ２オフ、Ｓ１オン、Ｄ１オフ、Ｄ２オフと
なり、Ｓ１→Ｌ１→Ｃ２の経路に電流が流れコンデンサ
Ｃ２を充電する。以降、同様な動作を繰り返す。

【００６５】§５：変形例の説明 ＤＣ−ＤＣコンバータの一部変更例を図４に示す。図４
において、Ａ図は例１の回路図、Ｂ図は例２の回路図を
示す。以下、図４に基づいて、ＤＣ−ＤＣコンバータ
（自励式降圧型チョッパー回路）の一部変更例を説明す
る。

【００６６】(1) ：例１の説明 例１は、主スイッチング素子Ｓ１に、ＰチャンネルＭＯ
Ｓ−ＦＥＴを使用した例であり他の素子は図２と同じで
ある。図４のＡ図に示すように、主スイッチング素子Ｓ
１として、ＰチャンネルＭＯＳ−ＦＥＴが使用されてお
り、この主スイッチング素子Ｓ１を駆動するために、駆
動用トランジスタＱ１と、抵抗Ｒ１、Ｒ２１、Ｒ２２
と、ダイオードＤ２が設けてある。

【００６７】そして、抵抗Ｒ１には電圧Ｖ_c が印加する
ようになっている。なお、主スイッチング素子Ｓ１を構
成するＰチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレ
インをＤ、ゲートをＧで示してある。

【００６８】この回路では、駆動用トランジスタＱ１が
オンすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート
（Ｇ）とソース（Ｓ）間に電圧がかかり、主スイッチン
グ素子Ｓ１がオンする。また、駆動用トランジスタＱ１
がオフすると、ＰチャンネルＭＯＳ−ＦＥＴのゲート
（Ｇ）とソース（Ｓ）間の電圧が下がり、主スイッチン
グ素子Ｓ１がオフする。

【００６９】(2) ：例２の説明 例２は、主スイッチング素子に、ＮチャンネルＭＯＳ−
ＦＥＴを使用した例であり他の素子は図２と同じであ
る。図４のＢ図に示すように、主スイッチング素子Ｓ１
として、ＮチャンネルＭＯＳ−ＦＥＴが使用されてお
り、この主スイッチング素子Ｓ１を駆動するために、ト
ランジスタＱ１、Ｑ３１、Ｑ３２、Ｑ３３と、抵抗Ｒ
１、Ｒ３１、Ｒ３２と、ダイオードＤ３１、Ｄ３２、Ｄ
２と、コンデンサＣ３１等が設けてある。

【００７０】そして、抵抗Ｒ１には電圧Ｖ_c が印加する
ようになっている。なお、主スイッチング素子Ｓ１を構
成するＮチャンネルＭＯＳ−ＦＥＴのソースをＳ、ドレ
インをＤ、ゲートをＧで示してある。なお、前記ダイオ
ードＤ３１及びコンデンサＣ１はブートストラップ回路
を構成する素子である。

【００７１】§６：駆動用トランジスタＱ１とダイオー
ドＤ２部分のバリエーション 図４の一部変更例（その１）を図５に示し、図４の一部
変更例（その２）を図６に示す。図５、６において、Ａ
図は基本形、Ｂ図はバリエーション１、Ｃ図はバリエー
ション２を示す。以下、図５、６に基づいて、駆動用ト
ランジスタＱ１とダイオードＤ２部分のバリエーション
について説明する。

【００７２】図５のＡ図に示す基本形では、図のＸ点か
ら見たＹ点とＺ点の特性が等しい時、対称性が一致して
いるとしている。ところで、前記基本形の場合、トラン
ジスタＱ１のベース−エミッタ間のダイオード特性と、
ダイオードＤ２の特性により対称性が一致する場合と一
致しない場合がある。

【００７３】対称性を一致させると、Ｚ点電位が略０Ｖ
になったとき、ＭＯＳ−ＦＥＴをオンさせることができ
る。また、対称性をずらすことにより、Ｚ点電位が０Ｖ
でないときＭＯＳ−ＦＥＴをオンさせるようにすること
もできる。

【００７４】図５のＢ図に示すバリエーション１では、
トランジスタＱ１と同じ特性のトランジスタＱ４１及び
ダイオードＤ２と同じ特性のダイオードＤ２１を追加す
ることにより、対称性を一致させることができる。

【００７５】また、図６のＣ図に示すように、抵抗Ｒ５
１を追加、又は抵抗Ｒ５２を追加、或いは抵抗Ｒ５１、
Ｒ５２を追加することにより、対称性を任意にずらすこ
とができる。

【００７６】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【００７７】すなわち、本発明のＤＣ−ＤＣコンバータ
には、主スイッチがオフし、同期整流用ＭＯＳ−ＦＥＴ
がオンした時、該ＭＯＳ−ＦＥＴがオンしていることを
検出して、主スイッチがオフ状態を維持するように制御
を行う制御手段を備えている。

【００７８】従って、主スイッチがオフし、同期整流用
ＭＯＳ−ＦＥＴがオンした時、前記制御手段は、同期整
流用ＭＯＳ−ＦＥＴがオンしていることを検出して、主
スイッチがオフ状態を維持するように制御を行う。

【００７９】このため、同期整流用ＭＯＳ−ＦＥＴを使
用した場合でも、主スイッチがオフの時に、従来のよう
に駆動用トランジスタのノイズマージンが小さくなら
ず、主スイッチがオンしてしまうことを防止できる。そ
のため確実な動作ができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施の形態におけるＤＣ−ＤＣコンバ
ータを示した図である。

【図３】図２の各部波形図である。

【図４】本発明の実施の形態におけるＤＣ−ＤＣコンバ
ータの一部変更例であり、Ａ図は例１の回路図、Ｂ図は
例２の回路図である。

【図５】図４の一部変更例（その１）であり、Ａ図は基
本形、Ｂ図はバリエーション１である。

【図６】図４の一部変更例（その２）であり、Ｃ図はバ
リエーション２である。

【図７】従来例のＤＣ−ＤＣコンバータを示した図であ
る。

【図８】従来例回路の素子特性図である。

【図９】従来例回路の各部波形図である。

【図１０】従来例回路の同期整流した時の各部波形図で
ある。

【符号の説明】

１ 過電流検出回路 ２ コンパレータ ３ 電流検出回路 ４ ドライバ ドライブ回路 転流回路 制御回路 制御手段 Ｓ１ 主スイッチング素子 Ｑ１ 駆動用トランジスタ Ｑ２〜Ｑ５、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ４１ トラン
ジスタ Ｌ１ コイル（チョークコイル） Ｒ１〜Ｒ８、ＲＳ、Ｒ１１、Ｒ１２ Ｒ３１、Ｒ３２、
Ｒ５１、Ｒ５２ 抵抗 Ｃ１、Ｃ２、Ｃ３１ コンデンサ Ｄ１〜Ｄ３、Ｄ２１、Ｄ３１、Ｄ３２ ダイオード Ｍ１ 同期整流用ＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ
−ＦＥＴ） Ｔ１、Ｔ２ 入力端子 Ｔ３、Ｔ４ 出力端子 Ｖ_in 入力端子Ｔ１の入力電圧 Ｖ_out 端子Ｔ３の出力電圧 Ｖ_ref 参照電圧 Ｖ_c 電圧

Claims (2)

【特許請求の範囲】
1. 【請求項１】主スイッチと、平滑用のコイルと、出力用
   のコンデンサを直列接続し、前記コイルとコンデンサの
   直列回路と並列に、同期整流用ＭＯＳ−ＦＥＴを含む転
   流回路を接続すると共に、 前記主スイッチとコイル間の電位を監視し、主スイッチ
   がオフの時、該主スイッチの駆動用トランジスタをオフ
   状態に維持するためのダイオードを備えたＤＣ−ＤＣコ
   ンバータであって、 前記主スイッチがオフし、前記同期整流用ＭＯＳ−ＦＥ
   Ｔがオンした時、該ＭＯＳ−ＦＥＴがオンしていること
   を検出して、主スイッチがオフ状態を維持するように制
   御を行う制御手段を備えていることを特徴とするＤＣ−
   ＤＣコンバータ。
2. 【請求項２】前記制御手段は、前記同期整流用ＭＯＳ−
   ＦＥＴがオンしていることを検出した際、前記主スイッ
   チのオフ状態を維持するように、前記駆動用トランジス
   タの制御電圧を制御するトランジスタを備えていること
   を特徴とする請求項１記載のＤＣ−ＤＣコンバータ。