CN100354793C - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN100354793C
CN100354793C CNB200510107091XA CN200510107091A CN100354793C CN 100354793 C CN100354793 C CN 100354793C CN B200510107091X A CNB200510107091X A CN B200510107091XA CN 200510107091 A CN200510107091 A CN 200510107091A CN 100354793 C CN100354793 C CN 100354793C
Authority
CN
China
Prior art keywords
circuit
power supply
power
processor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510107091XA
Other languages
English (en)
Other versions
CN1758183A (zh
Inventor
德江达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1758183A publication Critical patent/CN1758183A/zh
Application granted granted Critical
Publication of CN100354793C publication Critical patent/CN100354793C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Abstract

一种集成电路器件包括具有运算电路的CPU和通过电源IC执行CPU的电源控制的PMU。PMU不具有运算电路。PMU包括存储多个命令的RAM和根据存储在RAM中的命令执行CPU的电源控制的控制部件。

Description

集成电路器件
技术领域
本发明涉及一种集成电路器件，特别涉及集成电路的电源控制。
背景技术
在由电池驱动的移动电话和移动终端中包括各种类型的大规模集成电路(LSI)。降低LSI中的功耗是能够长时间使用并实现移动电话等的多功能的非常重要的因素。此外，随着LSI变得越来越复杂，在停止状态下消耗的静态消耗电流或漏电流与全部消耗电流之比升高以至于在0.13μm或更小的微加工工艺中不可忽视。
为了降低漏电流，提出一种将LSI内部分成多个模块并单独为每个模块供电的技术，由此停止不需要工作的模块的电源。
在下文中参考图6来说明现有电源控制技术。如图6所示，LSI 100连接到电源IC 200。LSI 100具有中央处理单元(CPU)10、恒定通电区20、逻辑电路A 30以及逻辑电路B 40。恒定通电区20是尽管诸如CPU 10的其它电路没有工作但也被恒定供电的电路区。恒定通电区20具有控制CPU 10的电源的控制电路21。控制电路21由不使用程序而只执行诸如例如简单通电请求的固定操作的电路构成的硬件固定电路来实现。电源IC 200是具有用于逻辑电路A 30的电源部件201、用于CPU 10的电源部件202、用于恒定通电区20的电源部件203、用于逻辑电路B 40的电源部件204、控制接口(I/F)205以及用于CPU10的通电请求处理部件206的功能模块。
在下文中将说明当在图6所示的现有技术中CPU 10的电源被切断时将外部中断信号输入到控制电路21的处理操作。检测到外部中断信号后，控制电路21将CPU 10的电源的请求发送到电源IC 200。由于在电源被切断的状态下的CPU 10被初始化，所以当电源恢复时花费长的引导时间。例如，在某些情况下引导时间花费20到30秒。此外，由于控制电路21由硬件构成，因此能够仅执行固定序列并且不能处理复杂的电源序列。例如，控制电路21难以执行检测外部中断信号、接通逻辑电路A 30的电源、在执行逻辑电路A 30的初始化例程之后保持待机50μs，然后接通CPU 10的电源的复杂电源序列。即使这样的复杂电源序列能够由硬件固定电路来执行，但是在没有准备条件下不能执行另一电源序列。此外，将执行各种类型电源序列的电路放在硬件固定电路上增加了电路的尺寸。
在日本未审专利公开No.2002-341976中公开了现有电源控制技术的一个例子。在其中公开的集成电路通过位于I/O终端的控制电路来实现CPU电源控制。但是，该控制电路仅执行非常简单的控制并且备份寄存器也只执行每个信号的备份。因此，该控制电路不能够执行复杂的电源序列并且是不灵活的。
在日本未审专利公开No.2002-288150中公开了现有电源控制技术的另一个例子。在其中公开的集成电路既具有高性能CPU又具有低功耗CPU并且切断不工作的CPU的电源，由此降低漏电流和功耗。但是，由于CPU具有运算电路，尽管功耗低，但是也产生大量漏电流并且降低功耗的效果小。
如前面所述，现在已经发现，由于用硬件固定电路来实现CPU电源控制，因此现有集成电路器件不能够处理复杂的电源序列。此外，用低功耗CPU实现高性能CPU电源控制的现有技术仅具有小的功耗降低效果。
发明内容
根据本发明的一个方面，提供一种集成电路器件，包括：具有运算电路的处理器；以及不具有运算电路的电源管理单元，用于通过电源部件执行处理器的电源控制。电源管理单元包括：存储多个命令的存储器；以及控制部件，用于根据存储在存储器中的命令来执行处理器的电源控制。由于该集成电路器件具有执行处理器的电源控制的电源管理单元，因此即使当没有向处理器供电时也能够向每个外围宏电路发布指令，由此降低重启系统的时间。此外，电源管理单元是可编程的，因而能够通过改变存储在存储器中的命令来执行各种通电/断电序列并且处理大量电源分割碎片(division split)。此外，电源管理单元允许容易的功能增强和用于命令控制的改变。此外，由于电源管理单元不具有运算电路，因此电路尺寸显著地小于具有运算电路的处理器，由此实现了低功耗。
根据本发明的另一方面，提供一种集成电路器件，其包括：具有运算电路的处理器；以及不具有运算电路的可编程序列发生器，用于通过电源部件执行处理器的电源控制，其中可编程序列发生器与通过电源部件向处理器供电并行地执行集成电路器件中的另一个电路的初始化。该构造允许减少重启系统的时间。
附图说明
从结合附图的如下说明中，本发明的上述和其它目的、优点和特征将更为明显，其中：
图1是本发明的集成电路的框图；
图2是本发明的集成电路中的PMU宏电路的内部框图；
图3是示出本发明的集成电路中的断电序列的流程图；
图4是示出本发明的集成电路中的通电序列的流程图；
图5是本发明的集成电路的框图；以及
图6是现有集成电路的框图。
具体实施方式
现在将参考说明性实施例在此说明本发明。本领域技术人员将认识到，使用本发明的讲述能完成许多可替换实施例并且本发明并不限于用于说明性目的所说明的实施例。
第一实施例
在下文中参考图1说明根据本发明第一实施例的电源控制技术。如图1所示，本发明的集成电路器件具有LSI 100和电源IC 200，并且它包括在移动电话中，例如作为应用处理器。LSI 100连接到与LSI100分开布置的电源IC 200。LSI 100具有CPU 10、恒定通电区20、逻辑电路A 30以及逻辑电路B 40。恒定通电区20具有电源管理单元(PMU)1和时钟生成电路2。CPU 10具有运算电路。CPU 10和PMU1由公共总线连接，并且来自CPU 10和PMU 1的信号通过该总线选择性地提供到电源IC 200。放置用于切换来自CPU 10和PMU 1的信号的选择器是可行的。
PMU 1具有控制CPU 10、逻辑电路A 30、逻辑电路B 40等的电源以及控制时钟生成电路2和复位控制电路(未示出)的工作的功能。PMU 1具有控制部件1a和随机存储器(RAM)1b。控制部件1a由没有运算电路的电路构成并且根据由存储在RAM 1b中的多个命令构成的命令序列或程序来工作。因而，PMU 1是可编程序列发生器，其能够通过改变存储在RAM 1b中的命令并处理大量电源分割碎片来执行各种通电/断电序列。此外，PMU 1允许容易的功能增强和用于命令控制的改变。
即使没有向CPU 10供电，PMU 1也能够向诸如逻辑电路A 30和逻辑电路B 40的每个外围宏电路发布指令。因而，当没有向CPU 10供电时，PMU 1也能够控制每个外围宏电路。因此，在将电源提供到CPU 10之后，CPU 10进行恢复处理时或者CPU 10进行恢复处理之前，能够执行各种指令，由此降低重启系统所需的时间。
此外，PMU 1具有中断监控功能，其能够响应外部中断信号的输入来执行通电序列。PMU 1还具有看门狗定时功能并且能够通过复位处理来处理系统挂起。本发明的第一实施例的PMU 1是用于电源控制的特有可编程序列发生器并且不具有运算电路。因而，PMU 1具有显著小的尺寸，与具有运算电路的处理器相比，其大约为1/10到1/50。因此，PMU 1的使用比处理器的使用允许更低的功耗。后面详细地说明PMU 1的具体结构。
时钟生成电路2生成并提供时钟信号给CPU 10、逻辑电路A 30、逻辑电路B 40等。时钟生成电路2由普通锁相环(PLL)电路构成并且具有晶振电路。
电源IC 200起到向LSI 100供电的电源部件的作用。电源IC 200是功能模块，该功能模块具有用于逻辑电路A 30的电源部件201、用于CPU 10的电源部件202、用于恒定通电区20的电源部件203、用于逻辑电路B 40的电源部件204以及控制接口(I/F)205。
参考图2在下文中详细说明PMU 1的内部模块。PMU 1具有外围宏寄存器接口(I/F)电路11、内置SRAM 12、SRAM控制/命令解码电路13、序列发生器电路14以及电源控制接口(I/F)电路15。
外围宏寄存器I/F电路11连接到CPU 10、逻辑电路A 30以及逻辑电路B 40，并且它转换通信协议以便执行CPU 10等和PMU 1中的诸如内置SRAM 12和序列发生器电路14的宏电路之间的通信。当将来自PMU 1中的每个宏电路的数据或命令传输到CPU 10等时，外围宏寄存器I/F电路11将协议转换为I/F总线协议。
内置SRAM 12是对应于图1所示的RAM1b的存储器。它是以可读和可写形式存储由多个命令构成的命令序列或程序的存储装置。
SRAM控制/命令解码电路13控制内置SRAM 12。SRAM控制/命令解码电路13响应来自序列发生器电路14的命令请求而读出存储在内置SRAM 12中的命令，解码该命令，并且将其输出到序列发生器电路14。
序列发生器电路14由状态机141和解码器142构成。本发明的序列发生器电路14不具有运算电路。状态机141是与命令同步地转换(shift)内部状态的电路。被状态机141转换的内部状态包括例如外部通电指令发布状态、外围宏寄存器写状态以及外部电源稳定等待状态。根据约翰逊(Johnson)计数器来构造状态机141并且其通过根据外部信号依次转换内部状态来执行序列控制。解码器142解码在状态机141中转换的内部状态以发布指令并生成指令请求信号。
电源控制I/F电路15将指令(命令)的协议转换为电源IC 200的I/F总线协议以便将指令发布到电源IC 200。
参考图3的流程图在下文中说明断电序列。图3的流程图中所示的步骤S1到S82分别对应于图2所示的S1到S82。
首先，CPU 10将命令存储到内置SRAM 12(S1，S2)中。具体地，CPU 10将命令存储请求发送到PMU 1(S1)，并且PMU 1通过外围宏寄存器I/F电路11对命令存储请求进行协议转换并且将协议转换的命令存储到内置SRAM 12的预定区域中(S2)。
然后，CPU 10将激活请求发送到PMU 1(S3)。接收到激活请求之后，PMU 1通过外围宏寄存器I/F电路11转换激活请求的协议并且将协议转换的激活请求输出到序列发生器电路14(S3)。然后序列发生器电路14根据状态机141的激活请求将命令请求发送到SRAM控制/命令解码电路13以便执行处理(S4)。响应命令请求，SRAM控制/命令解码电路13从内置SRAM 12读出在接收到激活请求时将被处理的命令数据(S5)。SRAM控制/命令解码电路13接收读命令数据、解码该数据并且然后将其发送到序列发生器电路14。
在该例子中，序列发生器电路14根据命令数据将存储在内置SRAM 12中的预定值分别写入到逻辑电路A 30和逻辑电路B 40的寄存器31和41中。写入到寄存器31和41中的值包括用于改变时钟频率的值、用于复位的值以及用于改变模式的值。为了执行该处理，序列发生器电路14发布用于将预定值写入到寄存器31和41的指令并将其发送到外围宏寄存器I/F电路11(S72)。外围宏寄存器I/F电路11将发布的指令的协议转换到I/F总线协议并且将其发送到逻辑电路A30和B 40(S82)。响应该指令，逻辑电路A 30和B 40将预定值分别写入到寄存器31和41。
之后，序列发生器电路14通过电源IC 200将断电指令发送到CPU10以及逻辑电路A 30和B40(S4，S5，S6，S71，S81)。具体地，当接收到断电指令时，序列发生器电路14的状态机141向SRAM控制/命令解码电路13请求被处理的命令(S4)。响应该命令请求，SRAM控制/命令解码电路13从内置SRAM 12读出在接收到断电指令时被处理的命令(S5)并且将其提供给序列发生器电路14(S6)。当接收到断电指令时，序列发生器电路14通过解码器142对其进行解码并且根据被处理的命令通过状态机141发布指令(S7)。在该情况下的指令是CPU 10以及逻辑电路A 30和B 40的断电指令。电源控制I/F电路15将发布的指令的协议转换为总线协议并且将其提供给电源IC 200(881)。
电源IC 200通过控制I/F 205对断电指令进行协议转换并且将其提供给CPU电源部件202、逻辑电路A电源部件201以及逻辑电路B电源部件204。由此CPU电源部件202、逻辑电路A电源部件201以及逻辑电路B电源部件204分别切断CPU 10、逻辑电路A 30以及逻辑电路B 40的电源。响应断电指令停止CPU 10等的电源，由此CPU 10等进入断电状态。
之后，PMU 1等待电源稳定在0V。然后，PMU 1进一步等待输入外部中断信号。
在下文中参考图4的流程图来说明通电序列。在图4的流程图中说明的步骤S4到S82分别对应于图2中说明的S4到S82。
假设当CPU 10处于没有向其供电的断电状态时，PMU 1检测外部中断信号。在PMU 1中，序列发生器电路14直接检测外部中断信号。响应外部中断信号的检测，序列发生器电路14的状态机141向SRAM控制/命令解码电路13请求检测到外部中断信号时被处理的命令(S4)。由此SRAM控制/命令解码电路13从内置SRAM 12中读出对应于命令请求的命令(S5)并且将其提供给序列发生器电路14(S6)。序列发生器电路14通过解码器142识别出该命令是通电指令并且由状态机141发布通电指令(S71)。电源控制I/F电路15将发布的通电指令的协议转换为路径通信协议并且将其提供给电源IC 200(S81)。电源IC 200通过控制I/F 205对通电指令进行协议转换并且将其提供给CPU电源部件202、逻辑电路A电源部件201以及逻辑电路B电源部件204。由此CPU电源部件202、逻辑电路A电源部件201以及逻辑电路B电源部件204将电源分别提供给CPU 10、逻辑电路A 30以及逻辑电路B 40。PMU 1控制电源从而将电源仅提供给需要进行工作的区域。因此，没有给不需要进行工作的区域供电，由此节省了功耗。
如图4的流程图所示，CPU 10进入通电状态。在该例子中，将1.2V的电源提供给CPU 10，并且PMU 1的序列发生器电路14等待电源稳定在1.2V。当经过一定时间之后电源稳定在1.2V时，序列发生器电路14的状态机141将初始值写入到逻辑电路A 30的寄存器31和逻辑电路B 40的寄存器41中。
具体地，识别出电源稳定在1.2V时，序列发生器电路14的状态机141向SRAM控制/命令解码电路13请求命令(S4)。
响应该命令请求，SRAM控制/命令解码电路13从内置SRAM 12中读出命令数据、解码该数据并且将其提供给序列发生器电路14。序列发生器电路14由解码器142解码该输入命令并且发布指令(S72)。在该情况下，发布用于将初始值写入到逻辑电路A 30的寄存器31和逻辑电路B 40的寄存器41中的命令。该命令包含初始值数据。外围宏寄存器I/F电路11将命令的协议转换为总线通信协议并且将其提供给逻辑电路A 30和逻辑电路B 40。根据该输入命令，逻辑电路A 30和逻辑电路B 40将初始值分别写入到寄存器31和寄存器41中。在现有技术中，为逻辑电路A 30的寄存器31和逻辑电路B 40的寄存器41设置初始值是由CPU 10来执行的。但是，如果PMU 1执行该设置，则能够在向CPU 10供电之前设置初始值。这能够降低重启系统的处理时间。
此外，PMU 1通过位于恒定通电区20中的复位生成电路9(未示出)释放对CPU 10的复位。由此，CPU 10开始恢复处理。因而，由于CPU 10和PMU 1在开始向CPU 10供电的通电序列期间都能够并行执行各种处理，因此能够将重启系统的时间从20到30秒降低到例如大约1毫秒。例如，假设本发明第一实施例的集成电路包括在移动电话中。如果移动电话接收电话呼叫，则PMU 1控制电源IC 200从而将电源提供给诸如数字信号处理器(DSP)等与语音功能有关的宏电路。因此能够进行初始化和发布工作开始指令，而不用等待CPU 10的恢复处理完成。
PMU 1可以向时钟生成电路2发布改变时钟频率的指令。例如，PMU 1向时钟生成电路2发布用于将提供给CPU 10的时钟频率从相对低的频率改变到较高的频率(例如，200MHz)的指令。时钟生成电路2响应该指令而生成高频率时钟并且将其提供给CPU 10。特别地，由于改变频率之后直到其稳定，时钟生成电路2需要例如500微秒，因此，由PMU 1改变频率在降低重启系统的时间方面是有效的。时钟生成电路2位于恒定通电区20中，因而被提供电源；但是，如果无需向CPU 10等提供时钟，则晶振电路处于停止状态。
如前面所述，本发明的第一实施例的PMU 1是可编程的，并且通过改变存储在RAM 1b中的命令能够执行各种通电/断电序列并能够处理大量电源分割碎片。此外，PMU 1允许容易的功能增强和用于命令控制的改变。
此外，当没有向CPU 10供电时，PMU 1能够向每个外围宏电路发布指令。因此，在向CPU 10供电之后CPU 10执行恢复处理时或者在其执行恢复处理之前，能够执行各种指令，由此降低了重启系统所需的时间。
此外，PMU 1是用于电源控制的特有的可编程序列发生器并且不具有运算电路。因而，电路尺寸显著地小于具有运算电路的处理器，由此实现了低功耗。
第二实施例
在下文中参考图5说明根据本发明的第二实施例的电源控制技术。第二实施例具有对应于位于LSI 100之内的宏电路的电源开关3a、3b、3c、3d和3e并且PMU 1控制电源开关3a到3e的导通/断开。
具体地，电源开关3a到3e位于如下支线上，其中这些分支从一线路分支并且连接到CPU 10以及逻辑电路A 30、B 40、C 50和D 60中的每一个，其中从电源IC 200通过该线路恒定地提供电源。通过电源开关3a，将电源从电源IC 200的LSI电源部件207提供给CPU 10。相似地，通过电源开关3b将电源提供给逻辑电路A 30，通过电源开关3c将电源提供给逻辑电路B 40，通过电源开关3d将电源提供给逻辑电路C 50以及通过电源开关3e将电源提供给逻辑电路D 60。电源开关3a、3b、3c、3d和3e位于恒定通电区20中并且被PMU 1控制导通/断开。因而，PMU 1能够对LSI 100的每个宏电路进行电源控制而不用通过电源IC 200，并由此能够减少位于LSI 100之外的电源IC200的电源数量。
显然，本发明不限于上述实施例，在不偏离本发明的范围和精神的情况下可以修改和变化。

Claims (10)

1.一种集成电路器件，包括：
具有运算电路的处理器；以及
不具有运算电路的电源管理单元，用于通过电源部件执行处理器的电源控制，该电源管理单元包括：
存储多个命令的存储器，以及
控制部件，用于根据存储在存储器中的命令来执行处理器的电源控制。
2.根据权利要求1的集成电路器件，其中电源管理单元位于恒定通电区中，从电源部件向恒定通电区恒定供电。
3.根据权利要求1的集成电路器件，其中电源管理单元的控制部件包括具有状态机和解码器的序列发生器电路。
4.根据权利要求1的集成电路器件，还包括：
逻辑电路，
其中当通过电源部件向处理器供电时，电源管理单元通过电源部件向逻辑电路供电。
5.根据权利要求1的集成电路器件，还包括：
具有寄存器的逻辑电路，
其中当通过电源部件向处理器供电时，电源管理单元执行预定值向逻辑电路的寄存器的写入。
6.根据权利要求1的集成电路器件，还包括：
向处理器提供时钟的时钟生成电路，
其中当通过电源部件向处理器供电时，电源管理单元控制时钟生成电路从而向处理器提供预定时钟。
7.根据权利要求1的集成电路器件，还包括：
逻辑电路；以及
位于如下支线上的多个电源开关，其中这些支线从一线路分支并且连接到处理器和逻辑电路中的每一个，其中通过该线路从电源部件恒定地供电，
其中电源管理单元控制电源开关的导通和断开。
8.根据权利要求7的集成电路器件，其中电源管理单元和电源开关位于从电源部件恒定供电的恒定通电区中。
9.一种集成电路器件，包括：
具有运算电路的处理器；以及
不具有运算电路的可编程序列发生器，用于通过电源部件执行处理器的电源控制，
其中可编程序列发生器与通过电源部件向处理器供电并行地执行集成电路器件中的另一个电路的初始化，可编程序列发生器包括用于存储多个指令的存储器，并且可编程序列发生器基于存储器中存储的多个指令来执行初始化。
10.根据权利要求9的集成电路器件，其中初始化包括将初始值写入到包括在集成电路器件中的另一个电路中的寄存器。
CNB200510107091XA 2004-10-05 2005-09-27 集成电路器件 Expired - Fee Related CN100354793C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004292852 2004-10-05
JP2004292852A JP2006107127A (ja) 2004-10-05 2004-10-05 半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN1758183A CN1758183A (zh) 2006-04-12
CN100354793C true CN100354793C (zh) 2007-12-12

Family

ID=35729685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510107091XA Expired - Fee Related CN100354793C (zh) 2004-10-05 2005-09-27 集成电路器件

Country Status (5)

Country Link
US (1) US7752467B2 (zh)
EP (1) EP1645940A2 (zh)
JP (1) JP2006107127A (zh)
KR (1) KR100688102B1 (zh)
CN (1) CN100354793C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699212A (zh) * 2013-12-04 2015-06-10 联想(北京)有限公司 一种电源管理系统、电子设备以及pmu芯片

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
JP4581933B2 (ja) * 2005-09-14 2010-11-17 日本電気株式会社 電源供給システム、携帯機器及びそれらに用いる電源投入順序制御方法
US7366926B2 (en) * 2006-06-13 2008-04-29 Montage Technology Group Limited On-chip supply regulators
US8667198B2 (en) 2007-01-07 2014-03-04 Apple Inc. Methods and systems for time keeping in a data processing system
US7917784B2 (en) 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP4685040B2 (ja) * 2007-01-24 2011-05-18 パナソニック株式会社 半導体集積回路及びその電源供給制御方法
US7831847B2 (en) * 2007-05-07 2010-11-09 Mediatek Inc. Integrated circuit with power control and power control method thereof
US8645740B2 (en) 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
GB2489344B (en) * 2007-06-15 2012-12-05 Apple Inc circuitry and method for regulating a power supply signal
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US8046615B2 (en) * 2007-10-19 2011-10-25 Denso Corporation Microcomputer system with reduced power consumption
JP5104254B2 (ja) 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
JP2009237712A (ja) * 2008-03-26 2009-10-15 Fujitsu Ltd 回路システムおよびプログラム
JP2010057160A (ja) * 2008-08-01 2010-03-11 Nec Electronics Corp 半導体集積回路
KR101036275B1 (ko) * 2009-02-03 2011-05-23 서울대학교산학협력단 동작 모니터링 유닛 및 동작 모니터링 유닛을 이용한 시스템의 소비 전력 추정 방법
JP5285643B2 (ja) * 2010-03-15 2013-09-11 シャープ株式会社 半導体集積回路および電子情報機器
US20110307746A1 (en) * 2010-06-07 2011-12-15 Sullivan Jason A Systems and Methods for Intelligent and Flexible Management and Monitoring of Computer Systems
US8680710B2 (en) * 2010-12-17 2014-03-25 Texas Instruments Incorporated Analog power sequencer and method
WO2012132020A1 (ja) * 2011-03-31 2012-10-04 富士通株式会社 情報処理システム、システム管理装置、集積回路
TWI551978B (zh) * 2011-05-26 2016-10-01 華碩電腦股份有限公司 電腦裝置及其電源產生器
US8769316B2 (en) * 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9262133B2 (en) * 2012-01-27 2016-02-16 Amx Llc Mapping and formatting input commands to a third party protocol
US9229524B2 (en) * 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
JP2014023235A (ja) * 2012-07-17 2014-02-03 Ricoh Co Ltd 電源装置、電源制御方法、及び電源制御プログラム
US10079019B2 (en) 2013-11-12 2018-09-18 Apple Inc. Always-on audio control for mobile device
US10031000B2 (en) 2014-05-29 2018-07-24 Apple Inc. System on a chip with always-on processor
US9619377B2 (en) * 2014-05-29 2017-04-11 Apple Inc. System on a chip with always-on processor which reconfigures SOC and supports memory-only communication mode
US9778728B2 (en) 2014-05-29 2017-10-03 Apple Inc. System on a chip with fast wake from sleep
FR3030177B1 (fr) 2014-12-16 2016-12-30 Stmicroelectronics Rousset Dispositif electronique comprenant un module de reveil d'un appareil electronique distinct d'un coeur de traitement
JP6068597B2 (ja) * 2015-11-04 2017-01-25 株式会社藤商事 遊技機
KR102420735B1 (ko) 2016-08-19 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 전원 제어 방법
JP2022144020A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
WO2023022190A1 (ja) * 2021-08-20 2023-02-23 ローム株式会社 電源管理回路および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288150A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2002341976A (ja) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd 多電源半導体装置及び該装置の電源制御方法
CN1414563A (zh) * 2001-10-23 2003-04-30 株式会社日立制作所 半导体器件
CN1428954A (zh) * 2001-12-26 2003-07-09 富士通株式会社 处理器及其引导方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097865A (en) * 1971-06-01 1978-06-27 The United States Of America As Represented By The Secretary Of The Navy Electronic countermeasure sequence timer
US5632037A (en) * 1992-03-27 1997-05-20 Cyrix Corporation Microprocessor having power management circuitry with coprocessor support
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5630143A (en) * 1992-03-27 1997-05-13 Cyrix Corporation Microprocessor with externally controllable power management
US5455923A (en) * 1992-07-30 1995-10-03 Kaplinsky; Cecil H. Memory system for loading peripherals on power up
DE69415284T2 (de) * 1993-11-23 1999-08-19 Advanced Micro Devices Inc Leistungssteuerungssysteme für Rechner
US5596756A (en) * 1994-07-13 1997-01-21 Advanced Micro Devices, Inc. Sub-bus activity detection technique for power management within a computer system
US5784611A (en) * 1994-12-19 1998-07-21 Seagate Technology, Inc. Device and process for in-system programming electrically erasable and programmable non-volatile memory
JP3188840B2 (ja) * 1996-06-14 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション コンピュータ・システムに用いられる周辺装置及びその制御方法
US6230278B1 (en) * 1997-05-02 2001-05-08 Texas Instruments Incorporated Microprocessor with functional units that can be selectively coupled
CN1157641C (zh) * 1997-09-03 2004-07-14 松下电器产业株式会社 处理器
KR100382636B1 (ko) * 1998-07-15 2005-09-20 삼성전자주식회사 컴퓨터의냉각팬제어장치
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムｌｓｉ及びパワーマネジメント方法
JP4272743B2 (ja) * 1999-04-01 2009-06-03 ハセガワ株式会社 剣道面防具
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
JP2000341976A (ja) * 1999-05-31 2000-12-08 Takata Corp 磁性流体伝動機構及びそれを用いた超音波駆動装置
US6636962B1 (en) * 1999-12-10 2003-10-21 Intel Corporation Self-initializing chipset
US6640262B1 (en) * 1999-12-20 2003-10-28 3Com Corporation Method and apparatus for automatically configuring a configurable integrated circuit
KR20020014534A (ko) * 2000-08-18 2002-02-25 박종섭 저전력 오디오 프로세서
US6772360B2 (en) * 2001-02-07 2004-08-03 Emulex Design & Manufacturing Corporation Extension signal generator coupled to an extension timer and an extension register to generate an initialization extension signal
JP3480721B2 (ja) * 2001-02-22 2003-12-22 Ｎｅｃパーソナルプロダクツ株式会社 電源オン／オフシーケンス制御装置
JP2003202935A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 電力管理方式及び電力管理方法
US7191350B2 (en) * 2002-01-30 2007-03-13 Matsushita Electric Industrial Co., Ltd. Instruction conversion apparatus and instruction conversion method providing power control information, program and circuit for implementing the instruction conversion, and microprocessor for executing the converted instruction
US20030233534A1 (en) * 2002-06-12 2003-12-18 Adrian Bernhard Enhanced computer start-up methods
JP4048091B2 (ja) * 2002-09-17 2008-02-13 株式会社リコー Ｌｓｉ及び画像形成装置
JP4038134B2 (ja) * 2003-02-05 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 電源制御装置及び情報処理装置
US7062668B2 (en) * 2003-04-24 2006-06-13 Dell Products L.P. Method and system for information handling system component power management sequencing
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7376854B2 (en) * 2004-03-31 2008-05-20 Intel Corporation System for enabling and disabling voltage regulator controller of electronic appliance according to a series of delay times assigned to voltage regulator controllers
JP2005309957A (ja) * 2004-04-23 2005-11-04 Denso Corp マイクロコンピュータ、車載システム
US7519802B2 (en) * 2004-05-05 2009-04-14 Hewlett-Packard Development Company, L.P. System and method for configuring a computer system
US7210030B2 (en) * 2004-07-22 2007-04-24 International Business Machines Corporation Programmable memory initialization system and method
US7266680B1 (en) * 2004-07-29 2007-09-04 Marvell International Ltd. Method and apparatus for loading configuration data
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288150A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2002341976A (ja) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd 多電源半導体装置及び該装置の電源制御方法
CN1414563A (zh) * 2001-10-23 2003-04-30 株式会社日立制作所 半导体器件
CN1428954A (zh) * 2001-12-26 2003-07-09 富士通株式会社 处理器及其引导方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699212A (zh) * 2013-12-04 2015-06-10 联想(北京)有限公司 一种电源管理系统、电子设备以及pmu芯片
CN104699212B (zh) * 2013-12-04 2017-11-28 联想(北京)有限公司 一种电源管理系统、电子设备以及pmu芯片

Also Published As

Publication number Publication date
US20060075267A1 (en) 2006-04-06
US7752467B2 (en) 2010-07-06
JP2006107127A (ja) 2006-04-20
CN1758183A (zh) 2006-04-12
EP1645940A2 (en) 2006-04-12
KR20060051490A (ko) 2006-05-19
KR100688102B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
CN100354793C (zh) 集成电路器件
KR100866604B1 (ko) 전원제어 장치 및 전원제어 방법
US5561384A (en) Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US6067627A (en) Core section having asynchronous partial reset
US8166324B2 (en) Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
US5898232A (en) Input/output section of an integrated circuit having separate power down capability
US7451334B2 (en) Pipeline module circuit structure with reduced power consumption and method of operating the same
KR100479948B1 (ko) 이동무선전화기
EP1204017B1 (en) Device and method for selectively powering down integrated circuit blocks
CN103530064A (zh) 存储器控制设备、半导体设备与系统板
US20090144571A1 (en) Integrated circuit apparatus
US9477293B2 (en) Embedded controller for power-saving and method thereof
CN101324802A (zh) 集成电路及其减少电源消耗的方法
CN1950784B (zh) 包括集成电路的移动设备和关断及重接通电路电源的方法
JPH08314587A (ja) 省電力電源回路
CN105718020A (zh) 半导体集成电路
CN105824393A (zh) 片上系统、管理其功率的方法和电子装置
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
US11068018B2 (en) System and method for power management of a computing system with a plurality of islands
JPH11331060A (ja) 通信装置制御方法及び通信装置
US20050180233A1 (en) Software power control of circuit modules in a shared and distributed DMA system
US20030065964A1 (en) Registering events while clocking multiple domains
CN115857654B (zh) 片上系统低功耗控制方法、装置、片上系统及电子设备
KR20060033126A (ko) 시스템온칩의 절전을 위한 효율적인 하드웨어적 제어방법
JP2008191840A (ja) 制御システム及び制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20140927

EXPY Termination of patent right or utility model