CN108196660A - 数据贮存装置的电力管理方法 - Google Patents

数据贮存装置的电力管理方法 Download PDF

Info

Publication number
CN108196660A
CN108196660A CN201810090845.2A CN201810090845A CN108196660A CN 108196660 A CN108196660 A CN 108196660A CN 201810090845 A CN201810090845 A CN 201810090845A CN 108196660 A CN108196660 A CN 108196660A
Authority
CN
China
Prior art keywords
core
memory
data
close
processor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810090845.2A
Other languages
English (en)
Inventor
黄永赐
徐伯贤
张柏坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Research Laboratory Of National Science
Goke US Research Laboratory
Original Assignee
American Research Laboratory Of National Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Research Laboratory Of National Science filed Critical American Research Laboratory Of National Science
Priority to CN201810090845.2A priority Critical patent/CN108196660A/zh
Publication of CN108196660A publication Critical patent/CN108196660A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种数据贮存装置有一个NAND闪存、一个外部内存、一个第一核心及一个第二核心。外部内存包括第一部分及第二部分，第一部分大于该第二部分。第一核心有一个中央处理器单元、一个指令紧密耦合内存及一个数据紧密耦合内存。第二核心有一个中央处理器单元、一个指令紧密耦合内存及一个数据紧密耦合内存。数据贮存装置可在一个操作状态与一个休眠状态之间切换。在休眠状态中，NAND闪存、外部内存的第一部分、第一核心的中央处理器单元、第二核心的中央处理器单元、指令紧密耦合内存及数据紧密耦合内存停止运作，但外部内存的第二部分及该第一核心的指令紧密耦合内存及数据紧密耦合内存正常运作。

Description

数据贮存装置的电力管理方法
技术领域
本发明有关于数据贮存装置的电力管理方法，特别是在省电及缩短迟滞间取得平衡的电力管理方法。
背景技术
参考图1所示，一个主机10连接一个数据贮存装置。具体而言，数据贮存装置是一个固态硬盘(solid-state drive:SSD)12，且有一个NAND闪存14、一个外部内存16及两个核心18及20。组件16使用外部内存一词是因为它代表一个位在NAND闪存14及核心18及20以外的内存。核心18有一个中央处理器单元(central processor unit:CPU)24、一个指令紧密耦合内存(instruction-tightly-coupled memory:ITCM)26及一个数据紧密耦合内存(data-tightly-coupled memory:DTCM)28。指令紧密耦合内存26贮存中央处理器单元24运作时所需的程序。数据紧密耦合内存28被用以贮存核心18运作时所需的资料。核心20有一个中央处理器单元30、一个指令紧密耦合内存32及一个数据紧密耦合内存34。指令紧密耦合内存32贮存中央处理器单元30运作时所需的程序。数据紧密耦合内存34被用以贮存核心20运作时所需的资料。
固态硬盘12贮存从主机10而来的用户数据。然而，固态硬盘12不必一直运作。在一些闲置状态中，主机10不与固态硬盘12沟通数据。因此，可用一个电力管理方法管理供应固态硬盘12的电力。一种习知的电力管理方法有一个休眠程序及一个唤醒程序。在这些闲置状态中，执行休眠程序而使固态硬盘12休眠。主机10须与固态硬盘12沟通数据时，执行唤醒程序而从该休眠唤醒固态硬盘12。
参考图6所示，在休眠中，关掉整个核心18、整个核心20、整个NAND闪存14及整个外部内存16。亦即，核心18的中央处理器单元24、指令紧密耦合内存26及数据紧密耦合内存28都被关掉，且核心20的中央处理器单元30、指令紧密耦合内存32及数据紧密耦合内存34都被关掉。
参考图7所示，执行该唤醒程序而唤醒固态硬盘12，亦即唤醒整个核心18、整个核心20、整个NAND闪存14及整个外部内存16。因此，先执行一道启动ROM程序(boot-ROMcode)，后执行一道启动加载程序(boot loader code)。执行该启动加载程序以后，才执行核心18及20的初始化程序。核心18的初始化程序及核心20的初始化程序是平行地(或「同步地」)进行。在执行核心18及20的初始化程序以后，才执行核心18及20的韧体。核心18的韧体及核心20的韧体是平行地进行。因此，须花一长段时间才能唤醒固态硬盘12，亦即固态硬盘12的运作有长时间迟滞。然而，在一些情形中，不能容忍固态硬盘12的运作有这么长时间的迟滞。
发明内容
有鉴于上述习知的技术的问题，本发明的目的在于提供一种兼顾省电与快速苏醒的闪存的动态管理方法。
一种数据贮存装置，包括：一个NAND闪存；一个外部内存，包括第一部分及第二部分，第一部分大于第二部分；一个第一核心，有一个中央处理器单元、一个指令紧密耦合内存及一个数据紧密耦合内存；及一个第二核心，有一个中央处理器单元、一个指令紧密耦合内存及一个数据紧密耦合内存；其中，数据贮存装置可在一个操作状态与一个休眠状态之间切换，在休眠状态中，NAND闪存、外部内存的第一部分、第一核心的中央处理器单元、第二核心的中央处理器单元、指令紧密耦合内存(32)及数据紧密耦合内存停止运作，但外部内存的第二部分及第一核心的指令紧密耦合内存及数据紧密耦合内存正常运作。
一种数据贮存装置所用的电力管理方法，包括以下步骤：从一个主机接收一个休眠要求；执行一道休眠程序，休眠程序包括以下步骤：停止该外部内存的第一部分，却允许外部内存的第二部分继续运作；停止第一核心的中央处理器单元，却允许该第一核心的指令紧密耦合内存及数据紧密耦合内存继续运作；停止第二核心的中央处理器单元、指令紧密耦合内存及数据紧密耦合内存；及停止NAND闪存；及从该主机收到一个唤醒要求；执行一道唤醒程序，唤醒程序包括以下步骤：唤醒外部内存的大部分；唤醒第一核心的中央处理器单元；及唤醒第二核心的中央处理器单元、指令紧密耦合内存及数据紧密耦合内存。依本发明的动态管理方法，在休眠状态中，NAND闪存、外部内存的第一部分、第一核心的中央处理器单元、第二核心的中央处理器单元、指令紧密耦合内存及数据紧密耦合内存停止运作，但外部内存的第二部分及第一核心的指令紧密耦合内存及数据紧密耦合内存正常运作。
附图说明
图1是一台主机与一种数据贮存装置的方块图；
图2是依本发明的较佳实施例的电力管理方法休眠的图1所示的数据贮存装置的方块图；
图3是图2所示的数据贮存装置的苏醒程序；
图4是本发明的较佳实施例的电力管理方法的休眠程序的流程图；
图5是本发明的较佳实施例的电力管理方法的唤醒程序的流程图；
图6是依习知的电力管理方法休眠的图1所示的数据贮存装置的方块图；及
图7是图6所示的数据贮存装置的苏醒程序。
其中，10、主机，12、固态硬盘，14、NAND闪存，16、外部内存，18、核心，20、核心，22、休眠实体区块，24、中央处理器单元，26、指令紧密耦合内存，28、数据紧密耦合内存，30、中央处理器单元，32、指令紧密耦合内存，34、数据紧密耦合内存，S10、进入休眠请求，S12、FE接收该「进入休眠」请求，并提供DC请求，S14、DC下刷数据，并提供FTL写入请求，S16、FTL写数据，并执行DC请求的回调函式，S18、DC使其缓冲存储器失效，并为FTL提供休眠请求，S20、FTL关闭User/System/SysMeta空间，使GMT快取失效，且为DC请求执行回调函式，S22、FTL记录休眠状态，恢复入口、CPU的场景，并监视电力状态，S24、DC回调函式执行FE回调函式，S26FE回调函式监视整个固态硬盘的状态，并开始休眠，S30、接收离开休眠请求，S32、认出该休眠状态，并跳到该恢复入口，S34、回复第二核心的CPU的场景，并初始化第二核心，S36、回复SysRoot/SysMeta/外部内存，初始化heap/reap分配器，从休眠实体区块运载第二核心的程序/数据，并释放第二核心。
具体实施方式
以下请参照相关附图进一步说明本发明的闪存的动态管理方法的较佳实施例。为便于理解本发明，以下用相同符号标示相同组件。
如于先前技术中参考图1所述，主机10连接固态硬盘12。主机10通常是个人计算机，例如桌面计算机及膝上型计算机。如上述，固态硬盘12有NAND闪存14、外部内存16、核心18及20。固态硬盘12可执行本发明的较佳实施例的电力管理方法。为详细描述该管理方法，将提供固态硬盘12的更多细节。
NAND闪存14贮存与固态硬盘12运作时所需的数据及从主机10而来的用户数据。NAND闪存14有一个休眠实体区块(physical block:PB)22，休眠实体区块22其实是一群实体区块。休眠实体区块22贮存与固态硬盘12的休眠有关的数据，包括场景(context)。
依本发明的数据贮存装置的电力控制方法，把外部内存16分为第一部分及第二部分，第一部分大于第二部分。稍后将描述把外部内存16分为二个部分的原因。外部内存16连接NAND闪存14。
如于先前技术中所述，核心18有中央处理器单元24、指令紧密耦合内存26及数据紧密耦合内存28。中央处理器单元24执行一种软件程序而实施本发明的电力管理方法。指令紧密耦合内存26贮存中央处理器单元24运作时所需的软件程序。举例而言，指令紧密耦合内存26从NAND闪存14取得并贮存一个闪存转换层(flash translation layer:FTL)及一个后端(back end:BE)。中央处理器单元24从指令紧密耦合内存26取得并执行该闪存转换层及该后端。数据紧密耦合内存28贮存核心18运作时所需的数据，包括中央处理器单元24执行软件程序时所产生及所须用的数据及中央处理器单元24的场景(context)。核心18连接NAND闪存14。
如于先前技术中所述，核心20有中央处理器单元30、指令紧密耦合内存32及数据紧密耦合内存34。中央处理器单元30执行一种软件程序而实施本发明的电力管理方法。指令紧密耦合内存32贮存中央处理器单元30运作时所需的软件程序。举例而言，指令紧密耦合内存32从NAND闪存14取得并贮存一个前端(front end:FE)及一个资料快取(datacache:DC)。中央处理器单元30从指令紧密耦合内存32取得并执行该前端及该数据快取。数据紧密耦合内存34贮存核心20运作时所需的数据，包括中央处理器单元30执行这些软件程序时所产生及所须用的数据及中央处理器单元30的场景。
核心20连接主机10。核心18及20经一种远方程序调用(remote procedural call:RPC)而相连，所以允许中央处理器单元24请求中央处理器单元30使用指令紧密耦合内存32及数据紧密耦合内存34，并允许中央处理器单元30请求中央处理器单元24使用指令紧密耦合内存26及数据紧密耦合内存28。
发生闲置状态时，主机10指示核心20开始该休眠程序。因此，核心20开始该休眠程序，送一个通知给核心18。一旦收到通知，核心18开始该休眠程序，并告诉核心20，核心18已准备好休眠。参考图2所示，一旦接到核心18的通知，核心20就停止中央处理器单元30、指令紧密耦合内存32、数据紧密耦合内存34、核心18的中央处理器单元24及外部内存16的第一部分。然而，指令紧密耦合内存26、数据紧密耦合内存28及外部内存16的第二部分被允许继续运作。请注意，在休眠以前，须把外部内存16的第一部分贮存的数据写入NAND闪存14。在休眠以前分别被写入NAND闪存14及外部内存16的第二部分的数据会被用在唤醒程序中。
参考图3所示，使用者可随己意执行该唤醒程序而唤醒固态硬盘12。因此，立即初始化核心18的中央处理器单元24，且随后执行核心18的指令紧密耦合内存26贮存的程序。省略启动ROM程序(boot-ROM code)、启动加载程序(boot loader code)及核心18的指令紧密耦合内存26及数据紧密耦合内存28的初始化程序(initializing code)。因为核心18在休眠以前，贮存若干标记而告诉固态硬盘12，所以固态硬盘12知道省略启动ROM程序、启动加载程序及等初始化程序。在初始化核心18的韧体(firmware)时，平行地执行核心20的初始化程序而初始化核心20的韧体。整体的唤醒迟滞被缩短，因为不花时间来执行核心18的启动ROM程序及启动加载程序。核心18从休眠实体区块22回复其场景(context)及核心20的韧体。
参考图4和图5所示，详细描述该电力管理方法。该电力管理方法有一道休眠程序(图4)及一道唤醒程序(图5)。
参考图4，在S10，主机10输入一个休眠请求。
在S12，中央处理器单元30从指令紧密耦合内存32取得前端，并予以执行而从主机10接收该休眠请求，并提供一个数据快取请求。
在S14，依数据快取请求，中央处理器单元30从指令紧密耦合内存32取得该数据快取，并予以执行而把数据，从一个快取缓冲存储器(buffer)，写入NAND闪存14，并提供一个闪存转换层写入请求。快取缓冲存储器表示一个在外部内存16(硬件)里被分配给该数据快取(软件)的区块。
在S16，依闪存转换层写入请求，中央处理器单元24从指令紧密耦合内存26取得该闪存转换层，且予以执行而把用户数据从一个闪存转换层缓冲存储器，写入NAND闪存14，并执行该数据快取请求的回调函式(callback function)。闪存转换层缓冲存储器表示一个在外部内存16(硬件)里被分配给该闪存转换层(软件)的区块。
在S18，中央处理器单元24执行该数据快取而使该DC缓冲记体失效(invalidate)，并为该闪存转换层提供该休眠请求。先前，已把数据从该快取缓冲存储器，写入NAND闪存14。换言之，快取缓冲存储器已无数据，而不必再从它取资料。因此，在这阶段使该快取缓冲存储器失效。
在S20，中央处理器单元24执行该闪存转换层而把User/System/SysMeta数据写入NAND闪存14，并使一个相关的资料快取失效，且为数据快取请求执行一个回调函式。
简单地说，在S14、S16及S20所做的是把外部内存16贮存的数据写入NAND闪存14。在S14，把外部内存16贮存的数据的一部分写入NAND闪存14。在S16，把外部内存16贮存的数据的另一部分写入NAND闪存14。在S20，把外部内存16贮存的其他数据写入NAND闪存14。
在S22，闪存转换层把一个电力状态、一个恢复入口(resume entry)及中央处理器单元24的场景写入外部内存16的第二部分。然后，闪存转换层持续监视电力状态而决定休眠或唤醒。
在S24，数据快取回调函式执行该前端回调函式。
在S26，前端回调函式监视整个固态硬盘12的状态，并开始休眠。
参考图5，在S30，固态硬盘12从主机10接收一个唤醒请求。
在S32，认出该休眠状态，并跳到该恢复入口。
在S34，回复中央处理器单元30的场景，并初始化核心20的硬件。
在S36，回复SysRoot/SysMeta/外部内存16，并初始化一个heap/reap分配器，且把指令紧密耦合内存32的数据及数据紧密耦合内存34的数据，从休眠实体区块22，分别加载核心20的指令紧密耦合内存32及数据紧密耦合内存34，并释放核心20。
依本发明的电力管理方法，在休眠中，停止外部内存16的大部分、核心18的中央处理器单元24及整个核心20，却保持核心18的指令紧密耦合内存26及数据紧密耦合内存28及外部内存16的小部分清醒。因为停止外部内存16的大部分、核心18的中央处理器单元24及整个核心20，所以减少耗电量。因为保持核心18的指令紧密耦合内存26及数据紧密耦合内存28及外部记忆20的小部分清醒，所以唤醒程序从核心18的韧体开始，省略核心18的启动ROM程序、启动加载程序及初始化程序功能，而加速该唤醒程序，亦即减少固态硬盘12的整体迟滞。因此，本发明的电力管方法在低耗电量及高效能之间取得好的平衡。

Claims (8)

1.一种数据贮存装置，其特征在于，包括：
一个NAND闪存(14)；
一个外部内存(16)，包括第一部分及第二部分，第一部分大于第二部分；
一个第一核心(18)，有一个中央处理器单元(24)、一个指令紧密耦合内存(26)及一个数据紧密耦合内存(28)；及
一个第二核心(20)，有一个中央处理器单元(30)、一个指令紧密耦合内存(32)及一个数据紧密耦合内存(34)；
其中，数据贮存装置可在一个操作状态与一个休眠状态之间切换，在休眠状态中，NAND闪存(14)、外部内存(16)的第一部分、第一核心(18)的中央处理器单元(24)、第二核心(20)的中央处理器单元(30)、指令紧密耦合内存(32)及数据紧密耦合内存(34)停止运作，但外部内存(16)的第二部分及第一核心(18)的指令紧密耦合内存(26)及数据紧密耦合内存(28)正常运作。
2.如权利要求1所述的数据贮存装置所用的电力管理方法，其特征在于，包括以下步骤：
从一个主机(10)接收一个休眠要求；
执行一道休眠程序，休眠程序包括以下步骤：
停止该外部内存(16)的第一部分，却允许外部内存(16)的第二部分继续运作；
停止第一核心(18)的中央处理器单元(24)，却允许该第一核心(18)的指令紧密耦合内存(26)及数据紧密耦合内存(28)继续运作；
停止第二核心(20)的中央处理器单元(30)、指令紧密耦合内存(32)及数据紧密耦合内存(34)；及
停止NAND闪存(14)；及
从该主机(10)收到一个唤醒要求；
执行一道唤醒程序，唤醒程序包括以下步骤：
唤醒外部内存(16)的大部分；
唤醒第一核心(18)的中央处理器单元(24)；及
唤醒第二核心(20)的中央处理器单元(30)、指令紧密耦合内存(32)及数据紧密耦合内存(34)。
3.如权利要求2所述的电力管理方法，其特征在于，从一个主机(10)接收一个休眠要求的步骤包括以下步骤：
用第二核心(20)的中央处理器单元(30)从第二核心(20)的指令紧密耦合内存(32)取得一个前端；
用前端而从主机(10)接收该休眠请求；及
提供一个数据快取请求。
4.如权利要求3所述的电力管理方法，其特征在于，在停止外部内存(16)的第一部分的步骤以前，还有以下步骤：
把外部内存(16)的第一部分贮存的数据写入NAND闪存(14)。
5.如权利要求4所述的电力管理方法，其特征在于，把外部内存(16)的第一部分贮存的数据写入NAND闪存(14)的步骤包括以下步骤：
(S14)用第二核心(20)的中央处理器单元(30)从第二核心(20)的指令紧密耦合内存(32)取得并执行一个数据快取，而把数据从一个快取缓冲存储器写入NAND闪存(14)；
(S16)用第一核心(18)的中央处理器单元(24)从第一核心(18)的指令紧密耦合内存(26)取得并执行一个闪存转换层，而把用户数据从一个闪存转换层缓冲存储器，写入NAND闪存(14)；及
(S20)用第一核心(18)的中央处理器单元(24)执行该闪存转换层，而把User/System/SysMeta数据写入NAND闪存(14)。
6.如权利要求3所述的电力管理方法，其特征在于，在停止第二核心(20)的数据紧密耦合内存(34)的步骤以前，还有以下步骤：
把第二核心(20)的数据紧密耦合内存(34)贮存的数据写入外部内存(16)的第二部分。
7.如权利要求2所述的电力管理方法，其特征在于，休眠程序包括以下步骤：(S12)第二核心(20)的中央处理器单元(30)从第二核心(20)的指令紧密耦合内存(32)取得一个前端，并予以执行而从主机(10)接收该休眠请求，并提供一个数据快取请求；
(S14)依该数据快取请求，第二核心(20)的中央处理器单元(30)从第二核心(20)的指令紧密耦合内存(32)取得数据快取，并予以执行而把数据，从一个快取缓冲存储器，写入NAND闪存14，并提供一个闪存转换层写入请求；
(S16)依闪存转换层写入请求，中央处理器单元24从指令紧密耦合内存26取得闪存转换层，且予以执行而把用户数据从一个闪存转换层缓冲存储器，写入NAND闪存14，并执行数据快取请求的回调函式(callback function)；
(S18)第二核心(20)的中央处理器单元(30)执行数据快取而使该DC缓冲记体失效(invalidate)，并为闪存转换层提供休眠请求；
(S20)第一核心(18)的中央处理器单元(24)执行闪存转换层而关闭一个User/System/SysMeta空间，并使一个GMT快取失效，且为数据快取请求执行一个回调函式；
(S22)闪存转换层记录一个休眠状态、一个恢复入口、中央处理器单元(24)的场景，并持续监视电力状态；
(S24)数据快取回调函式执行该前端回调函式；及
(S26)前端回调函式监视整个固态硬盘12的状态，并开始休眠。
8.如权利要求2所述的电力管理方法，其特征在于，唤醒程序包括以下步骤：认出电力状态，并跳到恢复入口；
回复第一核心(18)的中央处理器单元(24)的场景，并初始化第一核心(18)；及
回复SysRoot/SysMeta/外部内存(16)，并初始化一个heap/reap分配器，且把第二核心(20)的指令紧密耦合内存(32)及数据紧密耦合内存(34)的数据从休眠实体区块(22)加载第二核心(20)的指令紧密耦合内存(32)及数据紧密耦合内存(34)，并释放第二核心(20)。
CN201810090845.2A 2018-01-30 2018-01-30 数据贮存装置的电力管理方法 Pending CN108196660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810090845.2A CN108196660A (zh) 2018-01-30 2018-01-30 数据贮存装置的电力管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810090845.2A CN108196660A (zh) 2018-01-30 2018-01-30 数据贮存装置的电力管理方法

Publications (1)

Publication Number Publication Date
CN108196660A true CN108196660A (zh) 2018-06-22

Family

ID=62591980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810090845.2A Pending CN108196660A (zh) 2018-01-30 2018-01-30 数据贮存装置的电力管理方法

Country Status (1)

Country Link
CN (1) CN108196660A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306558A (zh) * 2019-08-01 2021-02-02 杭州中天微系统有限公司 处理单元、处理器、处理系统、电子设备和处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324802A (zh) * 2007-06-11 2008-12-17 联发科技股份有限公司 集成电路及其减少电源消耗的方法
US20090121029A1 (en) * 2007-11-12 2009-05-14 Micron Technology, Inc. Intelligent controller system and method for smart card memory modules
US20090182962A1 (en) * 2008-01-16 2009-07-16 Apple Inc. Memory Subsystem Hibernation
CN103455319A (zh) * 2012-05-31 2013-12-18 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324802A (zh) * 2007-06-11 2008-12-17 联发科技股份有限公司 集成电路及其减少电源消耗的方法
US20090121029A1 (en) * 2007-11-12 2009-05-14 Micron Technology, Inc. Intelligent controller system and method for smart card memory modules
US20090182962A1 (en) * 2008-01-16 2009-07-16 Apple Inc. Memory Subsystem Hibernation
CN103455319A (zh) * 2012-05-31 2013-12-18 慧荣科技股份有限公司 数据储存装置与快闪存储器控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112306558A (zh) * 2019-08-01 2021-02-02 杭州中天微系统有限公司 处理单元、处理器、处理系统、电子设备和处理方法

Similar Documents

Publication Publication Date Title
EP2972808B1 (en) System and method for predicting and improving boot-up sequence
CN104850435B (zh) 电源管理控制器与方法
US8181046B2 (en) Transparent self-hibernation of non-volatile memory system
US9244839B2 (en) Methods and apparatus for supporting persistent memory
US7519808B2 (en) Method and apparatus for quickly reanimating devices from hibernation
US9436251B2 (en) Fast platform hibernation and resumption of computing systems
US7900074B2 (en) Method and apparatus for quickly reanimating devices from hibernation
US20150089287A1 (en) Event-triggered storage of data to non-volatile memory
EP1351146A1 (en) Power management system and method with recovery after power failure
US8578144B2 (en) Partial hibernation restore for boot time reduction
US8914594B2 (en) Systems and methods of loading data from a non-volatile memory to a volatile memory
US20190227618A1 (en) Power Management for a Data Storage Apparatus
US10289421B2 (en) Booting of IHS from SSD using PCIe
US10564986B2 (en) Methods and apparatus to suspend and resume computing systems
US20230016888A1 (en) Memory mapping for hibernation
US11256533B1 (en) Transparent disk caching for virtual machines and applications
TW201235832A (en) Drive assisted system checkpointing
WO2019226303A1 (en) Time-based mechanism supporting flush operation
US20060206652A1 (en) Machine state storage apparatus and method
CN108196660A (zh) 数据贮存装置的电力管理方法
US20110185142A1 (en) Information processing apparatus and data saving acceleration method of the information processing apparatus
US8495287B2 (en) Clock-based debugging for embedded dynamic random access memory element in a processor core
TWI640927B (zh) Power management method for data storage device
US9311105B2 (en) Communicating operating system booting information
US9239610B2 (en) Systems and methods for managing data in a system for hibernation states

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180622