CN113972637B - 放电装置 - Google Patents

Abstract

本发明提供一种放电装置。放电装置对电子装置的内部电力进行放电。放电装置包括电压调节电路、电荷存储电路、控制信号产生器以及放电路径。电压调节电路将内部电力调节为经调节电力。电荷存储电路存储经调节电力。控制信号产生器接收经调节电力以及外部电力，依据经调节电力被致能，并反应于外部电力的电压电平产生控制信号。放电路径接收内部电力，并依据控制信号被导通，以对内部电力进行放电。

Description

放电装置

技术领域

本发明涉及一种放电装置，尤其涉及一种依据外部电力对电子装置进行放电的放电装置。

背景技术

一般来说，电子装置会基于特定的断电(power off)程序被禁能。然而，外部电力是由客户端控制，制造端无法预期客户端如何使用。一旦客户违反断电程序，可能会造成内部电力在某个无法预期的电压电平。

举例来说，请参考图1，图1是违反断电程序的一实施范例的电力时序图。外部电力VDD是由客户端控制。在外部电力VDD的时序不符合断电程序的时序的情况下，当外部电力VDD降低到低电压电平时，电子装置的内部电力VPP的电压电平并没有及时下降到低电压电平。一旦内部电压无法如预期的放电到低电压电平，就有可能造成电子装置的内部电路发生无法预期的错误。

发明内容

本发明提供一种能够将电子装置的内部电力放电至低电压电平的放电装置。

本发明的放电装置用于对电子装置的内部电力进行放电。放电装置包括电压调节电路、电荷存储电路、控制信号产生器以及放电路径。电压调节电路经配置以接收内部电力，并将内部电力调节为经调节电力。电荷存储电路耦接于电压调节电路。电荷存储电路经配置以存储经调节电力。控制信号产生器耦接于电压调节电路以及电荷存储电路。控制信号产生器经配置以接收经调节电力以及外部电力，依据经调节电力被致能，并反应于外部电力的电压电平产生控制信号。放电路径耦接于控制信号产生器。放电路径经配置以接收内部电力，并依据控制信号被导通，以对内部电力进行放电。

基于上述，本发明的放电装置反应于外部电力的电压电平产生控制信号，并依据控制信号导通放电路径，以对内部电力进行放电。如此一来，通过外部电力，本发明的放电装置能够将电子装置的内部电力有效地放电至低电压电平。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1是违反断电程序的一实施范例的电力时序图；

图2是依据本发明一实施例所示出的电子装置与放电装置配置示意图；

图3是依据本发明一实施例所示出的放电装置的装置示意图；

图4是依据本发明一实施例所示出的放电装置的电路示意图；

图5是依据本发明一实施例所示出的电力时序图；

图6是依据本发明另一实施例所示出的电力时序图。

附图标号说明

100:放电装置；

110:电压调节电路；

120:电荷存储电路；

130:控制信号产生器；

CC:电容器；

CS:控制信号；

DMN:放电晶体管；

DP:放电路径；

DR:放电电阻；

EE:电子装置；

MN1:N型场效晶体管；

MP1:调节晶体管；

MP2:P型场效晶体管；

R:限流电阻；

t:时间；

T1:时间点；

V:电压值；

VDD:外部电力；

VPP:内部电力；

VRG:经调节电力。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。

请参考图2，图2是依据本发明一实施例所示出的电子装置与放电装置配置示意图。在本实施例中，电子装置EE可依据外部电力VDD被致能，以产生内部电力VPP。放电装置100对电子装置EE的内部电力VPP进行放电。进一步地，放电装置100与电子装置EE会共同地接收外部电力VDD。放电装置100依据外部电力VDD的电压电平对对电子装置EE的内部电力VPP进行放电。在本实施例中，电子装置EE可以是内存装置、手机、平板计算机、笔记本电脑与台式计算机等。在本实施例中，放电装置100被设置于电子装置EE内，然本发明并不以次为限。在一些实施例中，放电装置100可被设置于电子装置EE的外部。

请同时参考图2以及图3，图3是依据本发明一实施例所示出的放电装置的装置示意图。在本实施例中，放电装置100包括电压调节电路110、电荷存储电路120、控制信号产生器130以及放电路径DP。电压调节电路110接收内部电力VPP，并且将内部电力VPP调节为经调节电力VRG。电荷存储电路120耦接于电压调节电路110。电荷存储电路120存储来自于电压调节电路110的经调节电力VRG。控制信号产生器130耦接于电压调节电路110以及电荷存储电路120。控制信号产生器130接收经调节电力VRG以及外部电力VDD。控制信号产生器130依据经调节电力VRG被致能，并且反应于外部电力VDD的电压电平产生控制信号CS。放电路径DP耦接于控制信号产生器130。放电路径DP接收内部电力VPP，并依据来自于控制信号产生器130的控制信号CS被导通，以对内部电力VPP进行放电。

举例来说，当外部电力VDD的电压电平为高电压电平时，控制信号产生器130产生具有低电压电平的控制信号CS。放电路径DP会依据低电压电平的控制信号CS被断开。因此，放电装置100不会对内部电力VPP进行放电。在另一方面，当外部电力VDD的电压电平为低电压电平时，控制信号产生器130产生具有高电压电平的控制信号CS。放电路径DP会依据高电压电平的控制信号CS被导通。因此，放电装置100会对内部电力VPP进行放电。

在此值得一提的是，放电装置100反应于外部电力VDD的电压电平产生控制信号CS，并依据控制信号CS导通放电路径DP，以对内部电力VPP进行放电。如此一来，放电装置100能够通过将外部电力VDD将电子装置EE的内部电力VPP的电压电平有效地放电至低电压电平(例如是0伏特)。

在本实施例中，内部电力VPP会因为被放电而使内部电力VPP的电压电平下降。当内部电力VPP的电压电平低于经调节电力VRG的电压电平时，电压调节电路110则无法提供经调节电力VRG。控制信号产生器130则可通过电荷存储电路120所存储的经调节电力VRG被致能。如此一来，控制信号产生器130的致能时间能够被延长，从而确保内部电力VPP的电压电平有效地放电至低电压电平。

请参考图4，图4是依据本发明一实施例所示出的放电装置的电路示意图。在本实施例中，电压调节电路110包括调节晶体管MP1以及限流电阻R。调节晶体管MP1的第一端经配置以接收内部电力VPP。调节晶体管MP1的控制端耦接于调节晶体管MP1的第二端。调节晶体管MP1的第二端经配置以提供经调节电力VRG。调节晶体管MP1会将内部电力VPP调节为经调节电力VRG。经调节电力VRG的电压电平会低于内部电力VPP的电压电平。在本实施例中，调节晶体管MP1例如是由P型金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)来实现。限流电阻R耦接于调节晶体管MP1的第二端与控制信号产生器130之间。举例来说，限流电阻R的第一端耦接于调节晶体管MP1的第二端。限流电阻R的第一端耦接于控制信号产生器130。限流电阻R会调节流经电压调节电路110的电流值，以防止电压调节电路110不会受到高电流的破坏。在本实施例中，电荷存储电路120包括电容器CC。电容器CC的第一端耦接至限流电阻R。电容器CC的第二端耦接于参考低电位(例如是接地)。电荷存储电路120通过电容器CC存储经调节电力VRG。

限流电阻R可基于内部电力VPP的规格被选择是否被设置。在一些实施例中，基于较小功率的内部电力VPP，电压调节电路110可以不包括限流电阻R。电容器CC的第一端则会耦接至调节晶体管MP1的第二端。

在本实施例中，控制信号产生器130通过反相电路来实现，并且对外部电力VDD进行反相以产生控制信号CS。举例来说明，控制信号产生器130包括P型场效晶体管MP2以及N型场效晶体管MN1。P型场效晶体管MP2的第一端经配置以接收经调节电力VRG。N型场效晶体管MN1的第一端耦接于P型场效晶体管MP2的第二端。N型场效晶体管MN1的控制端与P型场效晶体管MP2的控制端共同接收外部电力VDD。N型场效晶体管MN1的第二端耦接于参考低电位。在本实施例中，N型场效晶体管MN1的第一端与P型场效晶体管MP2的第二端共同被作为控制信号产生器130的输出端。

在本实施例中，放电路径DP包括放电晶体管DMN。放电晶体管DMN的第一端经配置以接收内部电力VPP。放电晶体管DMN的控制端耦接于控制信号产生器130。放电晶体管DMN的第二端耦接于参考低电位。在本实施例中，放电晶体管DMN例如是由N型MOSFET来实现。当外部电力VDD的电压电平为高电压电平时，控制信号产生器130产生具有低电压电平的控制信号CS。放电晶体管DMN会依据低电压电平的控制信号CS被断开。因此，放电路径DP不会对内部电力VPP进行放电。在另一方面，当外部电力VDD的电压电平为低电压电平时，控制信号产生器130产生具有高电压电平的控制信号CS。放电晶体管DMN会依据高电压电平的控制信号CS被导通。因此，放电路径DP会对内部电力VPP进行放电。

在本实施例中，放电路径DP还包括放电电阻DR。放电电阻DR与放电晶体管DMN串联耦接。放电晶体管DMN的第一端经配置以经由放电电阻DR接收内部电力VPP。限流电阻R可基于内部电力VPP的规格被选择是否被设置于放电电阻DR。在一些实施例中，基于较小功率的内部电力VPP，放电路径DP可以不包括放电电阻DR。

请同时参考图3、图5以及图6，图5是依据本发明一实施例所示出的电力时序图。图6是依据本发明另一实施例所示出的电力时序图。在图5中，外部电力VDD的电压电平在时间点T1由1.8伏特开始被降低，并在0.1微秒(micro second)后降低到0伏特。内部电力VPP的电压电平会在时间点T1之后由2.8伏特降低到0伏特。在图6中，外部电力VDD的电压电平在时间点T1由1.8伏特开始被降低，并在1毫秒(mini second)后降低到0伏特。外部电力VDD在图6中的回转率(Slew Rate)远小于在图5中的回转率。内部电力VPP的电压电平会在时间点T1之后由2.8伏特降低到0伏特。由于经调节电力VRG可持续地被提供，因此放电装置100在不同的外部电力VDD的回转率的情况下都能够正常运作，以将内部电力VPP的电压电平放电到0伏特。也就是说，放电装置100可基于不同的断电程序将电子装置的内部电力VPP进行放电，以对内部电力VPP的电压电平降低到低电压电平。

综上所述，本发明的放电装置反应于外部电力的电压电平以产生控制信号，并依据控制信号导通放电路径，以对内部电力进行放电。如此一来，基于外部电力的电压电平，本发明的放电装置能够将电子装置的内部电力有效地放电至低电压电平。此外，由于经调节电力可持续地被提供，因此放电装置在不同的外部电力的回转率的情况下都能够正常运作。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种放电装置，用于对电子装置的内部电力进行放电，其特征在于，所述放电装置包括：

电压调节电路，经配置以接收所述内部电力，并将所述内部电力调节为一经调节电力；

电荷存储电路，耦接于所述电压调节电路，经配置以存储所述经调节电力；

控制信号产生器，耦接于所述电压调节电路以及所述电荷存储电路，经配置以接收所述经调节电力以及外部电力，依据所述经调节电力被致能，并反应于所述外部电力的电压电平产生控制信号；以及

放电路径，耦接于所述控制信号产生器，经配置以接收所述内部电力，并依据所述控制信号被导通，以对所述内部电力进行放电。

2.根据权利要求1所述的放电装置，其特征在于：

当所述外部电力的电压电平为高电压电平时，所述控制信号产生器产生具有低电压电平的所述控制信号，并且

当所述外部电力的电压电平为低电压电平时，所述控制信号产生器产生具有高电压电平的所述控制信号。

3.根据权利要求1所述的放电装置，其特征在于，当所述内部电力的电压电平低于所述经调节电力的电压电平时，所述控制信号产生器依据所述电荷存储电路所存储的所述经调节电力被致能。

4.根据权利要求1所述的放电装置，其特征在于，所述电压调节电路包括：

调节晶体管，所述调节晶体管的第一端经配置以接收所述内部电力，所述调节晶体管的控制端耦接于所述调节晶体管的第二端，所述调节晶体管的第二端经配置以提供所述经调节电力。

5.根据权利要求4所述的放电装置，其特征在于，所述电荷存储电路包括：

电容器，所述电容器的第一端耦接至所述调节晶体管的第二端，所述电容器的第二端耦接于参考低电位。

6.根据权利要求4所述的放电装置，其特征在于，所述电压调节电路还包括：

限流电阻，耦接于所述调节晶体管的第二端与所述控制信号产生器之间。

7.根据权利要求1所述的放电装置，其特征在于，所述控制信号产生器通过反相电路来实现，并且对所述外部电力进行反相以产生所述控制信号。

8.根据权利要求7所述的放电装置，其特征在于，所述控制信号产生器包括：

P型场效晶体管，所述P型场效晶体管的第一端经配置以接收所述经调节电力；以及

N型场效晶体管，所述N型场效晶体管的第一端耦接于所述P型场效晶体管的第二端，所述N型场效晶体管的控制端与所述P型场效晶体管的控制端共同接收所述外部电力，所述N型场效晶体管的第二端耦接于参考低电位，所述N型场效晶体管的第一端与所述P型场效晶体管的第二端共同被作为所述控制信号产生器的输出端。

9.根据权利要求1所述的放电装置，其特征在于，所述放电路径包括：

放电晶体管，所述放电晶体管的第一端经配置以接收所述内部电力，所述放电晶体管的控制端耦接于所述控制信号产生器，所述放电晶体管的第二端耦接于参考低电位。

10.根据权利要求9所述的放电装置，其特征在于，所述放电路径还包括：

放电电阻，其中所述放电晶体管的第一端经配置以经由所述放电电阻接收所述内部电力。