CN217469914U - 上电复位电路 - Google Patents
上电复位电路 Download PDFInfo
- Publication number
- CN217469914U CN217469914U CN202221117065.0U CN202221117065U CN217469914U CN 217469914 U CN217469914 U CN 217469914U CN 202221117065 U CN202221117065 U CN 202221117065U CN 217469914 U CN217469914 U CN 217469914U
- Authority
- CN
- China
- Prior art keywords
- reset
- control unit
- resistor
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提供了一种上电复位电路,包括:电源电压检测模块,用于接收外部电源以及参考电压,在外部电源及参考电压上电的过程中,产生随外部电源增大的内部控制信号,并在所述内部控制信号的电压上升到所述参考电压时,输出复位使能信号;复位控制模块,用于接收并根据所述复位使能信号输出复位信号,以控制外部电路复位。避免了由于复位控制模块中RC参数取值太大而增加了系统的成本。且上述技术方案中复位控制模块输出有效复位信号所需的时间跟随外部电源上电时间变化,避免了由于RC取值固定导致的复位控制模块输出有效复位信号所需时间的固定,从而使所述上电复位电路能够应用于系统上电时间需要随外部电源上电时间变化应用场景。
Description
技术领域
本申请涉及电子电路领域,尤其涉及一种上电复位电路。
背景技术
上电复位电路,在电源电压达到阈值电压时,输出内部复位信号以初始化器件,使复位引脚内部选通,达到电路复位的目的。但是上电复位电路存在有效复位时间,且有效复位时间受上电复位电路中延时单元RC的参数的影响。当系统上电时间远小于有效复位时间时,为了使上电复位电路输出有效复位电压,则需要将RC的取值设置得非常大,甚至会用到外接的电阻电容器件,这样就大大增加了系统的成本,而且会拉低有效复位电压。而上电复位电路通常用于复位数字电路,如果上电复位电路输出的有效复位电压小于数字电路的正常工作电压,则数字电路无法正常工作。另一方面,如果将RC的取值固定下来,那么上电复位电路的有效复位时间也就固定下来了,这样导致系统的上电时间必须大于上电复位电路的有效复位时间,无法应对一些需要系统上电时间跟随电源电压上电时间变化的应用场景。
因此提供在不改变延时单元的时间常数的情况下,使数字电路能正常工作且系统上电时间跟随电源电压上电时间变化的上电复位电路是需要解决的技术问题。
发明内容
本申请所要解决的技术问题是提供一种上电复位电路,在不改变延时单元的时间常数的情况下,使数字电路能正常工作且系统上电时间跟随电源电压上电时间变化。
为了解决上述问题,本申请提供了一种上电复位电路,包括:电源电压检测模块,用于接收外部电源以及参考电压,在外部电源及参考电压上电的过程中,产生随外部电源增大的内部控制信号,并在所述内部控制信号的电压上升到所述参考电压时,输出复位使能信号;复位控制模块,用于接收并根据所述复位使能信号输出复位信号,以控制外部电路复位。
在一些实施例中,所述外部电路为数字控制电路,用于接收并根据所述复位信号进行复位。
在一些实施例中,所述参考电压为带隙基准电压。
在一些实施例中,所述电源电压检测模块包括:第一控制单元、第二控制单元、及第三控制单元,所述第一控制单元的第一输入端用于接收带隙基准电压,其第二输入端用于接收外部电源,其输出端输出第一控制信号;所述第二控制单元的第一输入端连接至所述第一控制单元的输出端、以接收所述第一控制信号,其第二输入端用于接收外部电源,其输出端输出第二控制信号,所述第二控制信号为所述内部控制信号;所述第三控制单元的第一输入端连接至所述第二控制单元的输出端,以接收所述第二控制信号,其第二输入端用于接收所述带隙基准电压,其输出端连接至所述复位控制模块;在所述内部控制信号的电压上升到所述带隙基准电压时,所述第三控制单元输出复位使能信号至所述复位控制模块。
在一些实施例中,所述第一控制单元包括:第一晶体管、第一电阻以及第二电阻;所述第一晶体管,其控制端连接至所述第一控制单元的第一输入端以接收所述带隙基准电压,其第一端连接至所述第一控制单元的输出端,其第二端连接至所述第二电阻的第一端;所述第一电阻,其第一端连接至所述第一控制单元的第二输入端以接收所述外部电源,其第二端连接至所述第一控制单元的输出端;所述第二电阻,其第二端连接至地端。
在一些实施例中,所述第一电阻的阻值大于第二电阻。
在一些实施例中,所述第二控制单元包括:第二晶体管、第三电阻、第四电阻以及第一电容,所述第二晶体管的控制端连接至所述第二控制单元的输入端以接收所述第一控制信号,其第一端连接至所述第三电阻与所述第四电阻的公共端,其第二端连接至所述第二控制单元的输出端;所述第三电阻的另一端连接至所述第二控制单元的第二输入端以接收所述外部电源,所述第四电阻的另一端连接至地端;所述第一电容的第一极板连接至所述第二晶体管的第二端,其第二极板连接至地端。
在一些实施例中,所述第三电阻的阻值小于第四电阻。
在一些实施例中,所述第三控制单元包括:比较器,其第一输入端连接至所述第三控制单元的第一输入端以接收所述第二控制信号,其第二输入端连接至所述第三控制单元的第二输入端以接收所述带隙基准电压,其输出端输出比较电平;第一反相器,其输入端连接至所述比较器的输出端,以接收所述比较电平并进行反相后通过其输出端输出;第三晶体管,其控制端连接至所述第一反相器的输出端,其第一端连接至所述第三控制单元的输出端,其第二端连接至地端。
在一些实施例中,所述上电复位电路还包括:低压差线性稳压器,其第一输入端用于接收外部电源,其第二输入端连接至所述电源电压检测模块以接收所述复位使能信号,其输出端连接至所述复位控制模块以控制所述复位控制模块的工作状态。
上述技术方案,通过所述电源电压检测模块接收外部电源以及参考电压,并在所述内部控制信号的电压上升到所述参考电压时,输出复位使能信号。通过所述复位控制模块接收所述复位使能信号并输出复位信号,以控制外部电路复位。避免了由于RC取值固定导致的复位控制模块输出有效复位信号所需时间的固定,从而使所述上电复位电路能够应用于系统上电时间需要随外部电源上电时间变化应用场景。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
附图说明
图1是本申请一实施例中上电复位电路的示意图。
图2是本申请一实施例中上电复位电路的示意图。
图3是本申请一实施例中上电复位电路上电过程的示意图。
图4是本申请一实施例中上电复位电路上电过程的示意图。
图5是本申请一实施例中上电复位电路上电过程的示意图。
图6是本申请另一实施例中上电复位电路的示意图。
图7是本申请另一实施例中上电复位电路上电过程的示意图。
图8是本申请另一实施例中上电复位电路上电过程的示意图。
图9是本申请另一实施例中上电复位电路上电过程的示意图。
具体实施方式
下面结合附图对本申请提供的上电复位电路的具体实施方式做详细说明。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,不作为对本申请及其应用或使用的任何限制。也就是说,本领域的技术人员将会理解,它们仅仅说明可以用来实时的示例性方式,而不是穷尽的方式。此外,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置不限制本申请的范围。
图1是本申请一实施例中上电复位电路的示意图。下面请参阅图1,所述上电复位电路包括:电源电压检测模块A,用于接收外部电源VCC以及参考电压VBG(绘示于图2),在外部电源VCC及参考电压上电的过程中,产生随外部电源VCC增大的内部控制信号(未示出),并在所述内部控制信号的电压上升到所述参考电压VBG时,输出复位使能信号V1;复位控制模块B,用于接收并根据所述复位使能信号V1输出复位信号V2,以控制外部电路C复位。
在本实施例中,所述外部电路C为数字控制电路,用于接收并根据所述复位信号V2进行复位。所述参考电压VBG为带隙基准电压。
图2是本申请一实施例中上电复位电路的示意图。下面请参阅图2,在本实施例中,所述电源电压检测模块A包括:第一控制单元A1、第二控制单元 A2、及第三控制单元A3。所述第一控制单元A1的第一输入端用于接收所述参考电压VBG,其第二输入端用于接收外部电源VCC,其输出端输出第一控制信号VA;所述第二控制单元A2的第一输入端连接至所述第一控制单元A1的输出端、以接收所述第一控制信号VA,其第二输入端用于接收外部电源VCC,其输出端输出第二控制信号VB,所述第二控制信号VB为所述内部控制信号;所述第三控制单元A3的第一输入端连接至所述第二控制单元A2的输出端,以接收所述第二控制信号VB,其第二输入端用于接收所述参考电压VBG,其输出端连接至所述复位控制模块B;在所述内部控制信号的电压上升到所述参考电压VBG时,所述第三控制单元A3输出复位使能信号V1至所述复位控制模块B。
下面请继续参阅图2,所述第一控制单元A1包括:第一晶体管N1、第一电阻R1以及第二电阻R2。所述第一晶体管N1为NMOS晶体管,其栅极作为所述第一晶体管N1的控制端连接至所述第一控制单元A1的第一输入端以接收所述参考电压VBG,其漏极作为所述第一晶体管N1的第一端连接至所述第一控制单元A1的输出端,其源极作为所述第一晶体管N1的第二端连接至所述第二电阻R2的第一端。所述第一电阻R1的第一端连接至所述第一控制单元A1的第二输入端以接收所述外部电源VCC,其第二端连接至所述第一控制单元的输出端。所述第二电阻R2的第二端连接至地端。
下面请继续参阅图2,所述第二控制单元A2包括:第二晶体管P2、第三电阻R3、第四电阻R4以及第一电容C1。所述第二晶体管P2为PMOS晶体管,其栅极作为所述所述第二晶体管P2的控制端连接至所述第二控制单元A2 的输入端以接收所述第一控制信号VA,其源极作为所述所述第二晶体管P2的第一端连接至所述第三电阻R3与所述第四电阻R4的公共端,其漏极作为所述第二晶体管P2的第二端连接至所述第二控制单元A2的输出端;所述第三电阻R3的另一端连接至所述第二控制单元A2的第二输入端以接收所述外部电源VCC,所述第四电阻R4的另一端连接至地端;所述第一电容C1的第一极板连接至所述第二晶体管P2的第二端,其第二极板连接至地端。
下面请继续参阅图2,所述第三控制单元A3包括:比较器D、第一反相器E1、及第三晶体管N3。所述比较器D的第一输入端连接至所述第三控制单元A3的第一输入端以接收所述第二控制信号VB,第二输入端连接至所述第三控制单元的第二输入端以接收所述参考电压VBG,其输出端输出比较电平。所述第一反相器E1的输入端连接至所述比较器的输出端,以接收所述比较电平并进行反相后通过其输出端输出。所述第三晶体管N3为NMOS晶体管,其栅极作为所述第三晶体管N3的控制端连接至所述第一反相器E1的输出端,其漏极作为所述第三晶体管N3第一端连接至所述第三控制单元的输出端,其源极作为所述第三晶体管N3的第二端连接至地端。
下面请继续参阅图2,在本实施例中,所述复位控制模块B包括:第二反相器E2、第五电阻R5、及第二电容C2。所述第五电阻R5的第一端与所述第二电容C2的第一极板电连接。所述第二反相器E2的输入端连接至所述第五电阻R5和所述第二电容C2的公共端,其输出端连接至所述复位控制模块B 的输出端;所述第五电阻R5的另一端接收所述外部电源VCC;所述第二电容 C2的第二极板连接至地端。
在上电过程中,当外部电源VCC的电压从0开始上升时,所述参考电压 VBG也随之上升,在所述参考电压VBG达到第一晶体管N1的开启电压之前,第一晶体管N1处于截至区,此时第一控制信号VA的电压值约等于外部电源 VCC的电压值,第一晶体管P2也处于截止状态,所述第二控制信号VB的电压值为初始电压0V。所述比较器D的第一输入端d1连接至所述第三控制单元 A3的第一输入端以接收所述第二控制信号VB,第二输入端d2连接至所述第三控制单元A3的第二输入端以接收所述参考电压VBG。当所述第二控制信号 VB的电压值小于所述参考电压VBG时,比较器D输出的比较电平为低电平,经过反向器E1,使得所述第三控制单元A3输出高电平信号,而第三晶体管 N3导通,此时,第三控制单元A3输出的复位使能信号V1的电压值为0V,所述复位控制模块B输出的复位信号V2为高电平信号,且为有效复位信号。
随着参考电压VBG随外部电源VCC的电压的继续升高,第一晶体管N1 逐渐从截止区过渡到线性区,此时所述第一控制信号VA的电压值基本上由第一电阻R1/第二电阻R2的值决定,此时第二晶体管P2由截至区逐渐过渡到线性区,电容C1的第一极板被充电,第二控制信号VB的电压升高。直至所述第二控制信号VB的电压值大于所述参考电压VBG的电压值,此时比较器D的输出完成翻转,即比较器D输出的比较电平为高电平。比较电平经过反向器E1,使得所述第三控制单元A3输出的复位使能信号V1转变为低电平信号,此时,第三晶体管N3截至,所述电容C2的第一极板被充电,随着外部电源VCC电压继续升高,所述第二反相器E2的输入端的电压随之升高直到第二反相器E2 的输出的电平信号翻转,此时所述复位控制模块B输出的复位信号V2从高电平信号转变为低电平信号,所述复位控制模块B停止输出有效复位信号,所述复位控制模块B输出有效复位信号至停止输出有效复位信号的时间为所述复位控制模块B的有效复位时间。可见,所述复位控制模块B输出的复位信号 V2的翻转,取决于所述电源电压检测模块A,而不是所述复位控制模块B中的第五电阻R5及第二电容C2的参数,避免RC参数取值太大而增加了系统的成本;并且复位控制模块B的有效复位时间跟随外部电源VCC上电时间变化,避免了由于RC取值固定导致的复位控制模块B的有效复位时间固定,从而使所述上电复位电路能够应用于系统上电时间需要随外部电源VCC上电时间变化应用场景。
在本实施例中,将第一电阻R1/第二电阻R2的值设置为远大于1,将第三电阻R3/第四电阻R4的值设置为远小于1,以确保上电完成后第二晶体管P2 处于线性区。在另一些实施例中,或将第一电阻R1、第二电阻R2、第三电阻 R3、及第四电阻R4设置为可变电阻,根据第二晶体管P2工作在线性区的进行匹配,将所述第一电阻R1的阻值设置为大于第二电阻R2的阻值,所述第三电阻R3的阻值设置为小于第四电阻R4的阻值,以使所述上电复位电路能够正常工作。
图3是本申请一实施例中上电复位电路上电过程的示意图。图4是本申请一实施例中上电复位电路上电过程的示意图。图5是本申请一实施例中上电复位电路上电过程的示意图。图中所示横轴t表示时间,纵轴V表示电压值,T1 为外部电源VCC的上电的时间,t2为所述复位使能信号V1完成翻转的时刻, t3为所述复位信号V2完成翻转的时刻。V2为所述复位控制模块B根据所述复位使能信号V1输出的复位信号,VREF为复位使能信号V1转变为低电平信号时外部电源VCC对应的电压值,VTrig为所述复位控制模块B输出的有效复位电压。
下面请参阅图3,在本实施例中,在所述复位使能信号V1完成翻转的时刻t2,所述外部电源VCC已完成上电。经过第二电容C2及R5的延时,所述复位信号V2完成翻转的时刻t3滞后于所述复位使能信号V1完成翻转的时刻 t2,此时由于外部电源VCC已上电完成,所述复位控制模块B输出的有效复位电压VTrig为所述外部电源VCC的电压值。
下面请参阅图4,在本实施例中,所述复位使能信号V1在所述外部电源VCC的电压上升至VREF时完成翻转,在所述复位使能信号V1完成翻转的时刻t2,所述外部电源VCC的还未完成上电。经过第二电容C2及R5的延时,在所述复位信号V2完成翻转的时刻t3,所述外部电源VCC的完成上电,此时由于外部电源VCC已上电完成,所述复位控制模块B输出的有效复位电压 VTrig为所述外部电源VCC的电压值。
下面请参阅图5,在本实施例中,在所述复位信号V2完成翻转的时刻t3,所述外部电源VCC的还未完成上电。此时,将复位使能信号V1转变为低电平信号时外部电源VCC对应的电压值VREF设置为略高于外部电路C正常工作所需的最低电压,不必等待至外部电源VCC上电完成,所述外部电路C即能正常工作。在一些实施例中,所述外部电路C为数字电路。
图6是本申请另一实施例中上电复位电路的示意图。下面请参阅图6,所述上电复位电路还包括:低压差线性稳压器F,其第一输入端用于接收外部电源VCC,其第二输入端连接至所述电源电压检测模块A以接收所述复位使能信号V1,其输出端连接至所述复位控制模块B以控制所述复位控制模块B的工作状态。低压差线性稳压器F在系统供电过程中,输出电压校正连续进行,并具有负载短路保护、过压关断、过热关断、及反接保护的作用。
图7是本申请另一实施例中上电复位电路上电过程的示意图。图8是本申请另一实施例中上电复位电路上电过程的示意图。图9是本申请另一实施例中上电复位电路上电过程的示意图。图中所示T1为外部电源VCC的上电的时间, t2为所述复位使能信号V1完成翻转的时刻,t3为所述复位信号V2完成翻转的时刻,Vdd为所述低压差线性稳压器F的输出电压信号,当所述复位使能信号V1完成翻转的时刻t2,所述低压差线性稳压器F开始上电,t4为所述低压差线性稳压器F上电完成的时刻。VREF为复位使能信号V1转变为低电平信号时,外部电源VCC对应的电压值。
下面请参阅图7,在本实施例中,在所述复位使能信号V1完成翻转的时刻t2,所述低压差线性稳压器F开始上电,此时所述外部电源VCC已完成上电。经过第二电容C2及R5的延时,所述复位信号V2完成翻转的时刻t3滞后于所述低压差线性稳压器F完成上电的时刻t4,此时由于所述低压差线性稳压器F已上电完成,输出电压Vdd已稳定,所述复位控制模块B输出的所述复位信号V2完成翻转,使得所述外部电路C能够正常工作。
下面请参阅图8,在本实施例中,所述复位使能信号V1在所述外部电源 VCC的电压上升至VREF时完成翻转,在所述复位使能信号V1完成翻转的时刻t2,所述低压差线性稳压器F开始上电,此时所述外部电源VCC的还未完成上电。随着外部电源VCC的电压上升,所述低压差线性稳压器F的输出电压Vdd上升。在所述低压差线性稳压器F上电完成的时刻t4,所述外部电源 VCC完成上电。经过第二电容C2及R5的延时,所述复位信号V2完成翻转的时刻t3滞后于所述低压差线性稳压器F完成上电的时刻t4,此时,所述复位控制模块B输出的所述复位信号V2完成翻转,使得所述外部电路C能够正常工作。
下面请参阅图9,在本实施例中,在所述低压差线性稳压器F完成上电的时刻t4,所述外部电源VCC的还未完成上电。此时,可以将复位使能信号V1 转变为低电平信号时外部电源VCC对应的电压值VREF设置为使所述低压差线性稳压器F的输出电压Vdd的电压值略高于外部电路C正常工作所需的最低电压,在所述低压差线性稳压器F完成上电后,不必等待至外部电源VCC上电完成,所述外部电路C即能正常工作。在一些实施例中,所述外部电路C为数字电路。
上述技术方案,通过所述第二控制单元A1接收外部电源VCC以及所述参考电压VBG;通过所述第二控制单元A2接收所述第一控制信号VA并输出第二控制信号VB,所述第二控制信号VB为所述随外部电源VCC增大的内部控制信号;通过第三控制单元A3接收所述第二控制信号VB及接收所述参考电压VBG,并输出复位使能信号V1;通过所述复位控制模块B接收所述复位使能信号V1,并输出复位信号V2以控制外部电路C复位。避免由于复位控制模块B中RC参数取值太大而增加了系统的成本。且上述技术方案中复位控制模块B输出有效复位信号所需的时间跟随外部电源VCC上电时间变化,避免了由于RC取值固定导致的复位控制模块B输出有效复位信号所需时间的固定,从而使所述上电复位电路能够应用于系统上电时间需要随外部电源VCC上电时间变化应用场景。
需要说明的是,本发明的文件中涉及的术语“包括”和“具有”以及它们的变形,意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序,除非上下文有明确指示,应该理解这样使用的数据在适当情况下可以互换。另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。此外,在以上说明中,省略了对公知组件和技术的描述,以避免不必要地混淆本申请的概念。
以上所述仅是本申请的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种上电复位电路,其特征在于,包括:
电源电压检测模块,用于接收外部电源以及参考电压,在外部电源及参考电压上电的过程中,产生随外部电源增大的内部控制信号,并在所述内部控制信号的电压上升到所述参考电压时,输出复位使能信号;
复位控制模块,用于接收并根据所述复位使能信号输出复位信号,以控制外部电路复位。
2.根据权利要求1所述的上电复位电路,其特征在于,所述外部电路为数字控制电路,用于接收并根据所述复位信号进行复位。
3.根据权利要求2所述的上电复位电路,其特征在于,所述参考电压为带隙基准电压。
4.根据权利要求1所述的上电复位电路,其特征在于,所述电源电压检测模块包括:第一控制单元、第二控制单元、及第三控制单元;
所述第一控制单元的第一输入端用于接收参考电压,其第二输入端用于接收外部电源,其输出端输出第一控制信号;
所述第二控制单元的第一输入端连接至所述第一控制单元的输出端、以接收所述第一控制信号,其第二输入端用于接收外部电源,其输出端输出第二控制信号,所述第二控制信号为所述内部控制信号;
所述第三控制单元的第一输入端连接至所述第二控制单元的输出端,以接收所述第二控制信号,其第二输入端用于接收所述参考电压,其输出端连接至所述复位控制模块;
在所述内部控制信号的电压上升到所述参考电压时,所述第三控制单元输出复位使能信号至所述复位控制模块。
5.根据权利要求4所述的上电复位电路,其特征在于,所述第一控制单元包括:第一晶体管、第一电阻以及第二电阻;
所述第一晶体管,其控制端连接至所述第一控制单元的第一输入端以接收所述参考电压,其第一端连接至所述第一控制单元的输出端,其第二端连接至所述第二电阻的第一端;
所述第一电阻,其第一端连接至所述第一控制单元的第二输入端以接收所述外部电源,其第二端连接至所述第一控制单元的输出端;
所述第二电阻,其第二端连接至地端。
6.根据权利要求5所述的上电复位电路,其特征在于,所述第一电阻的阻值大于第二电阻。
7.根据权利要求4所述的上电复位电路,其特征在于,所述第二控制单元包括:第二晶体管、第三电阻、第四电阻以及第一电容;
所述第二晶体管的控制端连接至所述第二控制单元的输入端以接收所述第一控制信号,其第一端连接至所述第三电阻与所述第四电阻的公共端,其第二端连接至所述第二控制单元的输出端;
所述第三电阻的另一端连接至所述第二控制单元的第二输入端以接收所述外部电源,所述第四电阻的另一端连接至地端;
所述第一电容的第一极板连接至所述第二晶体管的第二端,其第二极板连接至地端。
8.根据权利要求7所述的上电复位电路,其特征在于,所述第三电阻的阻小于第四电阻。
9.根据权利要求4所述的上电复位电路,其特征在于,所述第三控制单元包括:
比较器,其第一输入端连接至所述第三控制单元的第一输入端以接收所述第二控制信号,其第二输入端连接至所述第三控制单元的第二输入端以接收所述参考电压,其输出端输出比较电平;
第一反相器,其输入端连接至所述比较器的输出端,以接收所述比较电平并进行反相后通过其输出端输出;
第三晶体管,其控制端连接至所述第一反相器的输出端,其第一端连接至所述第三控制单元的输出端,其第二端连接至地端。
10.根据权利要求1所述的上电复位电路,其特征在于,还包括:低压差线性稳压器,其第一输入端用于接收外部电源,其第二输入端连接至所述电源电压检测模块以接收所述复位使能信号,其输出端连接至所述复位控制模块以控制所述复位控制模块的工作状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221117065.0U CN217469914U (zh) | 2022-04-29 | 2022-04-29 | 上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221117065.0U CN217469914U (zh) | 2022-04-29 | 2022-04-29 | 上电复位电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217469914U true CN217469914U (zh) | 2022-09-20 |
Family
ID=83273625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221117065.0U Active CN217469914U (zh) | 2022-04-29 | 2022-04-29 | 上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217469914U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647216A (zh) * | 2023-05-31 | 2023-08-25 | 成都电科星拓科技有限公司 | 解决por和ldo上电顺序的方法、电路、锁相环及芯片 |
CN117713782A (zh) * | 2024-02-04 | 2024-03-15 | 成都电科星拓科技有限公司 | 上电复位电路 |
-
2022
- 2022-04-29 CN CN202221117065.0U patent/CN217469914U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647216A (zh) * | 2023-05-31 | 2023-08-25 | 成都电科星拓科技有限公司 | 解决por和ldo上电顺序的方法、电路、锁相环及芯片 |
CN116647216B (zh) * | 2023-05-31 | 2024-05-31 | 成都电科星拓科技有限公司 | 解决por和ldo上电顺序的方法、电路、锁相环及芯片 |
CN117713782A (zh) * | 2024-02-04 | 2024-03-15 | 成都电科星拓科技有限公司 | 上电复位电路 |
CN117713782B (zh) * | 2024-02-04 | 2024-04-26 | 成都电科星拓科技有限公司 | 上电复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN217469914U (zh) | 上电复位电路 | |
KR101926000B1 (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
US5440254A (en) | Accurate low voltage detect circuit | |
CN109213247B (zh) | 用以供应调节电压至目标电路的电路及方法 | |
CN108536211B (zh) | 电压调整器 | |
KR101831462B1 (ko) | 호스트 파워-온 리셋 제어 장치 및 방법 | |
KR960003529B1 (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생회로 | |
TWI413893B (zh) | 決定電路系統之啟動時間點的延遲方法、輸出裝置及電源系統 | |
US5278798A (en) | Semiconductor memory device | |
US20040263222A1 (en) | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction | |
US20180204626A1 (en) | Circuits For Bleeding Supply Voltage From A Device In A Power Down State | |
TWI463796B (zh) | 用來延遲輸出裝置之啟動時機的方法及裝置 | |
CN107210296B (zh) | 自感测逆电流保护开关 | |
US10551862B2 (en) | System on chip with different current setting modes | |
US20040217785A1 (en) | Reset circuits | |
CN111240387B (zh) | 一种防过冲电路、稳压器及防过冲方法 | |
US6566919B2 (en) | Power on circuit for generating reset signal | |
EP0930619A2 (en) | A voltage reference circuit | |
US10389228B1 (en) | Power supply circuit with surge-supression | |
US10367499B2 (en) | Power supply ready indicator circuit | |
US6151230A (en) | Charge pump regulation circuit with overvoltage protection | |
US10720917B2 (en) | Semiconductor device and method of generating power-on reset signal | |
US6661263B2 (en) | Voltage sequencing arrangements providing first and second voltages sequenced to each other in time | |
US9753515B2 (en) | Anti-deadlock circuit for voltage regulator and associated power system | |
US20240128976A1 (en) | Power-On-Reset Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |