CN116301999A - 一种升级方法、装置及硬件逻辑器件 - Google Patents
一种升级方法、装置及硬件逻辑器件 Download PDFInfo
- Publication number
- CN116301999A CN116301999A CN202310328567.0A CN202310328567A CN116301999A CN 116301999 A CN116301999 A CN 116301999A CN 202310328567 A CN202310328567 A CN 202310328567A CN 116301999 A CN116301999 A CN 116301999A
- Authority
- CN
- China
- Prior art keywords
- energy storage
- storage module
- output interface
- resistor
- logic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004146 energy storage Methods 0.000 claims abstract description 115
- 230000004044 response Effects 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000007599 discharging Methods 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请提供了一种升级方法、装置及硬件逻辑器件，该方法包括：响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
Description
技术领域
本申请涉及计算机技术领域，特别涉及一种升级方法、装置及硬件逻辑器件。
背景技术
在一些应用场景下，需要在系统运行过程中对硬件逻辑器件进行升级，但是，如何对硬件逻辑器件进行升级而不影响系统运行成为问题。
发明内容
本申请提供如下技术方案：
本申请一方面提供一种升级方法，包括：
响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于所述高电平状态控制待升级硬件逻辑器件处于目标状态，对所述待升级硬件逻辑器件进行升级，在所述目标状态下，所述待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
所述方法还包括：
基于所述待升级硬件逻辑器件的升级时长，确定所述储能模块的放电时长；
至少基于所述储能模块的放电时长，对所述储能模块进行设置。
至少基于所述储能模块的放电时长，对所述储能模块进行设置，包括：
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，对所述储能模块进行设置。
所述储能模块包括：电容和至少一个电阻，所述电容通过所述电阻与所述输入或输出接口连接；
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，对所述储能模块进行设置，包括：
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，设置所述电容的容量值和所述至少一个电阻的电阻值；
通过测量所述电容放电的电压值变化情况，确定得到所述电容的电压值变化为所述高电平判决门限时的实际放电时长；
确定出所述实际放电时长不小于所述升级时长，将所述实际放电时长替换所述放电时长，返回执行所述基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，设置所述电容的容量值和所述至少一个电阻的电阻值的步骤。
所述至少一个电阻包括：至少一个第一电阻和至少一个第二电阻，所述电容通过所述至少一个第一电阻与所述目标输入或输出接口连接。
所述方法还包括：
基于所述电容的可使用放电电压和所述目标输入或输出接口的最大允许电流，确定出所述至少一个第一电阻的最大电流超过所述最大允许电流，调整所述至少一个第一电阻的电阻值和所述至少一个第二电阻的电阻值，以使得所述至少一个第一电阻的最大电流不超过所述最大允许电流。
所述方法还包括：
响应于监测到目标事件，控制所述目标输入或输出接口处于高电平状态，通过所述目标输入或输出接口对所述储能模块进行充电。
所述监测到目标事件，包括：
监测到所述待使用硬件逻辑器件中的升级文件处于刷新状态。
本申请另一方面提供一种升级装置，包括：
控制模块，响应于升级指令，用于通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于所述高电平状态控制待升级硬件逻辑器件处于目标状态，对所述待升级硬件逻辑器件进行升级，在所述目标状态下，所述待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
本申请第三方面提供一种硬件逻辑器件，至少包括：控制器、储能模块和多个输入或输出接口；
所述控制器，用于执行如上述任意一项所述的升级方法。
在本申请中，响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变，使得系统基于待升级硬件逻辑器件的各输入或输出接口进行的控制保持不变，从而不影响系统运行。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例1提供的一种升级方法的一种实施场景示意图；
图2是本申请实施例1提供的一种升级方法的另一种实施场景示意图；
图3是本申请实施例1提供的待升级硬件逻辑器件的一种刷新场景示意图；
图4是本申请实施例2提供的一种升级方法的流程示意图；
图5是本申请实施例3提供的一种升级方法的流程示意图；
图6是本申请实施例4提供的一种升级方法的流程示意图；
图7是本申请实施例5提供的一种储能模块的结构示意图；
图8是本申请实施例6提供的一种升级方法的流程示意图；
图9是本申请实施例7提供的一种升级方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
本申请提供的一种升级方法可以应用于电子设备，本申请对电子设备的产品类型不做限定，参照图1示出的升级方法的实施场景示意图，在本申请的实施例1中，该方法可以包括但并不局限于以下步骤：
步骤S101、响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
目标输入或输出接口可以为待升级硬件逻辑器件的其中一个输入或输出接口。
本实施例中，可以通过对储能模块进行充电，使储能模块处于充电状态，在储能设置达到设定条件的情况下，储能模块可以从充电状态切换为放电状态。
相应地，通过储能模块处于放电状态控制目标输入或输出接口处于高电平状态。
待升级硬件逻辑器件可以通过加载待使用升级文件，启动待使用升级文件，获得目标输入或输出接口的状态，若目标输入或输出接口的状态为高电平状态，可以控制待升级硬件逻辑器件处于目标状态。
待升级硬件逻辑器件可以包括但不局限于：设置在背板上的待升级硬件逻辑器件。例如，待升级硬件逻辑器件包括：背板上的FPGA(现场可编程逻辑门阵列，FieldProgrammable Gate Array)或CPLD(Complex Programmable Logic Device)。
其中，储能模块可以但不局限于设置在背板上。例如，若待升级硬件逻辑器件为CPLD，目标输入或输出接口为CPLD的各GPIO(通用输入/输出口，General Purpose InputOutput)中其中一个GPIO，表示为GPIOA，如图1所示，通过背板上的储能模块控制GPIOA处于高电平状态，以使得基于高电平状态控制CPLD处于目标状态，对背板上的CPLD进行升级，在目标状态下，背板上的CPLD的各GPIO的输入或输出状态保持不变。背板上的CPLD的各GPIO包含GPIOA和除GPIOA之外的其它GPIOA。
当然，储能模块也可以不设置在背板上，只要能与待升级硬件逻辑器件的目标输入或输出接口连接即可。若待升级硬件逻辑器件为CPLD，目标输入或输出接口为CPLD的GPIOA，如图2所示，通过背板之外的储能模块控制GPIOA处于高电平状态，以使得基于高电平状态控制CPLD处于目标状态，对背板上的CPLD进行升级，在目标状态下，背板上的CPLD的各GPIO的输入或输出状态保持不变。背板上的CPLD的各GPIO包含GPIOA和除GPIOA之外的其它GPIOA。
需要说明的是，图1或2仅为对待升级硬件逻辑器件进行升级的一种示例说明，其并不作为对升级方法的具体实施方式的限制。
通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，相比于通过背板之外的外部控制器(如，主板上的控制器)控制待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变，背板的硬件改动较小，可以降低硬件成本。
对应待升级硬件逻辑器件为背板上的FPGA或CPLD的实施方式，升级指令可以但不局限于由主板上的控制器(如，基板管理控制器)发送。
对应待升级硬件逻辑器件为背板上的待升级硬件逻辑器件的实施方式，待使用升级文件可以由主板上的控制器通过I2C总线，以background刷新方式写入到待升级硬件逻辑器件的存储器中。例如，如图3所示，待使用升级文件可以由主板上的控制器通过I2C总线，以background刷新方式写入到CPLD的存储器中。
在本实施例中，响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变，使得系统基于待升级硬件逻辑器件的各输入或输出接口进行的控制保持不变，从而不影响系统运行。
作为本申请另一可选实施例，参照图4，为本申请实施例2提供的一种升级方法的流程示意图，本实施例主要是对上述实施例1描述的升级方法的扩展方案，该方法可以包括但不局限于以下步骤：
步骤S201、基于待升级硬件逻辑器件的升级时长，确定储能模块的放电时长。
在待升级硬件逻辑器件的升级时长内，至少可以保证待升级硬件逻辑器件完成升级。
本步骤可以包括但不局限于：
S2011、将待升级硬件逻辑器件的升级时长和设定时长阈值之和，确定为储能模块的放电时长。
步骤S202、至少基于储能模块的放电时长，对储能模块进行设置。
随着储能模块放电，目标输入或输出接口的输入电压会相应变小，并且目标输入或输出接口具备高电平判决门限，在目标输入或输出接口的输入电压未变小为高电平判决门限的情况下，目标输入或输出接口处于高电平状态。因此，基于储能模块的放电时长，对储能模块进行设置，需要保证储能模块满足目标输入或输出接口的输入电压变化为高电平判决门限所用时长至少不小于待升级硬件逻辑器件的升级时长，且，目标输入或输出接口的输入电压变化为0所用时长为储能模块的放电时长。
步骤S203、响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
在本实施例中，基于待升级硬件逻辑器件的升级时长，确定储能模块的放电时长，至少基于储能模块的放电时长，对储能模块进行设置，使得在储能模块处于放电状态的过程中，目标输入或输出接口处于高电平状态的时长至少不小于待升级硬件逻辑器件的升级时长，在此基础上，响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，保证在待升级硬件逻辑器件的升级时长内，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变，即在对待升级硬件逻辑器件的整个升级过程中，不影响系统运行。
作为本申请另一可选实施例，参照图5，为本申请实施例3提供的一种升级方法的流程示意图，本实施例主要是对上述实施例2中步骤S202的细化方案，如图5所示，步骤S202可以包括但不局限于以下步骤：
步骤S2021、基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，对储能模块进行设置。
基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，对储能模块进行设置，使得储能模块满足目标输入或输出接口的输入电压变化为高电平判决门限所用时长至少为储能模块的放电时长。
储能模块满足目标输入或输出接口的输入电压变化为高电平判决门限所用时长至少为储能模块的放电时长，可以保证目标输入或输出接口的输入电压变化为高电平判决门限所经过的时长不小于待升级硬件逻辑器件的升级时长，在此基础上，响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，保证在待升级硬件逻辑器件的升级时长内，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变，即在对待升级硬件逻辑器件的整个升级过程中，不影响系统运行。
作为本申请另一可选实施例，参照图6，为本申请实施例4提供的一种升级方法的流程示意图，本实施例中，储能模块可以包括但不局限于：电容和至少一个电阻，电容通过电阻与输入或输出接口连接，如图6所示，步骤S2021可以包括但不局限于以下步骤：
步骤S20211、基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，设置电容的容量值和至少一个电阻的电阻值。
基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，设置电容的容量值和至少一个电阻的电阻值，使得电容和至少一个电阻满足目标输入或输出接口的输入电压变化为高电平判决门限所用时长至少为储能模块的放电时长。
本实施例中，步骤S20211可以包括但不局限于：
S202111、获得目标输入或输出接口的输入电压对应的第一变化值。
本实施例中，第一变化值可以为但不局限于：储能模块的可使用放电电压和储能模块放电结束对应的电压的差值。其中，储能模块放电结束对应的电压可以为0。
储能模块的可使用放电电压可以理解为：通过对储能模块进行充电，储能模块所获得的电压。
S202112、基于目标输入或输出接口的高电平判决门限，确定目标输入或输出接口的输入电压对应的第二变化值，第一变化值的绝对值大于第二变化值的绝对值。
第二变化值可以为储能模块放电结束对应的电压和高电平判决门限之间的差值。
S202113、基于第一变化值、第二变化值和储能模块的放电时长，设置电容的容量值和至少一个电阻的电阻值。
步骤S202113可以包括但不局限于：
通过但不局限于以下关系式，设置电容的容量值和至少一个电阻的电阻值：
t＝RC*ln[(V1-V0)/(V1-Vt)]
其中，t为储能模块的放电时长，R为至少一个电阻的电阻值，C为电容的容量值，V1表示储能模块放电结束对应的电压，V0表示储能模块的可使用放电电压，Vt表示高电平判决门限，ln为ln函数。
本实施例中，可以但不局限于将设定容量值和设定电阻值中其中一个，储能模块放电结束对应的电压、储能模块的可使用放电电压、高电平判决门限、储能模块的放电时长代入上述关系式，求解得到R或C的值。例如，若t为1ms，V1为3.3V，V0为0V，Vt为2V，设定容量值为1uf，将t为1ms，V1为3.3V，V0为0V，Vt为2V，设定容量值为1uf代入上述关系式，求解得到R为2K欧姆。
步骤S20212、通过测量电容放电的电压值变化情况，确定得到电容的电压值变化为高电平判决门限时的实际放电时长。
具体地，可以通过测量随电容放电，目标输入或输出接口的输入电压值变化情况，确定得到目标输入或输出接口的输入电压值变化为高电平判决门限时所用的实际放电时长。
将目标输入或输出接口的输入电压值变化为高电平判决门限时所用的实际放电时长作为电容的电压值变化为高电平判决门限时的实际放电时长。
步骤S20213、确定出实际放电时长不小于升级时长，将实际放电时长替换放电时长，返回执行步骤S20211。
确定出实际放电时长不小于升级时长，说明电容和至少一个电阻放电能保证在升级时长内，目标输入或输出接口一直处于高电平状态，可以将实际放电时长替换放电时长，返回执行步骤S20211，实现对电容和至少一个电阻进行调整，调整后的电容和至少一个电阻仍能保证在升级时长内，目标输入或输出接口一直处于高电平状态。
作为本申请另一可选实施例，为本申请实施例5提供的一种储能模块的一种具体实施方式，具体地：
实施例4中至少一个电阻可以包括但不局限于：至少一个第一电阻和至少一个第二电阻，电容通过至少一个第一电阻与目标输入或输出接口连接。
其中，在电容处于放电状态的情况下，至少一个第一电阻和至少一个第二电阻为串阻，电容通过至少一个第一电阻和至少一个第二电阻放电。
其中，至少一个电阻包括第一电阻和第二电阻的实施方式，可以但不局限于参见图7，如图7所示，电容C1通过第一电阻R1与目标输入或输出接口连接，在电容C1处于放电状态的情况下，电容C1通过第一电阻R1和第二电阻R2放电。
作为本申请另一可选实施例，参照图8，为本申请实施例6提供的一种升级方法的流程示意图，本实施例主要是对应实施例5所提供的储能模块，对实施例4的扩展方案，如图8所示，该方法可以包括但不局限于以下步骤：
步骤S301、基于待升级硬件逻辑器件的升级时长，确定储能模块的放电时长。
步骤S302、基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，设置电容的容量值、至少一个第一电阻和至少一个第二电阻的电阻值。
步骤S303、通过测量电容放电的电压值变化情况，确定得到电容的电压值变化为高电平判决门限时的实际放电时长。
步骤S304、确定出实际放电时长不小于升级时长，将实际放电时长替换放电时长，返回执行步骤S302。
步骤S302-S304的详细过程可以参见实施例4中步骤S20211-S20213的相关介绍，在此不再赘述。
步骤S305、基于电容的可使用放电电压和目标输入或输出接口的最大允许电流，确定出至少一个第一电阻的最大电流超过最大允许电流，调整至少一个第一电阻的电阻值和至少一个第二电阻的电阻值，以使得至少一个第一电阻的最大电流不超过最大允许电流。
本实施例中，可以将电容的可使用放电电压除以至少一个第一电阻的电阻值，得到至少一个第一电阻的最大电流。
通过比较至少一个第一电阻的最大电流和目标输入或输出接口的最大允许电流，确定出至少一个第一电阻的最大电流超过最大允许电流，而至少一个第一电阻的最大电流超过最大允许电流，会导致流入目标输入或输出接口的电流大于最大允许电流，为避免流入目标输入或输出接口的电流大于最大允许电流，可以调整至少一个第一电阻的电阻值和至少一个第二电阻的电阻值，以使得至少一个第一电阻的最大电流不超过最大允许电流。
其中，调整至少一个第一电阻的电阻值和至少一个第二电阻的电阻值，可以包括但不局限于：
S3051、将电容的可使用放电电压除以最大允许电流，得到至少一个第一电阻的最小电阻值。
S3052、将至少一个第一电阻的电阻值调整为不小于最小电阻值，得到至少一个第一电阻的调整后的电阻值。
S3053、基于储能模块的放电时长和目标输入或输出接口的高电平判决门限确定得到的至少一个电阻的电阻值减去至少一个第一电阻的调整后的电阻值，得到至少一个第二电阻的调整后的电阻值。
例如，若基于储能模块的放电时长和目标输入或输出接口的高电平判决门限确定得到的至少一个电阻的电阻值为如实施例4中步骤S202113示例中的2K欧姆，对应电容的可使用放电电压为3.3V，最大允许电流为10mA，将3.3V除以10mA，得到至少一个第一电阻的最小电阻值为330欧姆，可以将至少一个第一电阻的电阻值调整为400欧姆，将2K欧姆与400欧姆的差值即1600欧姆作为至少一个第二电阻的调整后的电阻值。
步骤S306、响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
本实施例中，基于电容的可使用放电电压和目标输入或输出接口的最大允许电流，确定出至少一个第一电阻的最大电流超过最大允许电流，调整至少一个第一电阻的电阻值和至少一个第二电阻的电阻值，以使得至少一个第一电阻的最大电流不超过最大允许电流，可以避免对目标输入或输出接口造成损坏，避免影响待升级硬件逻辑器件的使用。
作为本申请另一可选实施例，参照图9，为本申请实施例7提供的一种升级方法的流程示意图，本实施例主要是对实施例1的扩展方案，如图9所示，该方法可以包括但不局限于以下步骤：
步骤S401、响应于监测到目标事件，控制目标输入或输出接口处于高电平状态，通过目标输入或输出接口对储能模块进行充电。
监测到目标事件可以包括但不局限于：监测到待使用硬件逻辑器件中的升级文件处于刷新状态。
升级文件用于对待使用硬件逻辑器件进行升级。
本实施例中，可以控制目标输入或输出接口处于高电平状态，将待升级硬件逻辑器件的电源与储能模块导通，待升级硬件逻辑器件的电源通过目标输入或输出接口对储能模块进行充电。
当然，在本申请中，对储能模块进行充电的方式并不局限于步骤S401，也可以通过待升级硬件逻辑器件之外的外部电源对储能模块进行充电。
步骤S402、响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
步骤S402的详细过程可以参见实施例1中步骤S101的相关介绍，在此不再赘述。
本实施例中，响应于监测到目标事件，控制目标输入或输出接口处于高电平状态，通过目标输入或输出接口对储能模块进行充电，不需要使用外部电源进行充电，可以进一步降低硬件成本。
接下来对本申请提供的一种升级装置进行介绍，下文介绍的升级装置与上文介绍的升级方法可相互对应参照。
升级装置，可以包括但不局限于：
控制模块，响应于升级指令，用于通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于高电平状态控制待升级硬件逻辑器件处于目标状态，对待升级硬件逻辑器件进行升级，在目标状态下，待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
本实施例中，升级装置还可以包括：
确定模块，用于基于待升级硬件逻辑器件的升级时长，确定储能模块的放电时长；
设置模块，用于至少基于储能模块的放电时长，对储能模块进行设置。
本实施例中，设置模块，具体可以用于：
基于储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，对储能模块进行设置。
本实施例中，储能模块包括：电容和至少一个电阻，电容通过所述电阻与输入或输出接口连接；
相应地，设置模块基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，对储能模块进行设置的过程，具体可以包括：
基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，设置电容的容量值和至少一个电阻的电阻值；
通过测量电容放电的电压值变化情况，确定得到电容的电压值变化为高电平判决门限时的实际放电时长；
确定出实际放电时长不小于升级时长，将实际放电时长替换放电时长，返回执行基于储能模块的放电时长和目标输入或输出接口的高电平判决门限，设置电容的容量值和至少一个电阻的电阻值的步骤。
本实施例中，至少一个电阻包括：至少一个第一电阻和至少一个第二电阻，电容通过至少一个第一电阻与目标输入或输出接口连接。
设置模块还可以用于：
基于电容的可使用放电电压和目标输入或输出接口的最大允许电流，确定出至少一个第一电阻的最大电流超过最大允许电流，调整至少一个第一电阻的电阻值和至少一个第二电阻的电阻值，以使得至少一个第一电阻的最大电流不超过最大允许电流。
升级装置还可以包括：
充电模块，用于响应于监测到目标事件，控制目标输入或输出接口处于高电平状态，通过目标输入或输出接口对储能模块进行充电。
监测到目标事件，可以包括：
监测到待使用硬件逻辑器件中的升级文件处于刷新状态。
与上述本申请提供的一种升级方法实施例相对应的，本申请还提供了一种硬件逻辑器件的实施例。
该硬件逻辑器件可以包括以下结构：
控制器、储能模块和多个输入或输出接口。
控制器，用于执行如实施例1-7中任意一个实施例所介绍的升级方法。
需要说明的是，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
以上对本申请所提供的一种升级方法、装置及硬件逻辑器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种升级方法，包括：
响应于升级指令，通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于所述高电平状态控制待升级硬件逻辑器件处于目标状态，对所述待升级硬件逻辑器件进行升级，在所述目标状态下，所述待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
2.根据权利要求1所述的方法，所述方法还包括：
基于所述待升级硬件逻辑器件的升级时长，确定所述储能模块的放电时长；
至少基于所述储能模块的放电时长，对所述储能模块进行设置。
3.根据权利要求2所述的方法，至少基于所述储能模块的放电时长，对所述储能模块进行设置，包括：
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，对所述储能模块进行设置。
4.根据权利要求3所述的方法，所述储能模块包括：电容和至少一个电阻，所述电容通过所述电阻与所述输入或输出接口连接；
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，对所述储能模块进行设置，包括：
基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，设置所述电容的容量值和所述至少一个电阻的电阻值；
通过测量所述电容放电的电压值变化情况，确定得到所述电容的电压值变化为所述高电平判决门限时的实际放电时长；
确定出所述实际放电时长不小于所述升级时长，将所述实际放电时长替换所述放电时长，返回执行所述基于所述储能模块的放电时长和所述目标输入或输出接口的高电平判决门限，设置所述电容的容量值和所述至少一个电阻的电阻值的步骤。
5.根据权利要求4所述的方法，所述至少一个电阻包括：至少一个第一电阻和至少一个第二电阻，所述电容通过所述至少一个第一电阻与所述目标输入或输出接口连接。
6.根据权利要求5所述的方法，还包括：
基于所述电容的可使用放电电压和所述目标输入或输出接口的最大允许电流，确定出所述至少一个第一电阻的最大电流超过所述最大允许电流，调整所述至少一个第一电阻的电阻值和所述至少一个第二电阻的电阻值，以使得所述至少一个第一电阻的最大电流不超过所述最大允许电流。
7.根据权利要求1所述的方法，所述方法还包括：
响应于监测到目标事件，控制所述目标输入或输出接口处于高电平状态，通过所述目标输入或输出接口对所述储能模块进行充电。
8.根据权利要求7所述的方法，所述监测到目标事件，包括：
监测到所述待使用硬件逻辑器件中的升级文件处于刷新状态。
9.一种升级装置，包括：
控制模块，响应于升级指令，用于通过储能模块控制目标输入或输出接口处于高电平状态，以使得基于所述高电平状态控制待升级硬件逻辑器件处于目标状态，对所述待升级硬件逻辑器件进行升级，在所述目标状态下，所述待升级硬件逻辑器件的各输入或输出接口的输入或输出状态保持不变。
10.一种硬件逻辑器件，至少包括：控制器、储能模块和多个输入或输出接口；
所述控制器，用于执行如权利要求1-8中任意一项所述的升级方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310328567.0A CN116301999A (zh) | 2023-03-30 | 2023-03-30 | 一种升级方法、装置及硬件逻辑器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310328567.0A CN116301999A (zh) | 2023-03-30 | 2023-03-30 | 一种升级方法、装置及硬件逻辑器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116301999A true CN116301999A (zh) | 2023-06-23 |
Family
ID=86822272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310328567.0A Pending CN116301999A (zh) | 2023-03-30 | 2023-03-30 | 一种升级方法、装置及硬件逻辑器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116301999A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116774638A (zh) * | 2023-08-21 | 2023-09-19 | 北京领创医谷科技发展有限责任公司 | 一种应用于体外能控器的开关机电路 |
-
2023
- 2023-03-30 CN CN202310328567.0A patent/CN116301999A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116774638A (zh) * | 2023-08-21 | 2023-09-19 | 北京领创医谷科技发展有限责任公司 | 一种应用于体外能控器的开关机电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253594B2 (en) | Reducing power/area requirements to support sleep mode operation when regulators are turned off | |
| CN111030434B (zh) | 电压补偿系统、压降补偿方法与多节点系统 | |
| US8749224B2 (en) | Voltage detection circuit and method for controlling the same | |
| US10951114B2 (en) | Apparatuses and methods for charge pump regulation | |
| CN109656301B (zh) | 实时斜率控制装置及实时控制稳压器的电压斜率的方法 | |
| JP2018501496A (ja) | 絶縁抵抗測定装置及び方法 | |
| KR20110015273A (ko) | 보조 전원 장치를 포함하는 사용자 장치 | |
| CN116301999A (zh) | 一种升级方法、装置及硬件逻辑器件 | |
| KR102425342B1 (ko) | 전압 램핑 검출 | |
| US20150170716A1 (en) | Dynamic Brownout Adjustment in a Storage Device | |
| US10235185B2 (en) | Computer and controlling method thereof | |
| US7519925B2 (en) | Integrated circuit with dynamically controlled voltage supply | |
| KR20170022413A (ko) | 내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로 | |
| EP3208685A1 (en) | Serial bus apparatus with controller circuit and related uses | |
| CN113778933A (zh) | 硬件识别方法、装置、电子设备和计算机可读存储介质 | |
| US11404906B1 (en) | Power failure protection system for solid state drives | |
| JP2020195233A (ja) | 電源回路、パワーマネージメント回路、データ記憶装置 | |
| CN112713629A (zh) | 充电方法、装置及电子设备 | |
| TWI632556B (zh) | 用於調整儲存裝置內的跳閘點之系統及方法 | |
| US9030246B2 (en) | Semiconductor device | |
| US20120218031A1 (en) | Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit | |
| JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
| KR100263924B1 (ko) | 리셋 신호 발생 장치 | |
| CN117172174A (zh) | 电源分配网络中电容器需求评估方法及设备 | |
| US20100013446A1 (en) | method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |