CN109617543B - 一种精确控制检测阈值的加速掉电和复位方法及电路 - Google Patents
一种精确控制检测阈值的加速掉电和复位方法及电路 Download PDFInfo
- Publication number
- CN109617543B CN109617543B CN201811181065.5A CN201811181065A CN109617543B CN 109617543 B CN109617543 B CN 109617543B CN 201811181065 A CN201811181065 A CN 201811181065A CN 109617543 B CN109617543 B CN 109617543B
- Authority
- CN
- China
- Prior art keywords
- power supply
- circuit
- voltage
- mos transistor
- mos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供了一种可以精确控制掉电检测阈值的加速掉电和复位的方法及电路。具有以下特点:(1)可以准确可靠地检测掉电事件,并给出系统复位信号和开启加速掉电电路;可以稳定可靠地解决由于IC电源掉电不彻底而引起的IC无法复位导致的无法开机的问题,可以在不超过10μs的极短时间内将电源电压加速降低至0;(2)掉电检测阈值可精确控制,对系统电源电压和温度不敏感,所以也可以抑制系统电源的波动或者温度的变化对IC掉电检测的稳定性和可靠性的影响,避免由于系统电源的波动或者温度的变化引起IC误触发系统复位。(3)本发明电路可以工作在宽电源域范围的IC中,对于需要兼容类似1.8v~3.3v或者3.3v~5v等宽范围的系统电源都满足要求。
Description
技术领域
本发明涉及电子产品的放电电路领域,特别涉及一种精确控制检测阈值的加速掉电和复位方法及电路。
背景技术
IC(Integrated Circuit)作为控制系统的核心元件,被用于众多控制系统中。当控制系统遭遇突然断电或者其他意外状况导致的IC掉电时,控制系统会快读响应并通过备用电源等方式再重新对IC进行上电。此时IC会经历一个短暂的掉电,再上电过程,这个掉电上电过程的时间最短可达到10毫秒的数量级。而IC在遭遇断电后,其电源电荷会依赖内部MOS管来泄放,在电源掉电至MOS阈值(一般约0.7v左右)附近时,由于MOS管关闭,掉电开始变得特别缓慢。一个典型的IC电源掉电曲线,从电源开始掉电到IC完全掉电到0,根据电源上的负载电容不同,可能需要几百毫秒,甚至是几秒。在遇到上述的快速掉电上电过程时,由于电源还没有完全掉电到0就要再次上电,这会导致IC无法完全复位,内部寄存器或者控制逻辑出错,进而导致无法正常启动。
发明内容
本发明针对电源还没有完全掉电到0就要再次上电,这会导致IC无法完全复位,内部寄存器或者控制逻辑出错,进而导致无法正常启动的现有问题,提供了一种可以精确控制掉电检测阈值的加速掉电和复位的方法、电路及装置,具体如下。
1.一种精确控制检测阈值的加速掉电和复位方法,包括以下步骤:
S100)生成跟随系统电源电压变化的分压电压及不随系统电源电压变化的参考电压;
S200)比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则继续执行以下步骤,否则结束;
S300)产生电路复位信号并对电路进行复位;
S400)在不超过10μs的极短时间内将电源电压加速降低至0。
2.一种精确控制检测阈值的加速掉电和复位方法,步骤S400还包括以下前置步骤:
S401)将系统电源电压降低至可预先设定的检测阈值电压。
3.一种精确控制检测阈值的加速掉电和复位电路,包括系统电源,电源分压电路,参考电压电路,比较电路和掉电加速控制电路;
所述系统电源与所述电源分压电路,参考电压电路,比较电路和掉电加速控制电路相连接;
所述电源分压电路输出端和参考电压电路的输出端分别与所述比较电路的两个输入端相连接;所述比较电路的输出端与所述掉电加速控制电路的输入端相连接;
当系统电源掉电时,所述比较电路产生电路复位信号并使得所述掉电加速控制电路导通,所述掉电加速控制电路加速系统电源的掉电速度。
4.一种精确控制检测阈值的加速掉电和复位电路,所述电源分压电路包括,第一电阻和第二电阻,其中第一电阻一端与所述系统电源相连,另一端与所述第二电阻一端串联连接并作为跟随电压的输出端,所述第二电阻另一端接地。
5.一种精确控制检测阈值的加速掉电和复位电路,所述电源分压电路还可包括,第一MOS管和第二MOS管,其中,所述第一MOS管采用共漏极接法,其源极连接所述系统电源,其栅极及漏极连接第一电阻的一端,所述第二MOS管采用共漏极接法,其源极连接所述第一电阻的另一端并作为所述分压电路的输出端,输出分压电压,其栅极及漏极连接第二电阻的一端。
6.一种精确控制检测阈值的加速掉电和复位电路,所述参考电压电路包括,第三电阻,第三MOS管和第四MOS管,所述第三电阻一端连接所述系统电源,另一端连接所述第三MOS管的漏极及栅极,所述第三MOS管采用共漏极接法,其源极作为所述参考电路的输出端,输出参考电压,源极与所述第四MOS管的漏极连接,所述第四MOS管的源极与系统电源连接,源极接地。
7.一种精确控制检测阈值的加速掉电和复位电路,所述比较电路包括,第五MOS管,第六MOS管,第七MOS管,第八MOS管,第九MOS管,第十MOS管,第十一MOS管和第一比较器组成,其中,所述第五MOS管采用共漏极接法,其源极与系统电源连接,其栅极与所述第七MOS管的栅极连接,其漏极与所述第六MOS管的漏极连接,所述第六MOS管的栅极与参考电压的输出端连接,其源极与所述第八MOS管源极连接,所述第七MOS管的源极与所述系统电源连接,其漏极与所述第八MOS管的漏极及所述第九MOS管的栅极连接,所述第八MOS管的栅极与所述跟随电压的输出端连接,所述第九MOS管的源极与所述系统电源连接,其漏极与所述第十MOS管的漏极及所述第一比较器的输入端连接,所述第十MOS管的栅极与参考电压的输出端连接,其源极与所述第十一MOS管的漏极连接,所述第十一MOS管的栅极与所述系统电源相连接,其源极接地。
8.一种精确控制检测阈值的加速掉电和复位电路,所述掉电加速控制电路包括,第一电容,第一二极管,第一反相器,第十二MOS管,所述第一电容一端接地,另一端与所述第一二极管负极连接,所述第一二极管正极与所述系统电源连接,所述第一反相器的输入端与所述第一比较器的输出端连接,其输出端与所述第十二MOS管的栅极连接,所述第十二MOS管的漏极与所述系统电源连接,其源极接地。
9.一种精确控制检测阈值的加速掉电和复位装置,包括以下模块:
生成模块,用于生成跟随系统电源电压变化的分压电压及不随系统电源电压变化的参考电压;
比较模块,用于比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则启动复位模块和加速掉电模块;
复位模块,用于产生电路复位信号并对电路进行复位;
加速掉电模块,用于在不超过10μs的极短时间内将电源电压加速降低至0。
10.一种计算机可读存储介质,其上存储有计算机指令,其特征在于该指令被处理器执行时实现如权利要求1至2中任一项所述的方法的步骤。
本发明可以准确可靠地检测掉电事件,并给出系统复位信号和开启加速掉电电路,在不超过10μs级的极短时间内将电源电压加速降低至0,可以稳定可靠地解决由于IC电源掉电不彻底而引起的IC无法复位导致的无法开机的问题。
附图说明
图1所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位方法一个实施例的流程图;
图2所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路的电源分压电路图;
图3所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路的参考电压电路图;
图4所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路的比较电路电路图;
图5所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路的掉电加速控制电路图;
图6所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路示意图;
图7所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位装置的框架图;
图8所示为本申请所提出的一种精确控制检测阈值的加速掉电和复位电路的掉电曲线对比图。
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述,以充分地理解本发明的目的、方案和效果。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。附图中各处使用的相同的附图标记指示相同或相似的部分。
在说明书的结论部分中特别指出并清楚地要求保护本发明提出的主题。然而,当结合附图进行阅读时,通过参考以下详细描述,可以最好地理解本发明的组织和操作方法以及其目的,特征和优点。
因为本发明的所示实施例可以在大多数情况下使用本领域技术人员已知的电子部件和电路来实现,所以细节将只在如上所述认为必要的程度上进行解释,以便理解本发明的基本概念,以免混淆或分散本发明的教导。
参照图1所示的一种精确控制检测阈值的加速掉电和复位方法的流程图,本发明提出一种精确控制检测阈值的加速掉电和复位方法,包括以下步骤:
S100)生成跟随系统电源电压变化的分压电压及不随系统电源电压变化的参考电压;
S200)比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则继续执行以下步骤,否则结束;
S300)产生电路复位信号并对电路进行复位;
S400)在不超过10μs的极短时间内将电源电压加速降低至0。
具体地,若检测出跟随电压小于参考电压,则可判断为电源掉电,通过合理设置跟随系统电源电压变化的分压电压及不随系统电源电压变化的参考电压,则可准确可靠地检测掉电事件。
具体地,步骤S400还包括以下前置步骤:
S401)将系统电源电压降低至可预先设定的检测阈值电压。
具体地,参照图8(b),是加入本发明的电路的掉电曲线,由图中可以看出,系统电源电压vcc在t0时刻开始下降,到t1时刻下降到可预先设定的检测阈值电压Vth,并最终在t2时刻降至0,经过实验证明,从t1时刻到t2时刻所经历的时间不超过10μs,即在0到10μs之间完成加速掉电过程。
进一步,检测阈值电压Vth的计算过程为:
Vf=R2/(R1+R2)×vcc,其中Vf为跟随电压,vcc为系统电源电压,R1,R2分别为图2中的第一电阻和第二电阻的电阻值。
当vcc下降至Vth时,Vf=Vb,所以此时Vf=R2/(R1+R2)×Vth,其中Vb为参考电压,
由此,可计算出Vth=(R1+R2)/R2×Vb
当图2中的电路尺寸确定后,参考电压Vb就确定了,此时可以通过调节R1和R2的分压比例来调整检测阈值电压Vth,即,可以根据实际的需要检测阈值电压,通过电路的设计,使得当系统电源电压低于检测阈值电压时,启动掉电加速控制模块,达到快速掉电的目的。
具体地,所述极短的不超过10μs(微秒)的时间是根据实际的测试情况得出的。
优选地,在实验环境中,所述不超过10μs(微秒)的时间可进一步缩短到6μs。
具体地,所述电路复位信号为比较器输出的低电平信号。
电源电压vcc正常工作时,Vf值远大于Vb值,比较器的输出信号vcc_det为高电平,加速掉电电路关闭。当电源电压vcc开始下降时,Vf小于Vb时,比较器输出信号vcc_det为低电平,此时IC使用vcc_det作为复位信号对IC内部的逻辑电路进行复位,同时开启加速掉电电路,对电源vcc进行电荷泄放,达到快速掉电的目的。
具体地,参照图3至图7,本发明的整体电路架构如图7所示,由4个分电路模块组成。
参照图2,是本发明的分压电路的电路图,图中分压电路包括第一电阻(R1)和第二电阻(R2),其中第一电阻一端与所述系统电源相连,另一端与所述第二电阻一端串联连接并作为跟随电压的输出端,所述第二电阻另一端接地。
该分压电路通过电压电路来获得一个电源vcc的分压信号Vf,用于跟随电源变化,当电源掉电时,Vf也要跟随vcc下降。图2给出了两种实现方式,图2(a)产生的分压Vf=R2/(R1+R2)×vcc;若要产生一个1/2的vcc的分压,也可以使用图2(b)的方式实现,其中图2(b)包括第一MOS管(M1)和第二MOS管(M2),其中,所述第一MOS管采用共漏极接法,其源极连接所述系统电源,其栅极及漏极连接第一电阻的一端,所述第二MOS管采用共漏极接法,其源极连接所述第一电阻的另一端并作为所述分压电路的输出端,输出分压电压,其栅极及漏极连接第二电阻的一端。
参照图3,是本发明的参考电压的电路图,所述参考电压电路包括,第三电阻(R3),第三MOS管(M3)和第四MOS管(M4),所述第三电阻一端连接所述系统电源,另一端连接所述第三MOS管的漏极及栅极,所述第三MOS管采用共漏极接法,其源极作为所述参考电路的输出端,输出参考电压,源极与所述第四MOS管的漏极连接,所述第四MOS管的源极与系统电源连接,源极接地。
所述参考电压电路产生一个对系统电源波动和温度变化不敏感的参考电压Vb,这就意味着,在系统电源掉电时或者温度变化时,产生的Vb还可以保持稳定,或者变化很小。图4是一种实现形式,由一个较大的电阻R3和两个MOS管M3和M4组成。R3采用较大阻值,这样支路电流I就会很小;M3采用二极管的连接方式,工作在亚阈值区,所以M3上的压降约等于一个MOS阈值;M4的栅极接电源电压,M4工作在线性区,等效成一个电阻Rx,产生的参考电压Vb就等于M3的阈值电压Vth3加上M4上的压降Vds4。即,Vb=Vth3+Vds4,其中Vds=Rx×I。
(1)当电源vcc开始掉电时,R3上的压降会变小,支路电流I也会变小,但是对于工作在亚阈值区的M3来说,压降变化非常小,同时由于M4的栅极电压随vcc的下降,M4的等效电阻Rx变大,这样Vds4会由于Rx的增加,与I的变小形成对冲作用,所以Vds4也基本可以保持稳定。这样Vb就几乎不随电源vcc掉电的影响。
(2)MOS管阈值是随着温度增加而减小,而工作在线性区的MOS管阻抗是随温度增加而增加的。这样的话,只要M4的尺寸取值合适,那么M3的阈值的变化量刚好和M4的压降变化相抵消。这样产生的Vb也几乎不随温度变化的影响。
参照图4,是本发明的比较电路的电路图,所述比较电路包括,第五MOS管(M5),第六MOS管(M6),第七MOS管(M7),第八MOS管(M8),第九MOS管(M9),第十MOS管(M10),第十一MOS管(M11)和第一比较器(BUF1)组成,其中,所述第五MOS管采用共漏极接法,其源极与系统电源连接,其栅极与所述第七MOS管的栅极连接,其漏极与所述第六MOS管的漏极连接,所述第六MOS管的栅极与参考电压的输出端连接,其源极与所述第八MOS管源极连接,所述第七MOS管的源极与所述系统电源连接,其漏极与所述第八MOS管的漏极及所述第九MOS管的栅极连接,所述第八MOS管的栅极与所述跟随电压的输出端连接,所述第九MOS管的源极与所述系统电源连接,其漏极与所述第十MOS管的漏极及所述第一比较器的输入端连接,所述第十MOS管的栅极与参考电压的输出端连接,其源极与所述第十一MOS管的漏极连接,所述第十一MOS管的栅极与所述系统电源相连接,其源极接地。
该比较电路实现比较器功能,但是需要比较器在掉电加速模块开启之前能够保持正常工作,也就是说需要在电源电压降至图8(b)中的Vth时依然保持工作。图4即为一种可以满足要求的比较器电路实现方法,电源电压vcc正常工作时,Vf值远大于Vb值,比较器的输出信号vcc_det为高电平,加速掉电电路关闭。当电源电压vcc开始下降时,Vf小于Vb时,比较器输出信号vcc_det为低电平,此时IC使用vcc_det作为复位信号对IC内部的逻辑电路进行复位,同时开启加速掉电电路,对电源vcc进行电荷泄放,达到快速掉电的目的。
参照图5,是本发明的掉电加速控制电路的电路图,所述掉电加速控制电路包括,第一电容(C1),第一二极管(D1),第一反相器(INV1),第十二MOS管(M12),所述第一电容一端接地,另一端与所述第一二极管负极连接,所述第一二极管正极与所述系统电源连接,所述第一反相器的输入端与所述第一比较器的输出端连接,其输出端与所述第十二MOS管的栅极连接,所述第十二MOS管的漏极与所述系统电源连接,其源极接地。
掉电加速控制电路,受比较电路的输出信号vcc_det控制。图5是掉电加速电路的实现形式。电源vcc通过二极管D1对节点vcc_in进行充电,同时vcc_in节点有一个电容C1来存储电荷,vcc_in的电位为vcc-Vthd,Vthd为D1的阈值电压。D1也可以使用一个二极管连接的PMOS实现。当电源vcc掉电时,由于vcc_in节点无直流通路,所以电荷只能通过下面的反相器INV1来慢慢漏掉,所以vcc_in节点在相当长时间内都会保持vcc-Vthd的电位。当比较器输出的vcc_det信号由1变为0之后,INV1输出的控制信号ctrl由0变为1,此时MOS管M12导通,开始对vcc进行加速掉电,直到vcc掉电至0。
在IC中加入本发明之后,电源的掉电曲线由图8(a)变为图8(b),即在vcc掉电至Vth时,会迅速掉电至0。可以将电源的加速掉电时间缩短到10毫秒(us)以内。
掉电检测阈值Vth的计算过程:
Vf=R2/(R1+R2)×vcc
当vcc下降至Vth时,Vf=Vb,所以此时Vf=R2/(R1+R2)×Vth
由此,可计算出Vth=(R1+R2)/R2×Vb
当图2中的电路尺寸确定后,Vb就确定了,此时可以通过调节R1和R2的分压比例来调整检测阈值Vth。
由此,本发明实现了掉电检测阈值可精确控制的加速掉电和复位电路。
参照图7所示的一种精确控制检测阈值的加速掉电和复位装置的框架图,包括以下模块:
生成模块,用于生成跟随系统电源电压变化的分压电压及不随系统电源电压变化的参考电压;
比较模块,用于比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则启动复位模块和加速掉电模块;
复位模块,用于产生电路复位信号并对电路进行复位;
加速掉电模块,用于在不超过10μs的极短时间内将电源电压加速降低至0。
本发明电路可以工作在宽电源域范围的IC中,对于需要兼容类似1.8v~3.3v或者3.3v~5v等宽范围的电源都满足要求。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法,以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
Claims (9)
1.一种精确控制检测阈值的加速掉电和复位方法,其特征在于,包括以下步骤:
S100)生成跟随系统电源电压变化的跟随电压及不随系统电源电压变化的参考电压;
S200)比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则继续执行以下步骤,否则结束;
S300)利用比较电路产生电路复位信号并对电路进行复位;
其中,所述比较电路包括第五MOS管,第六MOS管,第七MOS管,第八MOS管,第九MOS管,第十MOS管,第十一MOS管和第一比较器;以及
所述掉电加速控制电路包括,第一电容,第一二极管,第一反相器和第十二MOS管,其中,所述第一电容的一端接地,所述第一电容的另一端与所述第一二极管负极连接,所述第一二极管正极与所述系统电源连接,所述第一反相器的输入端与所述第一比较器的输出端连接,所述第一反相器的输出端与所述第十二MOS管的栅极连接,所述第十二MOS管的漏极与所述系统电源连接,所述第十二MOS管的源极接地。
2.根据权利要求1所述的方法,其特征在于,步骤S400还包括以下前置步骤:
S401)将系统电源电压降低至可预先设定的检测阈值电压。
3.一种精确控制检测阈值的加速掉电和复位电路,其特征在于,包括系统电源,电源分压电路,参考电压电路,比较电路和掉电加速控制电路,其中,所述电源分压电路的输出跟随系统电源的电压变化,所述参考电压电路的输出不随系统电源电压变化;
所述系统电源与所述电源分压电路,参考电压电路,比较电路和掉电加速控制电路相连接;
所述电源分压电路输出端和参考电压电路的输出端分别与所述比较电路的两个输入端相连接;所述比较电路的输出端与所述掉电加速控制电路的输入端相连接;
当系统电源掉电时,所述比较电路产生电路复位信号并使得所述掉电加速控制电路导通,所述掉电加速控制电路加速系统电源的掉电速度;
其中,所述比较电路包括第五MOS管,第六MOS管,第七MOS管,第八MOS管,第九MOS管,第十MOS管,第十一MOS管和第一比较器;以及
所述掉电加速控制电路包括,第一电容,第一二极管,第一反相器和第十二MOS管,其中,所述第一电容的一端接地,所述第一电容的另一端与所述第一二极管负极连接,所述第一二极管正极与所述系统电源连接,所述第一反相器的输入端与所述第一比较器的输出端连接,所述第一反相器的输出端与所述第十二MOS管的栅极连接,所述第十二MOS管的漏极与所述系统电源连接,所述第十二MOS管的源极接地。
4.根据权利要求3所述的电路,其特征在于,所述电源分压电路包括,第一电阻和第二电阻,其中第一电阻一端与所述系统电源相连,另一端与所述第二电阻一端串联连接并作为跟随电压的输出端,所述第二电阻另一端接地。
5.根据权利要求4所述的电路,其特征在于,所述电源分压电路还可包括,第一MOS管和第二MOS管,其中,所述第一MOS管采用共漏极接法,其源极连接所述系统电源,其栅极及漏极连接第一电阻的一端,所述第二MOS管采用共漏极接法,其源极连接所述第一电阻的另一端并作为所述电源分压电路的输出端,输出跟随电压,其栅极及漏极连接第二电阻的一端。
6.根据权利要求3所述的电路,其特征在于,所述参考电压电路包括,第三电阻,第三MOS管和第四MOS管,所述第三电阻一端连接所述系统电源,另一端连接所述第三MOS管的漏极及栅极,所述第三MOS管采用共漏极接法,其源极作为所述参考电压电路的输出端,输出参考电压,源极与所述第四MOS管的漏极连接,所述第四MOS管的源极与系统电源连接,源极接地。
7.根据权利要求3所述的电路,其特征在于,所述第五MOS管采用共漏极接法,其源极与系统电源连接,其栅极与所述第七MOS管的栅极连接,其漏极与所述第六MOS管的漏极连接,所述第六MOS管的栅极与参考电压的输出端连接,其源极与所述第八MOS管源极连接,所述第七MOS管的源极与所述系统电源连接,其漏极与所述第八MOS管的漏极及所述第九MOS管的栅极连接,所述第八MOS管的栅极与跟随电压的输出端连接,所述第九MOS管的源极与所述系统电源连接,其漏极与所述第十MOS管的漏极及所述第一比较器的输入端连接,所述第十MOS管的栅极与参考电压的输出端连接,其源极与所述第十一MOS管的漏极连接,所述第十一MOS管的栅极与所述系统电源相连接,其源极接地。
8.一种精确控制检测阈值的加速掉电和复位装置,其特征在于,包括以下模块:
生成模块,用于生成跟随系统电源电压变化的跟随电压及不随系统电源电压变化的参考电压;
比较模块,用于比较跟随电压与参考电压的大小,若跟随电压小于参考电压,则启动复位模块和加速掉电模块;
复位模块,包括比较电路,用于产生电路复位信号并对电路进行复位;其中,所述比较电路包括第五MOS管,第六MOS管,第七MOS管,第八MOS管,第九MOS管,第十MOS管,第十一MOS管和第一比较器;以及
9.一种计算机可读存储介质,其上存储有计算机指令,其特征在于该指令被处理器执行时实现如权利要求1至2中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811181065.5A CN109617543B (zh) | 2018-10-11 | 2018-10-11 | 一种精确控制检测阈值的加速掉电和复位方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811181065.5A CN109617543B (zh) | 2018-10-11 | 2018-10-11 | 一种精确控制检测阈值的加速掉电和复位方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109617543A CN109617543A (zh) | 2019-04-12 |
CN109617543B true CN109617543B (zh) | 2023-06-27 |
Family
ID=66001758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811181065.5A Active CN109617543B (zh) | 2018-10-11 | 2018-10-11 | 一种精确控制检测阈值的加速掉电和复位方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109617543B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4611126A (en) * | 1984-10-04 | 1986-09-09 | Werkzeugmaschinenfabrik Oerlikon-Buehrle Ag | Power on/off reset generator |
JPH0474208A (ja) * | 1990-07-16 | 1992-03-09 | Nissan Motor Co Ltd | パワーオンリセット回路 |
CN1713526A (zh) * | 2004-06-15 | 2005-12-28 | 富士通株式会社 | 一种复位电路 |
CN102931959A (zh) * | 2012-02-13 | 2013-02-13 | 北京七芯中创科技有限公司 | 一种用于上电复位电路中掉电后快速放电的电路 |
CN103095265A (zh) * | 2012-11-13 | 2013-05-08 | 长沙景嘉微电子股份有限公司 | 一种上电和掉电自动复位检测电路 |
US9407254B1 (en) * | 2014-10-15 | 2016-08-02 | Xilinx, Inc. | Power on-reset with built-in hysteresis |
CN107835006A (zh) * | 2017-12-19 | 2018-03-23 | 电子科技大学 | 低功耗上电复位掉电复位电路 |
-
2018
- 2018-10-11 CN CN201811181065.5A patent/CN109617543B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4611126A (en) * | 1984-10-04 | 1986-09-09 | Werkzeugmaschinenfabrik Oerlikon-Buehrle Ag | Power on/off reset generator |
JPH0474208A (ja) * | 1990-07-16 | 1992-03-09 | Nissan Motor Co Ltd | パワーオンリセット回路 |
CN1713526A (zh) * | 2004-06-15 | 2005-12-28 | 富士通株式会社 | 一种复位电路 |
CN102931959A (zh) * | 2012-02-13 | 2013-02-13 | 北京七芯中创科技有限公司 | 一种用于上电复位电路中掉电后快速放电的电路 |
CN103095265A (zh) * | 2012-11-13 | 2013-05-08 | 长沙景嘉微电子股份有限公司 | 一种上电和掉电自动复位检测电路 |
US9407254B1 (en) * | 2014-10-15 | 2016-08-02 | Xilinx, Inc. | Power on-reset with built-in hysteresis |
CN107835006A (zh) * | 2017-12-19 | 2018-03-23 | 电子科技大学 | 低功耗上电复位掉电复位电路 |
Non-Patent Citations (1)
Title |
---|
MCU电源监控芯片的设计与实现;吴斯敏;《中国优秀硕士论文电子期刊网》;20090515;第1-65页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109617543A (zh) | 2019-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101926000B1 (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
US7417476B1 (en) | Power-on-reset circuit with output reset to ground voltage during power off | |
US20050140405A1 (en) | Power-up circuit semiconductor memory device | |
US6052006A (en) | Current mirror triggered power-on-reset circuit | |
US20150042296A1 (en) | Voltage regulator soft start | |
TW201541832A (zh) | 開關調節器及電子機器 | |
US7123062B2 (en) | Power-up circuit in semiconductor memory device | |
US11385708B2 (en) | Memory devices and control methods thereof | |
EP3136601A1 (en) | Power-on reset circuit | |
US10256809B2 (en) | Power-on reset circuit | |
US7602168B2 (en) | Voltage regulator for integrated circuits | |
US20080061749A1 (en) | Power supply step-down circuit and semiconductor device | |
CN109617543B (zh) | 一种精确控制检测阈值的加速掉电和复位方法及电路 | |
CN108111150B (zh) | 上电复位电路及集成电路和eeprom系统 | |
CN109387768B (zh) | 参考电压电路的测试系统及测试方法 | |
KR20120103001A (ko) | 파워 온 리셋 회로 및 그것을 포함하는 전자 장치 | |
KR101450255B1 (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
US10367499B2 (en) | Power supply ready indicator circuit | |
US20040070429A1 (en) | Low standby current power-on reset circuit | |
Rolff et al. | An integrated low drop out regulator with independent self biasing start up circuit | |
CN112187232A (zh) | 一种上电检测电路及上电检测方法 | |
US9401601B2 (en) | Circuit designs for induced transient immunity | |
US9236857B2 (en) | Voltage detection circuit | |
US7262646B2 (en) | Power-on reset circuit | |
EP0757352A1 (en) | Threshold detecting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |