KR0181318B1 - 마이크로프로세서의 폭주 방지 회로 - Google Patents

Abstract

전원 전압의 저하에 따르는, 기동시의 폭주를 간단한 회로로 방지할 수 있고, 또한 주전원 및 부전원중 어느 쪽에서라도 하등 제약을 받지 않고 기동시킨다.

주 동작용 제1 전원 전압(+V)과 부 동작용 제2 전원 전압(V_BT)이 공급되는 마이크로프로세서의 전원 전압의 저하에 따르는 폭주를 방지하는 마이크로프로세서의 폭주 방지 회로이다. 제2 전원 전압의 값과 마이크로프로세서의 동작 부정영역의 상한값과의 사이에 설정된 소정 레벨(V_ref)까지 전원 전압의 값이 저하하였을 때, 해당 마이크로프로세서를 강제적으로 리셋시키는 리셋 수단(리셋 회로 11)을 설치하였다.

Description

마이크로프로세서의 폭주 방지 회로

제1도는 본 발명의 한 실시예와 관련한 공기 조화기에 탑재된 마이크로프로세서 및 그 폭주 방지 회로의 블록도.

제2도는 실시예에 있어서의 각 부의 전압 변화를 도시한 동작 설명도.

제3도는 부정 영역을 설명하는 설명도.

제4도는 종래의 리셋 회로를 도시한 회로도.

제5도는 종래의 마이크로프로세서 및 그 리셋 회로에 있어서의 각 부의 전압변화를 도시한 동작 설명도.

* 도면의 주요부분에 대한 부호의 설명

10 : 마이크로프로세서 11 : 리셋 회로

11a : 비교기 12 : 백업 스위치

13 : 서브 클럭 회로 14 : 메인 클럭 회로

BT : 배터리

본 발명은 공기 조화기 등에 탑재되는 마이크로프로세서(마이컴 또는 마이크로컴퓨터라고도 불려진다)의 폭주 방지 회로에 관한 것으로, 특히 마이크로프로세서 자체가 필연적으로 갖고 있는 전원 전압에 대한 동작상의 부정 영역(폭주 영역)에 기인한 폭주(오동작)를 방지하는 회로에 관한 것이다.

종래, 공기 조화기 등에 탑재되는 마이크로프로세서에 있어서는 프로그램 구동 등의 주(主) 동작을 담당하는 주전원과 정전시 등의 백업 시에 데이터 유지 등의 부(副) 동작을 담당하는 부전원을 병설하여 사용하는 형식의 것이 많이 이용되고 있다. 주동작에 따르는 소비 전력은 통상 크기 때문에 주전원의 전압은 예를 들면 5[V]이고, 부동작의 소비 전력은 작게 해결되기 때문에 부전원의 전압은 예를 들면 배터리로부터 공급되는 3[V]로 설정된다.

이와 같이 백업용 전원을 갖는 마이크로프로세서를 기동시키는 경우, 주동작과 부동작에 우선도의 차이가 있어, 주동작이 언제나 우선적으로 개시된다. 그 이유는, 마이크로프로세서에는 전원 전압 레벨의 감소에 다라, 제3도 중의 전원 전압(V = V₁∼ V₂)으로 나타낸 사선 영역과 같이, 반드시 부정 영역[마이크로프로세서 자체가 정상인지 이상인지를 판단하지 못하는, 오동작(메인 클럭 회로가 기동하지 않음)을 일으킬 가능성이 잇는 영역]이 존재하기 때문에, 이 부정 영역으로 인하여 폭주 상태(메인 클럭 파형이 발생하지 않으므로 프로그램도 기동할 수 없는 오동작 상태)를 회피할 수 있기 때문이다. 이 때문에, 백업 시에 배터리에 의한 부동작으로 이행시키려면, 이미 주동작 상태에 있는 경우는 별도로 하고, 전원 전압의 상승과 동시에 일시적으로 주동작으로 이행시킨 후 부동작으로 이행시킬 필요가 있다.

이와 같은 상황에 있어서의 마이크로프로세서의 리셋 회로의 한 예를 제4도에 도시하였다. 이 리셋 회로는 마이크로프로세서(1)의 주전원 단자(T₅₄)에 공급되는 주전원(V = +5 [V])과 접지화의 사이에 접속되는, 저항(R) 및 콘덴서(C)의 충방전 회로를 갖고, 양 소자(R, C)의 중간점이 마이크로프로세서(1)의 리셋 단자(RST)에 접속되어 있다. 저항(R)에는 다이오드(D)가 병렬로 접속되어 있다. 이 저항(R) 및 콘덴서(C)의 시정수 따라 전원 초기화시의 리셋 단자(RST)를 논리 L 레벨로 소정 시간, 주전원에 대하여 지연하여, 리셋을 확실화시키고 있다. 한편, 전원 다운 시에는 콘덴서(C)에 축적된 전하에 의하여, 전원 전압(V_DD) 리셋 전압(V_RST)으로 된다.

상술한 리셋 회로의 동작에 의해서도 반드시 부정 영역으로의 이행을 회피할 수 있는 것은 아니다. 결국, 제조 단계 또는 시장에서의 설치 단계에서의 조작상 어떠한 이유에 의해, 주전원의 오프 상태에서 부동작 투입용 백업 스위치(배터리 전압 V_BT= +3 [V]를 투입하는 스위치)의 조작이 온-오프-온의 순으로 반복되면, 프로그램이 기동하지 않은 폭주 상태로 빠져들 수가 있다. 제5도에는 이 폭주 상태를 설명하기 위하여 마이컴 전원 전압(V_DD; 굵은 실선), 배터리 전압(V_BT; 1점 쇄선), 리셋 단자 전압(V_RST; 2점 쇄선) 및 메인 클럭 발진 전압[V_4.19(4.19[MHz] ; 가는 실선)의 변화를 동작 모드의 변화에 따라 나타내었다. 제5도에 있어서, 정전 동작 상태(백업 상태)k에서 시각 t1에서 백업 스위치를 온에서 오프로, 시각 t2에서 오프에서 온으로 스위치를 넣어서 내차 정전 동작 상태로 하고, 또 시각 t3에서 주전원(메인 스위치)을 투입하여 통상 동작 상태로 하고 있다. 제5도로부터 알 수 있듯이, 부동작인 2개의 정전 동작 상태(백업 상태)의 기간이 길면, 전원 전압(V_DD)이 부정 영역으로 들어가기 쉽고, 한번 부정 영역으로 들어간 상태에서 정전 동작 상태, 그리고 통상 동작 상태로 상승하고 있어도 클럭의 발진 파형이 시각 t3 이후에는 나타나지 않고(가는 실선 V_4.19참조) 폭주 상태로 될 때가 있다.

이와 같은 상황을 감안하여, 전원 기동 시에 「일시적으로 주동작으로 들어가고, 그 후 부동작으로 이행시킨다」라는 상술한 시퀀스를 미리 프로그램으로서 짜 넣고, 주전원의 전압이 스위치부가 동작하는 초기 전압에 도달하지 않은 상태에서는 백업 전압이 출력되지 않도록 설정하는 전환 회로도 알려져 있다.

그러나, 그와 같은 시퀀스를 짜 넣은 전환 회로는 대형·복잡해지고, 회로의 제조 비용도 높아서 결국, 공기 조화기 등의 마이크로프로세서 탑재 대상 기기의 제조 비용이 현저하게 상승해버리는 문제가 있다.

본 발명은 상술한 마이크로프로세서의 부정 영역에 기인한 폭주의 문제를 감안하여 행해진 것으로, 주전원 및 부전원의 전압중 어느 쪽에도 하등 제약을 받지 않고 마이크로프로세서를 기동할 수 있어, 그와 같은 폭주 상태에 이르는 것을 간단하면서도 값싼 구성으로 확실하게 방지할 수 있게 하는 것을 목적으로 한다.

상기의 목적을 달성하기 위하여 본 발명에 따른 마이크로프로세서의 폭주 방지 회로는, 주동작용 제1 전원 전압과 부종작용 제2 전원 전압이 공급되는 마이크로프로세서의 전원 전압의 저하에 따르는 폭주를 방지하는 것으로, 상기 제2 전원 전압의 값과 상기 마이크로프로세서의 동작 부정 영역의 상한값과의 사이에 설정된 소정 레벨까지 전원 전압의 값이 저하하였을 때, 해당 마이크로프로세서를 강제적으로 리셋시키는 리셋 수단을 설치하였다.

특히, 특허 청구의 범위 2항에 기재된 발명에서는 상기 부동작용 제2 전원 전압은 백업용 전지의 전압이다. 또한, 특허 청구의 범위 3항에 기재된 발명에서는 상기 리셋 수단은 상기 전원 전압과 소정 레벨을 비교하여 해당 전원 전압의 값이 소정 레벨 이하로 되었을 때, 상기 마이크로프로세서에 리셋 신호를 출력하는 비교기이다.

본 발명에서는 예를 들면, 제2 전원 전압에 의한 부동작(백업) 상태에서는 마이크로프로세서의 전원 전압도 제2 전원 전압과 같은 값이고, 이 상태에서 부동작을 오프로 전환하면 제2 전원 전압이 없어지고 전원 전압도 저하한다. 그리고, 전원 전압 = 소정 레벨까지 저하되어 오면, 리셋 수단에 의해 마이크로프로세서가 강제적으로 리셋된다. 결국, 전원 전압이 마이크로프로세서의 부정 영역으로 들어가기 전에 리셋된다. 이에 따라, 마이크로프로세서를 재차 부동작(백업) 상태로 전환하여도, 또는 주동작 상태로 전환하여도 마이크로프로세서는 기동하여 부정 영역에 기인한 폭주(오동작) 상태를 회피할 수 있다. 리셋 수단은 비교기로 구성할 수 있으므로 미리 시퀀스를 프로그램 하여 둔 회로와 비교하여 간단하거나 또는 값이 싸다.

이하, 본 발명의 한 실시예에 따른 마이크로프로세서의 폭주 방치 회로를 제1도 및 제2도에 기초하여 설명한다. 이 마이크로프로세서는 예를 들면, 공기 조화기의 제어 회로에 탑재되는 것이 바람직하지만, 반드시 공기 조화기에 한정되는 것은 아니고, 마이크로프로세서를 사용하는 기기라면 임의의 것이라도 적용할 수 있다.

제1도에 도시한 폭주 방지 회로가 부착된 마이크로프로세서(10)는 IC화된 원칩 마이컴으로서 형성되어 있고(예를 들면, 일본 전기 주식회사 제품, 제품 번호 μPD75316GF), 주전압 V = +5 [V] 및 부(배터리) 전압 V_BT= +3 [V]를 전원 전압(V_DD)으로 하는 2전압 방식으로 동작하도록 되어 있다.

마이크로프로세서(10)는 각종 입출력 단자를 갖고 있다. 그 중, 주전원 단자(T₅₄)에는 도시되지 않은 주전원 회로로부터 주전압 V = +5 [V]가 공급되도록 되어있으며 동시에 그 주전압 V는 IC화된 리셋 회로(11)(본 발명의 리셋 수단을 이룸과 동시에 폭주 방지 회로의 주요부를 이룬다)의 비교 입력으로 되어 있다.

리셋 회로(11)는 예를 들면 CMOS형으로 구성된 IC 회로이고(예를 들면, 세이코 전자 공급(주) 제품, 제품 번호 S-80720AL-AH-X), rm 회로 구성은 액티브 로우형 비교기(11a)를 주요부로 하고 있다. 이 리셋 회로(11)에 대하여 주전압 V가 비교기(11a)의 반전 입력단에 공급되고, 기준 전압 V_ref가 비반전 입력단에 공급되고 있다. 이 때문에, 저압값의 대소 관계가 V 〉 V_ref일 때에 비교기(11a)의 출력 S_RST는 논리 H를 유지하지만, V ≤ V_ref되면 그 출력 S_RST는 순간적으로 논리 L로 하강한다. 이 비교기(11a)의 출력 S_RST는 리셋 신호로서 마이크로프로세서(10)의 리셋 단자 RST에 공급되고 있다. 상기 기준치 V_ref는 전원 전압 V_DD(정전 동작시에는 배터리 전압 V_BT에 상당, 통상 동작시에는 주전압 V에 상당)가 마이크로 프로세서(10) 자체가 갖는 부정 영역(예를 들면, 1.574 [V]∼0.2 [V_DD]의 범위)의 상한치(예를 들면, 1.574 [V])보다도 큰 소정값(예를 들면, 2 [V])으로 설정되어 있다.

또한, 마이크로프로세서(10)의 정전 검출 입력단 T₄₉에는 백업용 부전원으로서의 배터리 BT가 백업 스위치(12)를 통하여 접속되어 있다. 이에 따라, 배터리 전압 V_BT= +3 [V]를 마이크로프로세서(10)에 공급할 수 있게 되어 있고, 정전시에는 백업 스위치(12)가 자동적으로 온이 되어 배터리 전압 V_BT= +3 [V]가 공급되고, 데이터 보유 등의 부동작을 담당하도록 되어 있다.

또한, 마이크로프로세서(10)의 클럭 단자(T₅₅, T₅₆)에는 정전시 등의 백업 시에 작동시키는 서브 블록 회로(13)가 접속됨과 동시에, 별도의 클럭 단자 (T₅₈, T₅₉)에는 통상 동작시에 작동시키는 메인 블록 회로(14)가 접속되어 있다. 서브 클럭 회로(13)는 예를 들면 32 kHz의 저속의 클럭 펄스를 발진시킨다.

마이크로프로세서(10)의 다른 입출력 단자에는 공기 조화기의 제어 회로의 다른 회로 부분이 접속되어 있다.

다음에, 마이크로프로세서(10)의 기동 동작을 제2도에 기초하여 설명한다.

지금, 정전 동작(백업 동작) 상태라고 하면, 아직 리셋은 걸려있지 않고 주전압 V = 0 [V]이고, 배터리 전압 V_BT= +3 [V] (일점 쇄선 참조)가 공급되고 있다. 이 때문에, 제2도에 도시한 바와 같이 전원 전압 V_DD(굵은 실선 참조), 리셋 단자 전압 V_RST(2점 쇄선 참조) 및 메인 클럭 발진 저압 V_4.19(가는 실선 참조)도 모두 3 [V]이다.

이 상태에서 시각 t1에서 백업 스위치(12)가 오프로 되면, 배터리 BT가 분리된 후, 상기 각 전압은 서서히 저하되어 간다. 그리고, 시각 t1_a에서 전원 전압 V_DD= V_ref(여기에서는 2 [V])가 되면, 리셋 회로(11)의 비교기(11a)의 출력 S_RST가 거기까지의 논리 H 레벨에서 논리 L로 하강하기 때문에, 이것을 리셋 신호로서 마이크로프로세서(10)에서는 강제적으로 리셋이 걸린다. 결국, 전원 전압 V_DD가 부정 영역(여기서는 1.574 [V]∼0.2 V_DD의 범위)k에 들어가기 전에 확실하게 리셋된다.

그리고, 시각 t2에서 재차 백업 스위치(12)가 온으로 투입되면, 전원 전압 V_DD, 배터리 전압 V_BT및 리셋 단자 전압 V_RST가 모두 3 [V]까지 상승함과 동시에, 이니셜 동작에 의해 메인 클럭 발진 전압 V_4.19인 발진 파형이 나타난다. 이 발진이 시각 t2_a에서 끝나면, 메인 클럭 발진 전압 V_4.19도 전원 전압 V_DD= V_BT= 3 [V]에 추종한다.

그 후, 시각 t3에서 도시되지 않은 메인 스위치가 온이 되고, 주전원 V가 투입되면 전원 전압 V_DD= 주전압 V = 5 [V]로 되고, 리셋 단자 전압 V_RST도 이에 추종한다. 메인 클럭 발진 전압 V_4.19는 한번 전원 전압 V_DD의 상승에 추종한 후 즉시 저하하고, 그 후 통상 동작시의 발진 파형이 나타난다. 이에 따라, 프로그램이 기동하고, 마이크로프로세서(10)가 정상적으로 동작하고 있는 것을 알 수 있다.

이와 같이 함으로써, 주전원 및 부전원(배터리 전압) 중 어느 쪽에서라도 마이크로프로세서를 기동시킬 수 있고, 그 기동 동작의 우선도에 관하여 어떠한 제약도 받지 않는다. 이에 따라, 예를 들면 시장에서의 공기 조화기의 설치 단계에서 주전원을 오프한 채 백업 스위치를 온, 오프, 온의 순으로 기동시킨다고 해도 전원 전압의 저하에 대응한 확실한 타이밍에서의 리셋 동작으로 오동작(폭주)을 일으키는 일은 없다. 그래서, 예를 들면 공장 출하시에 부전원(배터리)을 온으로 한 채로 출하할 수 있고, 설치시의 오동작을 방지할 수 있는 한편, 설치시의 백업 스위치의 조작에 특별히 배려할 필요는 없어져서 공사를 능률 좋게 실시할 수 있다. 또한, 데이터의 백업 동작을 갖기 때문에 전원 온으로부터의 복귀시에 데이터의 재차 세팅이 불필요해 지므로 이용자에 있어서는 편리성이 높아진다. 또한 서비스시의 과거의 경보 데이터를 보존할 수 있기 때문에 정비성이 양호하다.

한편, 본 실시예의 리셋 회로에는 복잡한 시퀀스 회로는 불필요하고, 비교기를 주요부로 한 간단한 회로 구성으로 충분하기 때문에, 싼 가격의 폭주 방지 회로가 되어 이와 같은 마이크로프로세서를 탑재하는 기기의 제조 비용의 저감에 기여한다.

이상 설명한 바와 같이, 본 발명에 따른 마이크로프로세서의 폭주 방지 회로에 의하면, 제2 전원 전압값과 마이크로프로세서의 동작 부정 영역의 상한값과의 사이에 설정한 소정 레벨까지 전원 전압값이 저하하였을 때, 해당 마이크로프로세서를 강제적으로 리셋시키므로, 주전원 및 부전원의 전압중 어느 쪽에서라도 하등 제약을 받지 않고 마이크로프로세서를 기동할 수 있어, 폭주 상태를 간단하면서도 값싼 구성으로 확실하게 방지할 수 있는 한편 이용자의 편리성도 높아진다.

Claims (2)

1. 구동전압이 상한값 아래로 떨어질 때의 부정 동작 영역과, 구동전압이 적어도 부동작 전압값일 때의 통상 동작 영역을 가지는 타입의 마이크로프로세서를 위한 회로 - 상기 상한값은 상기 부동작 전압값보다 작으며, 상기 회로는 상기 부정 영역에서 상기 마이크로프로세서가 동작하는 것을 방지하도록 동작할 수 있음 - 에 있어서, 상기 부동작 전압값과 상기 상한값 사이에 설정된 기준 전압을 만들기 위한 수단, 및 상기 마이크로프로세서의 상기 구동 전압값이 상기 기준 전압값으로 낮아질 때 상기 구동 전압값에 응답하여 상기 마이크로프로세서를 강제적으로 리셋시키기 위한 리셋 수단을 포함하는 것을 특징으로 하는 마이크로프로세서를 위한 회로.
2. 제1항에 있어서, 상기 리셋 수단은 상기 마이크로프로세서의 리셋 단자에 연결되는 출력단자와, 주전원과 부전원 중의 하나로부터 구동전압을 공급받는 입력단자를 가진 비교기를 포함하고 있으며, 상기 주전원이 오동작 상태에 있을 때 부전원이 동작하여, 상기 비교기의 비교 결과에 기초하여 상기 마이크로프로세서의 상기 리셋단자에 리셋 신호가 제공되도록 상기 마이크로프로세서 구동전압이 상기 기준 전압값과 비교되는 것을 특징으로 하는 마이크로프로세서를 위한 회로.