JP3383871B2 - 電源異常表示回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一次電源部に接続
した二次電源部の異常に対する自己点検機能を有する電
源異常表示回路に関する。

【０００２】

【従来の技術】図３に、従来の電源異常表示回路６０の
一例を示す。図中、５０は、一次電源部であり、例え
ば、直流２８〔Ｖ〕を出力する。５１は、この一次電源
部５０の出力が入力する二次電源部であり、直流２８
〔Ｖ〕を、例えば、直流５〔Ｖ〕に降圧して出力する。
この場合、一次電源部５０は、外部電源であり、比較的
高い信頼性が維持されている。一方、二次電源部５１
は、電子機器等に内蔵する内部電源であり、この二次電
源部５１の出力は、電子機器等の主回路である本体回路
部５２に付与される。

【０００３】一方、電源異常表示回路６０は、二次電源
部５１の出力側に接続して、当該二次電源部５１の異常
を監視する。電源異常表示回路６０は、二次電源部５１
の電圧低下（異常）を検出する異常検出回路部６１と、
この異常検出回路部６１が異常を検出したなら異常表示
し、かつ電源投入を解除しても異常表示を維持するラッ
チング式の異常表示回路部６２と、電源投入により異常
表示をリセットするリセット回路部６３を備える。この
場合、電源異常表示回路６０には、電流通電回路部６２
ａ，この電流通電回路部６２ａにより励磁されるラッチ
ングリレーのセットコイル６２ｂ，電流通電回路部６３
ｂ，この電流通電回路部６３ｂにより励磁されるラッチ
ングリレーのリセットコイル６３ｃ，セットコイル６２
ｂが励磁されたことに基づいて異常表示を行い、かつリ
セットコイル６３ｃが励磁されたことに基づいて異常表
示が解除される異常表示部６２ｃ，電源投入を検出する
電源投入検出回路部６３ａを備え、電流通電回路部６２
ａ，セットコイル６２ｂ及び異常表示部６２ｃは異常表
示回路部６２を構成するとともに、電源投入検出回路部
６３ａ，電流通電回路部６３ｂ及びリセットコイル６３
ｃはリセット回路部６３を構成する。

【０００４】よって、二次電源部５１に故障等の異常が
発生し、二次電源部５１の出力電圧が低下すれば、異常
検出回路部６１がそれを検出し、異常表示回路部６２に
おける電流通電回路部６２ａによりラッチングリレーの
セットコイル６２ｂに励磁電流を流し、異常表示部６２
ｃを異常表示に切換える。異常表示回路部６２は、ラッ
チングリレーを用いたラッチング式に構成されるため、
異常表示部６２ｃにより一旦異常表示が行われれば、電
源投入が解除されても異常表示は維持される。一方、点
検，修理等を行った後、電源を再投入すれば、電源投入
検出回路部６３ａは、電源投入を検知し、電流通電回路
部６３ｂによりラッチングリレーのリセットコイル６３
ｃに所定時間励磁電流を流し、異常表示部６２ｃの異常
表示を解除（リセット）する。

【０００５】

【発明が解決しようとする課題】しかし、上述した従来
の電源異常表示回路６０は、停電等により一時的に電源
投入が解除された場合であっても、電圧低下をそのまま
検出するため、二次電源部５１に故障等の異常が発生し
ていないにも拘わらず異常表示が行われてしまうととも
に、他方、故障等の異常が発生し、異常表示が行われて
いる最中に、停電等により一時的に電源投入が解除され
た場合、電源復帰時にリセット回路部６３が作動して、
本来表示されるべき異常表示が解除されてしまうなど、
本来の異常を適確に検出して表示することができず、検
出能力及び信頼性に欠ける問題があった。

【０００６】本発明は、このような従来の技術に存在す
る課題を解決したものであり、本来の異常のみを適確に
検出して表示する検出能力及び信頼性の高い電源異常表
示回路の提供を目的とする。

【０００７】

【課題を解決するための手段及び実施の形態】本発明
は、一次電源部２に接続した二次電源部３の異常を検出
する異常検出回路部４と、この異常検出回路部４が異常
を検出したなら異常表示し、かつ電源投入を解除しても
異常表示を維持するラッチング式の異常表示回路部５
と、電源投入により異常表示をリセットするリセット回
路部６を備える電源異常表示回路１を構成するに際し
て、二次電源部３の入力電圧Ｖｉを検出し、この入力電
圧Ｖｉが所定電圧以下になったら、異常表示を行わない
状態に所定時間ロックする表示阻止回路部７と、二次電
源部３の入力電圧Ｖｉが低下してもリセット回路部６に
付与する電圧を所定時間正常な状態に保持する電圧保持
回路部１１とを設けたことを特徴とする。

【０００８】この場合、好適な実施の形態により、表示
阻止回路部７は、異常表示回路部５の入力電圧を異常表
示を行わない電圧に所定時間固定することができる。ま
た、電圧保持回路部１１は、電源ラインＬｐとリセット
回路部６間に接続したダイオード１２と、このダイオー
ド１２の出力側と接地間に接続したコンデンサ１３を備
えて構成できる。

【０００９】よって、二次電源部３に故障等の異常が発
生し、二次電源部３の出力電圧が低下すれば、異常検出
回路部４がそれを検出するため、異常表示回路部５によ
る異常表示が行われる。一方、停電等により一時的に電
源投入が解除又は電圧低下が発生した場合は、まず、表
示阻止回路部７により二次電源部３の入力電圧Ｖｉの低
下が検出される。即ち、異常検出回路部４による検出よ
りも早く検出し、異常表示回路部５に検出信号を付与し
て異常表示を行わない状態に所定時間ロックする。この
結果、異常検出回路部４により電圧低下を検出し、異常
表示回路部５に異常表示するための検出信号を出力して
も異常表示は行われない。他方、停電等により一時的に
電源投入が解除又は電圧低下が発生した場合、リセット
回路部６に付与される電源ラインＬｐから付与される電
圧は、電圧保持回路部１１によって所定時間正常な状態
に保持される。したがって、二次電源部３に故障等の異
常が発生し、異常表示が行われている最中に、一時的に
電源投入が解除又は電圧低下が発生しても、リセット回
路部６は、電源復帰時に異常表示をリセットする本来の
動作は行わない。

【００１０】

【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。

【００１１】まず、本実施例に係る電源異常表示回路１
の構成について、図１及び図２を参照して説明する。

【００１２】図１中、２は一次電源部，３はこの一次電
源部２の出力が入力する二次電源部を示す。一次電源部
２は、外部電源として機能し、比較的高い信頼性が維持
されている。一方、二次電源部３は、電子機器等の内部
電源であり、この二次電源部３の出力は、電子機器等の
主回路となる本体回路部４０に付与される。

【００１３】また、１は、本実施例に係る電源異常表示
回路であり、二次電源部３の異常を監視する。電源異常
表示回路１は、二次電源部３の出力側に接続することに
より、二次電源部３の出力電圧の低下（異常）を検出す
る異常検出回路部４と、この異常検出回路部４が異常を
検出したなら異常表示し、かつ電源投入が解除されても
異常表示を維持するラッチング式の異常表示回路部５
と、電源投入により異常表示をリセットするリセット回
路部６を備える。この場合、電源異常表示回路１には、
電流通電回路部２１ａ，この電流通電回路部２１ａによ
り励磁されるラッチングリレーのセットコイル２１ｂ，
電流通電回路部２２ｂ，この電流通電回路部２２ｂによ
り励磁されるラッチングリレーのリセットコイル２２
ｃ，セットコイル２１ｂが励磁されたことに基づいて異
常表示を行い、かつリセットコイル２２ｃが励磁された
ことに基づいて異常表示が解除される異常表示部２１
ｃ，電源投入を検出する電源投入検出回路部２２ａを備
え、電流通電回路部２１ａ，セットコイル２１ｂ及び異
常表示部２１ｃは異常表示回路部５を構成するととも
に、電源投入検出回路部２２ａ，電流通電回路部２２ｂ
及びリセットコイル２２ｃはリセット回路部６を構成す
る。

【００１４】一方、７は、二次電源部３の入力電圧Ｖｉ
の大きさを検出し、この入力電圧Ｖｉが所定電圧以下に
なったら、異常表示を行わない状態に所定時間ロックす
る表示阻止回路部であり、この表示阻止回路部７の出力
側は、電流通電回路部２１ａの入力側に接続する。

【００１５】また、１１は、二次電源部３の入力電圧Ｖ
ｉが低下しても電源投入検出回路部２２ａに付与する電
圧を所定時間正常な状態に保持する電圧保持回路部であ
り、この電圧保持回路部１１は、電源ラインＬｐと電源
投入検出回路部２２ａ間に接続したダイオード１２と、
このダイオード１２の出力側と接地間に接続したコンデ
ンサ１３を備えて構成する。このように、電圧保持回路
部１１は、極めて簡易な回路により容易に実施できる。
なお、電圧保持回路部１１では、ダイオード１２によ
り、コンデンサ１３の電荷が電源投入検出回路部２２ａ
以外の回路を通じて放電しないようにしている。

【００１６】図２には、電源異常表示回路１の具体的回
路例を示す。異常検出回路部４は、低電圧検出回路（低
電圧検出ＩＣ）３１、トランジスタＱ、分圧抵抗Ｒ１，
Ｒ２、バイアス抵抗Ｒ３を備えるとともに、電流通電回
路部２１ａは、電流ソースドライバ３２、バイアス抵抗
Ｒ４を備える。一方、リセット回路部６を構成する電源
投入検出回路部２２ａは、低電圧検出回路（低電圧検出
ＩＣ）３３、コンデンサＣ１を備え、この低電圧検出回
路３３は、電流通電回路部２２ｂを兼ねている。また、
表示阻止回路部７は、低電圧検出回路（低電圧検出Ｉ
Ｃ）３４、分圧抵抗Ｒ５，Ｒ６、コンデンサＣ２を備え
る。なお、電圧保持回路部１１において、図１では、ダ
イオード１２の入力側を二次電源部３の入力側に接続
し、他方、図２では、ダイオード１２の入力側を二次電
源部３の出力側に接続した場合を示したが、接続する電
源ラインＬｐは特に限定されない。その他、図２におい
て、図１と同一部分には、同一符号を付してその構成を
明確にした。

【００１７】次に、本実施例に係る電源異常表示回路１
の動作について、図１及び図２を参照して説明する。

【００１８】まず、電源投入により、二次電源部３の入
力側には、一次電源部２から直流２８〔Ｖ〕が付与され
るとともに、二次電源部３の出力側には、直流２８
〔Ｖ〕を降圧した直流５〔Ｖ〕が出力する。正常時に
は、正規の電圧５〔Ｖ〕が、異常検出回路部４，リセッ
ト回路部６，表示阻止回路部７，電流通電回路部２１ａ
及び電源投入検出回路部２２ａ等にそれぞれ付与され
る。

【００１９】この場合、正常時には、低電圧検出回路３
１の出力電圧は５〔Ｖ〕（一般的にはハイインピーダン
ス）となり、トランジスタＱはオンとなるため、異常検
出回路部４の出力電圧は０（一般的にはローレベル）と
なる。また、表示阻止回路部７における低電圧検出回路
３４の出力電圧も５〔Ｖ〕となる。異常検出回路部４の
出力電圧と表示阻止回路部７の出力電圧は、電流ソース
ドライバ３２に対してＯＲ論理入力となり、正常時にお
ける電流ソースドライバ３２の入力電圧が０になるた
め、電流ソースドライバ３２の内部インピーダンスが高
くなり、セットコイル２１ｂに対する通電は行われな
い。他方、電源投入検出回路部２２ａの低電圧検出回路
３３は、電源投入後、設定された時定数に基づいて所定
時間出力電圧が０となる。この結果、リセットコイル２
２ｃに対する通電が行われ、異常表示部２１ｃにおける
表示状態に拘わらず、表示がリセットされるとともに、
所定時間経過後は、低電圧検出回路３３の出力電圧が５
〔Ｖ〕となり、リセットコイル２２ｃに対する通電が解
除される。

【００２０】今、この状態において、二次電源部３に故
障等の異常が発生した場合を想定する。この場合、二次
電源部３の出力電圧が低下するため、異常検出回路部４
は、電圧低下を検出し、異常表示回路部５による異常表
示が行われる。即ち、低電圧検出回路３１は、入力する
電圧（５〔Ｖ〕）を監視し、予め設定した４．５〔Ｖ〕
以下に低下すれば、低電圧検出回路３１の出力電圧は０
となり、トランジスタＱをオフにする。この結果、電流
ソースドライバ３２の内部インピーダンスが下がるた
め、セットコイル２１ｂに通電して異常表示部２１ｃを
異常表示に切換える。異常表示回路部５は、ラッチング
リレーによりラッチング式に構成されているため、異常
表示部２１ｃにより一旦異常表示が行われれば、電源投
入が解除されても異常表示は維持され、電源を再投入す
るまで、異常の有無を知ることができる。

【００２１】一方、点検，修理等を行った後、電源を再
投入すれば、電源投入検出回路部２２ａは、電源投入に
反応、即ち、電源投入により所定時間出力電圧を０にす
る。これにより、リセットコイル２２ｃには電源ライン
Ｌｐから通電が行われ、異常表示部２１ｃの表示状態に
拘わらず、当該異常表示部２１ｃの異常表示が解除（リ
セット）される。そして、所定時間経過後、電源投入検
出回路部２２ａの出力電圧は５〔Ｖ〕になり、リセット
コイル２２ｃに対する通電が解除される。

【００２２】他方、停電等により一時的に電源投入が解
除又は電圧低下が発生した場合を想定する。この場合、
二次電源部３の入力電圧Ｖｉの低下は表示阻止回路部７
により検出し、異常表示を行わない状態に所定時間ロッ
クする。入力電圧Ｖｉが所定電圧以下になったことの検
出は、まず、二次電源部３の入力側に接続した低電圧検
出回路３４により行われる。低電圧検出回路３４は、入
力電圧Ｖｉが所定電圧以下になったことを検出したな
ら、検出信号を電流ソースドライバ３２の入力側に付与
する。この場合、所定電圧とは、二次電源部３が正規の
電圧５〔Ｖ〕を出力できる最低入力電圧付近となる６．
５〔Ｖ〕程度（対２８〔Ｖ〕）に設定することが望まし
い。所定電圧以下になったことにより、低電圧検出回路
３４の出力電圧は所定時間０になる。よって、異常検出
回路部４（トランジスタＱ）の出力電圧と低電圧検出回
路３４の出力電圧のＯＲ論理が入力する電流ソースドラ
イバ３２の入力電圧は所定時間０にロックされる。この
結果、異常検出回路部４により電圧低下を検出し、電流
ソースドライバ３２に対して０出力を止めても異常表示
部２１ｃによる異常表示は行われない。この場合、表示
阻止回路部７により異常表示を行わない状態にロックす
る所定時間は、停電等による一時的な給電停止時間を考
慮し、これよりも長くなる時間を選定する。

【００２３】さらに、停電等により一時的に電源投入が
解除又は電圧低下が発生した場合、入力電圧Ｖｉは低下
するも、リセット回路部６に付与される電圧は、電圧保
持回路部１１によって所定時間正常に保持される。即
ち、電圧保持回路部１１は、ダイオード１２とコンデン
サ１３により構成するため、コンデンサ１３の充電機能
により、低電圧検出回路３３に付与される電圧は所定時
間正常に保持される。ダイオード１２の入力側を接続す
る電源ラインＬｐは、特に限定されるものではないが、
電源投入を判断するための基準電圧Ｖｒよりも大きいこ
とを前提に、できるだけ小さい電圧を選定することが、
耐圧の低いコンデンサ１３を使用できる点で有利とな
る。この基準電圧Ｖｒは、例えば、０．５〔Ｖ〕のよう
に小さい値に設定すれば、コンデンサ１３が放電しても
リセットするまでの放電時間を長くすることができるた
め、停電等が長く続いても不具合が生じにくく、しか
も、コンデンサ１３の容量を小さくできる。コンデンサ
１３の容量は、停電等による一時的な給電停止時間を考
慮し、これよりも保持時間が長くなる容量を選定する。
コンデンサ１３の放電経路は、ダイオード１２によって
リセット回路部６のみとなるため、コンデンサ１３の容
量Ｃは、リセット回路部６の消費電流をＩ，停電時間を
Ｔ，充電電圧をＶｓとすれば、近似的に、Ｃ＝（Ｉ・
Ｔ）／（Ｖｓ−Ｖｒ）で与えられる。なお、電源投入時
には、コンデンサ１３が充電され、基準電圧Ｖｒまで充
電されてから、所定時間リセットコイル２２ｃに対する
通電処理が行われるため、異常表示に対する本来のリセ
ット処理は正常に行われる。

【００２４】よって、本実施例に係る電源異常表示回路
１によれば、停電等により一時的に電源投入が解除され
た場合は、異常表示が行われないとともに、二次電源部
３に故障等の異常が発生し、異常表示が行われている最
中に、一時的に電源投入が解除又は電圧低下が発生した
場合でも、異常表示がリセットされてしまう不具合は生
じないため、二次電源部３における本来の異常のみを適
確に検出して表示することができ、検出能力及び信頼性
を飛躍的に高めることができる。

【００２５】以上、実施例について詳細に説明したが、
本発明は、このような実施例に限定されるものではな
く、細部の回路構成，数値等において、本発明の要旨を
逸脱しない範囲で任意に変更，追加，削除することがで
きる。例えば、一次電源部２は、直流出力の場合を示し
たが、交流出力を排除するものではない。また、表示と
は最終的に目視できる場合のみならず、リレー等の接点
を切換えて出力する信号の状態も含む概念である。さら
に、図１に点線矢印で示すように、本体回路部４０で発
生した異常に基づく信号を異常検出回路部４に付与する
ことにより同様の処理を行ってもよい。例えば、データ
通信におけるビット誤りを検出する機能があり、送受信
機の異常がないにも拘わらず、一次電源部の瞬断や瞬低
によりビットが誤る（異常となる）場合の表示阻止、ソ
フトウェアの暴走等のＣＰＵ異常を検出する機能があ
り、ＣＰＵの異常がないにも拘わらず、一次電源部の瞬
断や瞬低によりデータバスやアドレスバスの信号が誤る
（異常となる）場合の表示阻止、本体回路部４０の過熱
等の異常をモニタする温度センサがあり、本体回路部４
０が適正温度であるにも拘わらず、一次電源部の瞬断や
瞬低により温度センサのバイアス電圧が低下して異常温
度を示してしまう場合の表示阻止等に応用することがで
きる。

【００２６】

【発明の効果】このように、本発明に係る電源異常表示
回路は、二次電源部の入力電圧を検出し、この入力電圧
が所定電圧以下になったら、異常表示を行わない状態に
ロックする表示阻止回路部と、二次電源部の入力電圧が
低下してもリセット回路部に付与する電圧を所定時間正
常な状態に保持する電圧保持回路部とを設けたため、次
のような顕著な効果を奏する。

【００２７】（１） 停電等により一時的に電源投入が
解除又は電圧低下を発生しても、異常表示は行われない
ため、二次電源部における本来の異常のみを適確に検出
して表示でき、検出能力及び信頼性を飛躍的に高めるこ
とができる。

【００２８】（２） 二次電源部に故障等の異常が発生
し、異常表示が行われている最中に、一時的に電源投入
が解除又は電圧低下が発生しても、異常表示がリセット
されることはなく、検出能力及び信頼性をより高めるこ
とができる。

【００２９】（３） 好適な実施の形態により、電圧保
持回路部を、電源ラインとリセット回路部間に接続した
ダイオードと、このダイオードの出力側と接地間に接続
したコンデンサを備えて構成すれば、電圧保持能力の高
い電圧保持回路部を、極めて簡易な回路により容易かつ
低コストに実施できる。

【図面の簡単な説明】

【図１】本発明の好適な実施例に係る電源異常表示回路
のブロック回路図、

【図２】同電源異常表示回路の具体的な一例を示す電気
回路図、

【図３】従来の技術に係る電源異常表示回路のブロック
回路図、

【符号の説明】

１ 電源異常表示回路 ２ 一次電源部 ３ 二次電源部 ４ 異常検出回路部 ５ 異常表示回路部 ６ リセット回路部 ７ 表示阻止回路部 １１ 電圧保持回路部 １２ ダイオード １３ コンデンサ Ｌｐ 電源ライン Ｖｉ 入力電圧

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 一次電源部に接続した二次電源部の異常
   を検出する異常検出回路部と、この異常検出回路部が異
   常を検出したなら異常表示し、かつ電源投入を解除して
   も異常表示を維持するラッチング式の異常表示回路部
   と、電源投入により異常表示をリセットするリセット回
   路部を備える電源異常表示回路において、前記二次電源
   部の入力電圧を検出し、この入力電圧が所定電圧以下に
   なったら、前記異常表示を行わない状態に所定時間ロッ
   クする表示阻止回路部と、前記二次電源部の入力電圧が
   低下しても前記リセット回路部に付与する電圧を所定時
   間正常な状態に保持する電圧保持回路部とを設けたこと
   を特徴とする電源異常表示回路。
2. 【請求項２】 前記表示阻止回路部は、前記異常表示回
   路部の入力電圧を前記異常表示を行わない電圧に所定時
   間固定することを特徴とする請求項１記載の電源異常表
   示回路。
3. 【請求項３】 前記電圧保持回路部は、電源ラインと前
   記リセット回路部間に接続したダイオードと、このダイ
   オードの出力側と接地間に接続したコンデンサを備える
   ことを特徴とする請求項１記載の電源異常表示回路。