JP2537366B2 - 自動車用マイクロコンピユ−タの誤動作防止装置 - Google Patents
自動車用マイクロコンピユ−タの誤動作防止装置Info
- Publication number
- JP2537366B2 JP2537366B2 JP62159763A JP15976387A JP2537366B2 JP 2537366 B2 JP2537366 B2 JP 2537366B2 JP 62159763 A JP62159763 A JP 62159763A JP 15976387 A JP15976387 A JP 15976387A JP 2537366 B2 JP2537366 B2 JP 2537366B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- reset
- signal
- clock
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、自動車に搭載されそのエンジン等の電子制
御に使用されるマイクロコンピュータの電源電圧低下時
の誤動作防止装置に関する。
御に使用されるマイクロコンピュータの電源電圧低下時
の誤動作防止装置に関する。
〈従来の技術〉 近年、自動車用の各種制御システムには、CPU,ROM,RA
M及び入出力インタフェイスを含んで構成されるマイク
ロコンピュータが使用されている。
M及び入出力インタフェイスを含んで構成されるマイク
ロコンピュータが使用されている。
かかる自動車用のマイクロコンピュータは、車載バッ
テリの電圧（12V）から定電圧回路により5VのCPU動作電
源電圧を得ているが、バッテリの充電量が充分でない状
態においてスタートスイッチをオンにしてスタータを駆
動したような場合には、バッテリ電圧が一時的にではあ
るが大幅に低下して、CPU動作電源電圧が最低保償電圧
（例えば4.5V）を割込み、CPUが暴走して、異常な制御
がなされたり、異常なデータがバックアップRAMに書込
まれたりする恐れがある。
テリの電圧（12V）から定電圧回路により5VのCPU動作電
源電圧を得ているが、バッテリの充電量が充分でない状
態においてスタートスイッチをオンにしてスタータを駆
動したような場合には、バッテリ電圧が一時的にではあ
るが大幅に低下して、CPU動作電源電圧が最低保償電圧
（例えば4.5V）を割込み、CPUが暴走して、異常な制御
がなされたり、異常なデータがバックアップRAMに書込
まれたりする恐れがある。
そこで、自動車用マイクロコンピュータの誤動作防止
装置として、特開昭61-42001号公報に記載されているも
のがある。
装置として、特開昭61-42001号公報に記載されているも
のがある。
これは、CPU動作電源電圧の瞬低を検知した時にCPUを
リセット状態にしてCPUの暴走を防ぎ、CPU動作電源電圧
の回復から所定の遅延時間が経過するとリセット状態を
解除するものである。この遅延時間はCPUの水晶発振子
（クリスタル）の発振安定性を考慮して設けているもの
で、50〜100ms程度とするのが一般的である。
リセット状態にしてCPUの暴走を防ぎ、CPU動作電源電圧
の回復から所定の遅延時間が経過するとリセット状態を
解除するものである。この遅延時間はCPUの水晶発振子
（クリスタル）の発振安定性を考慮して設けているもの
で、50〜100ms程度とするのが一般的である。
〈発明が解決しようとする問題点〉 しかしながら、このようにリセット状態の解除に遅延
時間（クリスタル発振の待ち時間）を設けているのは、
電圧低下によってクリスタルが発振停止する場合を考慮
してのことであり、発振停止に至るのは3V位になったと
きであるので、強力な外来ノイズ等によって極く短時間
だけ瞬低が発生したような場合には、必要以上に長いリ
セット時間となり、システムの制御性に支障を来たす場
合があった。
時間（クリスタル発振の待ち時間）を設けているのは、
電圧低下によってクリスタルが発振停止する場合を考慮
してのことであり、発振停止に至るのは3V位になったと
きであるので、強力な外来ノイズ等によって極く短時間
だけ瞬低が発生したような場合には、必要以上に長いリ
セット時間となり、システムの制御性に支障を来たす場
合があった。
本発明は、このような従来の問題点に鑑み、システム
ダウンする時間を必要最小限にすることのできるCPU動
作電源電圧低下時の誤動作防止装置を提供することを目
的とする。
ダウンする時間を必要最小限にすることのできるCPU動
作電源電圧低下時の誤動作防止装置を提供することを目
的とする。
〈問題点を解決するための手段〉 このため、本発明は、CPUの動作電源電圧を所定値と
比較して所定値より低下したときにCPUにリセット信号
を出力するリセット信号出力手段と、CPUの動作電源電
圧を所定値と比較して所定値まで回復したときにCPUに
リセット解除信号を出力するリセット解除信号出力手段
と、CPUのクリスタルによるクロック信号（クリスタル
発振により分周して作られる）の消失を検知するクロッ
ク消失検知手段と、前記リセット解除信号出力手段によ
りリセット解除信号が出力され、かつ前記クロック消失
検知手段によりクロック信号の消失が検知されたとき
に、クロック信号が復帰し、安定するまでの所定時間、
リセット解除信号のCPUへの入力を遅延させる遅延手段
とを設けて、誤動作防止装置を構成したものである。
比較して所定値より低下したときにCPUにリセット信号
を出力するリセット信号出力手段と、CPUの動作電源電
圧を所定値と比較して所定値まで回復したときにCPUに
リセット解除信号を出力するリセット解除信号出力手段
と、CPUのクリスタルによるクロック信号（クリスタル
発振により分周して作られる）の消失を検知するクロッ
ク消失検知手段と、前記リセット解除信号出力手段によ
りリセット解除信号が出力され、かつ前記クロック消失
検知手段によりクロック信号の消失が検知されたとき
に、クロック信号が復帰し、安定するまでの所定時間、
リセット解除信号のCPUへの入力を遅延させる遅延手段
とを設けて、誤動作防止装置を構成したものである。
〈作用〉 CPUの動作電源電圧が低下すると、リセット信号出力
手段がリセット信号を出力してCPUをリセット状態にし
てCPUの暴走を防止する。
手段がリセット信号を出力してCPUをリセット状態にし
てCPUの暴走を防止する。
このとき、クロック消失検知手段がCPUのクロック信
号を監視している。CPUのクロック信号はクリスタル発
振により分周して作られ、クリスタルが発振停止すると
クロック信号は消失する。
号を監視している。CPUのクロック信号はクリスタル発
振により分周して作られ、クリスタルが発振停止すると
クロック信号は消失する。
CPUの動作電源電圧が回復すると、リセット解除信号
出力手段がリセット解除信号を出力する。ここにおい
て、クロック信号が消失していない場合は、このリセッ
ト解除信号をCPUにそのまま送ってリセット状態を解除
する。これに対し、クロック信号が消失している場合
は、クロック消失検知手段からの信号に基づいて遅延手
段が機能し、リセット解除信号を所定時間遅延させてCP
Uに送り、クリスタル発振を待ってからリセット状態を
解除する。
出力手段がリセット解除信号を出力する。ここにおい
て、クロック信号が消失していない場合は、このリセッ
ト解除信号をCPUにそのまま送ってリセット状態を解除
する。これに対し、クロック信号が消失している場合
は、クロック消失検知手段からの信号に基づいて遅延手
段が機能し、リセット解除信号を所定時間遅延させてCP
Uに送り、クリスタル発振を待ってからリセット状態を
解除する。
〈実施例〉 以下に本発明の一実施例を第１図に基づいて説明す
る。
る。
第１図において、１はマイクロコンピュータの中枢を
なすCPU、２はクリスタルである。VccはCPU動作電源電
圧であり、これは図示しない車載バッテリの電圧を基に
定電圧回路により得た5Vの電圧である。▲▼
はCPU1のリセット端子であり、ここにＬレベルの信号が
入力されるとCPU1はリセット状態にされる。CLOCKはク
ロック端子であり、クリスタル２の発振より分周して得
たクロック信号（パルス信号）を出力する。
なすCPU、２はクリスタルである。VccはCPU動作電源電
圧であり、これは図示しない車載バッテリの電圧を基に
定電圧回路により得た5Vの電圧である。▲▼
はCPU1のリセット端子であり、ここにＬレベルの信号が
入力されるとCPU1はリセット状態にされる。CLOCKはク
ロック端子であり、クリスタル２の発振より分周して得
たクロック信号（パルス信号）を出力する。
３は比較回路であり、CPU動作電源電圧Vccと所定の判
定レベル電圧V1（例えば4.5V）とを比較し、Vcc＞V1の
ときにＨレベルの信号を出力し、Vcc＜V1のときにＬレ
ベルの信号を出力する。ここで、Ｌレベルへの立下がり
がリセット信号となり、Ｈレベルへの立上がりがリセッ
ト解除信号となる。従って、比較回路３がリセット信号
出力手段及びリセット解除信号出力手段に相当する。
定レベル電圧V1（例えば4.5V）とを比較し、Vcc＞V1の
ときにＨレベルの信号を出力し、Vcc＜V1のときにＬレ
ベルの信号を出力する。ここで、Ｌレベルへの立下がり
がリセット信号となり、Ｈレベルへの立上がりがリセッ
ト解除信号となる。従って、比較回路３がリセット信号
出力手段及びリセット解除信号出力手段に相当する。
この比較回路３の出力は切換スイッチ4,5のａ位置で
そのままCPU1のリセット端子▲▼に入力され
るようになっている。
そのままCPU1のリセット端子▲▼に入力され
るようになっている。
６はクロック消失検知手段としてのクロック消失検知
回路であり、ダイオードD1，抵抗R1,R2，コンデンサC1
を備えてCPU1のクロック端子CLOCKからのクロック信号
を積分する充放電型の積分回路７と、その積分出力電圧
を0V付近の判定レベル電圧V2（例えば0.2V）と比較する
比較回路８とよりなり、クロック信号がほぼ消失して積
分回路７の積分出力電圧が判定レベル電圧V2より低下す
ると比較回路８からクロック消失検知信号が出力され
る。
回路であり、ダイオードD1，抵抗R1,R2，コンデンサC1
を備えてCPU1のクロック端子CLOCKからのクロック信号
を積分する充放電型の積分回路７と、その積分出力電圧
を0V付近の判定レベル電圧V2（例えば0.2V）と比較する
比較回路８とよりなり、クロック信号がほぼ消失して積
分回路７の積分出力電圧が判定レベル電圧V2より低下す
ると比較回路８からクロック消失検知信号が出力され
る。
このクロック消失検知信号の出力により切換スイッチ
4,5がａ位置からｂ位置に切換えられるようになってい
る。
4,5がａ位置からｂ位置に切換えられるようになってい
る。
９は遅延回路（オンディレータイマ回路）であり、切
換スイッチ4,5のｂ位置にて比較回路３の出力端子とCPU
1のリセット端子との間に接続され、比較回路３からの
リセット解除信号（Ｈレベルへの立上がり）を所定時間
遅延させてCPU1のリセット端子に入力させる。従って、
遅延回路９及び切換スイッチ4,5が遅延手段に相当す
る。
換スイッチ4,5のｂ位置にて比較回路３の出力端子とCPU
1のリセット端子との間に接続され、比較回路３からの
リセット解除信号（Ｈレベルへの立上がり）を所定時間
遅延させてCPU1のリセット端子に入力させる。従って、
遅延回路９及び切換スイッチ4,5が遅延手段に相当す
る。
次に第２図をあわせて参照しつつ作用を説明する。
バッテリ電圧が何らかの理由で一時的に大幅に低下し
て、CPU動作電源電圧Vccが所定の判定レベル電圧V1以下
となると、比較回路３の出力がＬレベルに反転する。こ
れがリセット信号となってCPU1のリセット端子に供給さ
れ、CPU1がリセット状態にされてCPU1の暴走が防止され
る。
て、CPU動作電源電圧Vccが所定の判定レベル電圧V1以下
となると、比較回路３の出力がＬレベルに反転する。こ
れがリセット信号となってCPU1のリセット端子に供給さ
れ、CPU1がリセット状態にされてCPU1の暴走が防止され
る。
このとき、クロック消失検知回路６はCPU1のクロック
信号を監視している。クロック信号が正常に発生してい
れば、積分回路７の積分出力電圧が高く、比較回路８の
出力が変化しないので、切換スイッチ4,5はａ位置に保
たれる。
信号を監視している。クロック信号が正常に発生してい
れば、積分回路７の積分出力電圧が高く、比較回路８の
出力が変化しないので、切換スイッチ4,5はａ位置に保
たれる。
従って、このときには、CPU動作電源電圧Vccが所定の
判定レベル電圧V1まで回復して比較回路３の出力がＨレ
ベルに反転すると、これがリセット解除信号としてその
ままCPU1に送られ、時間遅れなくリセット状態が解除さ
れる（第２図破線示）。よって、システムダウンの時間
は最小限となる。
判定レベル電圧V1まで回復して比較回路３の出力がＨレ
ベルに反転すると、これがリセット解除信号としてその
ままCPU1に送られ、時間遅れなくリセット状態が解除さ
れる（第２図破線示）。よって、システムダウンの時間
は最小限となる。
CPU動作電源電圧Vccが大幅に低下してクリスタルの発
振が停止した場合は、クロック信号が消失する。する
と、クロック消失検知回路６において、積分回路７の積
分出力電圧が低下して所定の判定レベル電圧V2以下とな
り、比較回路８からクロック消失検知信号が出力され
る。そして、この信号により切換スイッチ4,5がａ位置
からｂ位置に切換えられる。
振が停止した場合は、クロック信号が消失する。する
と、クロック消失検知回路６において、積分回路７の積
分出力電圧が低下して所定の判定レベル電圧V2以下とな
り、比較回路８からクロック消失検知信号が出力され
る。そして、この信号により切換スイッチ4,5がａ位置
からｂ位置に切換えられる。
従って、この場合は、CPU動作電源電圧Vccが所定の判
定レベル電圧V1まで回復して比較回路３の出力がＨレベ
ルに反転し、これがリセット解除信号として出力される
と、遅延回路９により所定時間遅延された後に、CPU1に
入力される（第２図実線示）。すなわち、クリスタル２
の発振が安定するのに充分な待ち時間の後、リセット状
態を解除して、CPU1の再動作を確実なものとするのであ
る。
定レベル電圧V1まで回復して比較回路３の出力がＨレベ
ルに反転し、これがリセット解除信号として出力される
と、遅延回路９により所定時間遅延された後に、CPU1に
入力される（第２図実線示）。すなわち、クリスタル２
の発振が安定するのに充分な待ち時間の後、リセット状
態を解除して、CPU1の再動作を確実なものとするのであ
る。
〈発明の効果〉 以上説明したように本発明によれば、CPU動作電源電
圧の瞬低によるCPUリセット状態を解除する際、クロッ
ク消失時のみクリスタル発振安定待ち時間遅延させてリ
セット状態を解除することで、システムダウンする時間
を必要最小限にすることができるという効果が得られ
る。
圧の瞬低によるCPUリセット状態を解除する際、クロッ
ク消失時のみクリスタル発振安定待ち時間遅延させてリ
セット状態を解除することで、システムダウンする時間
を必要最小限にすることができるという効果が得られ
る。
第１図は本発明の一実施例を示す回路図、第２図は電源
電圧低下時の信号波形図である。 １……CPU、２……クリスタル、３……比較回路、4,5…
…切換スイッチ、６……クロック消失検知回路、９……
遅延回路
電圧低下時の信号波形図である。 １……CPU、２……クリスタル、３……比較回路、4,5…
…切換スイッチ、６……クロック消失検知回路、９……
遅延回路
Claims (1)
- 【請求項１】バッテリ電圧を基にCPUの動作電源電圧を
得る自動車用マイクロコンピュータにおいて、 CPUの動作電源電圧を所定値と比較して所定値より低下
したときにCPUにリセット信号を出力するリセット信号
出力手段と、 CPUの動作電源電圧を所定値と比較して所定値まで回復
したときにCPUにリセット解除信号を出力するリセット
解除信号出力手段と、 CPUの水晶発振子によるクロック信号の消失を検知する
クロック消失検知手段と、 前記リセット解除信号出力手段によりリセット解除信号
が出力され、かつ前記クロック消失検知手段によりクロ
ック信号の消失が検知されたときに、クロック信号が復
帰し、安定するまでの所定時間、リセット解除信号のCP
Uへの入力を遅延させる遅延手段と を設けてなる自動車用マイクロコンピュータの誤動作防
止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62159763A JP2537366B2 (ja) | 1987-06-29 | 1987-06-29 | 自動車用マイクロコンピユ−タの誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62159763A JP2537366B2 (ja) | 1987-06-29 | 1987-06-29 | 自動車用マイクロコンピユ−タの誤動作防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS644801A JPS644801A (en) | 1989-01-10 |
| JP2537366B2 true JP2537366B2 (ja) | 1996-09-25 |
Family
ID=15700733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62159763A Expired - Fee Related JP2537366B2 (ja) | 1987-06-29 | 1987-06-29 | 自動車用マイクロコンピユ−タの誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537366B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001038909A1 (en) * | 1999-11-24 | 2001-05-31 | Mitsubishi Cable Industries, Ltd. | Coated optical fiber, optical fiber assembly, methods for the same, and optical fiber substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5519257U (ja) * | 1978-07-24 | 1980-02-06 | ||
| JPS5819301U (ja) * | 1981-07-31 | 1983-02-05 | ヤンマー農機株式会社 | 作業用機械 |
-
1987
- 1987-06-29 JP JP62159763A patent/JP2537366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644801A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02100416A (ja) | 電子装置 | |
| JPS62157953A (ja) | 異常検知機能を備えたマイクロコンピユ−タ | |
| JP2537366B2 (ja) | 自動車用マイクロコンピユ−タの誤動作防止装置 | |
| EP1262647B1 (en) | Drive control apparatus | |
| US5986442A (en) | Load drive device having short-circuit protection function | |
| JPH0460245B2 (ja) | ||
| US6148409A (en) | Data transmission system | |
| EP0669568B1 (en) | Microprocessor malfunction operation preventing circuit | |
| JP3859916B2 (ja) | 回路装置 | |
| JPH03217364A (ja) | 車載用制御装置のマイクロコンピュータ暴走監視装置 | |
| JP3226301B2 (ja) | マイクロコンピュータシステム | |
| JPS6142001A (ja) | 自動車用制御装置の誤動作防止装置 | |
| JP2647187B2 (ja) | エンジンの始動制御装置 | |
| JPH04347541A (ja) | コンピュータの電源回路 | |
| JP3215217B2 (ja) | 給電制御回路 | |
| JP2571589Y2 (ja) | ウォッチドッグ検出制御回路 | |
| JP3379108B2 (ja) | リセット回路 | |
| JPH05333963A (ja) | パワーオンリセット回路を備えた電子制御装置 | |
| JP2873843B2 (ja) | 自動車用制御装置のｃｐｕバックアップ装置 | |
| JPS63297139A (ja) | 自動車用制御装置のバックアップｒａｍ記憶保護装置 | |
| JPS62214419A (ja) | 演算制御装置 | |
| WO2023189011A1 (ja) | 電源装置及び電源制御回路 | |
| GB2284322A (en) | Battery saving operation of a portable device | |
| JPH04171516A (ja) | リセット回路 | |
| JPS6292721A (ja) | 電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |