KR20210006121A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20210006121A
KR20210006121A KR1020190082001A KR20190082001A KR20210006121A KR 20210006121 A KR20210006121 A KR 20210006121A KR 1020190082001 A KR1020190082001 A KR 1020190082001A KR 20190082001 A KR20190082001 A KR 20190082001A KR 20210006121 A KR20210006121 A KR 20210006121A
Authority
KR
South Korea
Prior art keywords
auxiliary power
power units
units
power
group
Prior art date
Application number
KR1020190082001A
Other languages
English (en)
Inventor
전정호
김달곤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190082001A priority Critical patent/KR20210006121A/ko
Priority to US16/810,929 priority patent/US11327544B2/en
Priority to CN202010399389.7A priority patent/CN112201284B/zh
Publication of KR20210006121A publication Critical patent/KR20210006121A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은, 데이터를 저장하는 메모리 장치; 상기 메모리 장치를 제어하는 컨트롤러; 외부로부터 외부 전력을 공급받아, 상기 메모리 장치 및 상기 컨트롤러에 동작 전력을 공급하는 전력 관리부; 및 상기 전력 관리부로부터 상기 외부 전력을 공급받아 저장하고, 상기 외부 전력 중단 시, 상기 전력 관리부로 보조 전력을 공급하는 복수의 보조 전력 유닛들을 포함하되, 상기 전력 관리부는 상기 복수의 보조 전력 유닛들 중 일부 보조 전력 유닛을 테스트 그룹으로 그룹화하여 관리하고, 상기 테스트 그룹의 보조 전력 유닛에 대해 완전 방전 테스트를 수행한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 갑작스러운 외부 전력 공급 중단 시에도 안정적인 시스템 종료를 보장함으로써 신뢰성이 보장되는 메모리 시스템 및 그의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따른 메모리 시스템은, 데이터를 저장하는 메모리 장치; 상기 메모리 장치를 제어하는 컨트롤러; 외부로부터 외부 전력을 공급받아, 상기 메모리 장치 및 상기 컨트롤러에 동작 전력을 공급하는 전력 관리부; 및 상기 전력 관리부로부터 상기 외부 전력을 공급받아 저장하고, 상기 외부 전력 중단 시, 상기 전력 관리부로 보조 전력을 공급하는 복수의 보조 전력 유닛들을 포함하되, 상기 전력 관리부는 상기 복수의 보조 전력 유닛들 중 일부 보조 전력 유닛을 테스트 그룹으로 그룹화하여 관리하고, 상기 테스트 그룹의 보조 전력 유닛에 대해 완전 방전 테스트를 수행한다.
본 발명의 일 실시예에 따르면, 외부 전력 중단 시 내부에 보조 전력을 공급하는 복수의 보조 전력 유닛들을 포함하는 메모리 시스템의 동작 방법은, 상기 복수의 보조 전력 유닛들 중 일부 보조 전력 유닛을 테스트 그룹으로 그룹화하는 단계; 및 상기 테스트 그룹의 보조 전력 유닛에 대해 완전 방전 테스트를 수행하는 단계를 포함한다.
본 발명은 외부 전력 공급 중단 시에도 안정적인 시스템 종료를 보장함으로써 신뢰성이 보장되는 메모리 시스템 및 그의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면 정상 동작 중 비상 전력을 충전하고, 외부 전력 공급 중단 시 상기 비상 전력을 컨트롤러 및 메모리 장치로 공급하는 메모리 시스템에서, 방전 테스트시에도 비상 전력을 보유할 수 있다. 상기 메모리 시스템은 방전 테스트시에 갑자기 외부 전력 공급이 중단되더라도 상기 비상 전력을 사용하여 시스템 종료를 수행함으로써 내부 데이터의 무결성을 보장할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 전력 관리부를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 나타내는 도면이다.
도 4는 시간에 따른 메모리 시스템의 전력을 나타내는 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 보조 전력 유닛의 구조를 나타내는 도면이다.
도 6은 보조 전력 제어부의 방전 테스트 동작을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다.
도 8은 본 발명의 실시 예에 따른 전력 관리부의 구조를 개략적으로 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다.
도 10은 본 발명의 실시 예에 따른 전력 관리부의 구조를 개략적으로 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 보조 전력 제어부의 동작을 나타내는 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)의 일 예를 개략적으로 도시한 도면이다.
메모리 시스템(110)은 호스트의 요청에 응하여 호스트의 데이터를 저장하기 위해 동작할 수 있다. 예컨대, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예컨대, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
호스트는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트는 적어도 하나의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
메모리 시스템(110)은 메모리 장치(150), 컨트롤러(130), 전력 관리부(140) 및 보조 전력 유닛 그룹(270)을 포함할 수 있다. 메모리 장치(150)는 호스트를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다. 전력 관리부(140)는 호스트(102)로부터 외부 전력을 공급받아 메모리 장치(150) 및 컨트롤러(130)에 동작 전력을 공급할 수 있다. 보조 전력 유닛 그룹(270)은 전력 관리부(140)로부터 상기 동작 전력을 공급받아 저장하고, 상기 외부 전력 중단 시 상기 전력 관리부(140)로 보조 전력을 공급할 수 있다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예컨대, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
전력 관리부(140) 및 보조 전력 그룹(270)은 구현에 따라 컨트롤러(130)의 외부 또는 내부에 구성될 수 있다. 도 1은 예로서, 전력 관리부(140) 및 보조 전력 유닛 그룹(270)이 컨트롤러(130)의 내부에 구성되는 경우를 나타낸다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전력이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 라이트 동작을 통해 호스트로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 상기 호스트로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
컨트롤러(130)는 호스트로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 상기 호스트로부터 수신된 커맨드에 대응하는 커맨드 동작으로서 포그라운드 동작(foreground operation)을 수행할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 리드, 프로그램, 이레이즈 등의 동작을 제어할 수 있다.
컨트롤러(130)는 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
컨트롤러(130)는 내부 버스를 통해 서로 동작 가능하게 연결된 호스트 인터페이스(132), 프로세서(134), 전력 관리부(140), 보조 전력 그룹(270), 메모리 인터페이스(142) 및 메모리(138)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 상기 호스트와 통신하도록 구성될 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 상기 포그라운드 동작 및 백그라운드 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)로 불릴 수 있다. 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
메모리 인터페이스(136)는 컨트롤러(130)가 호스트로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(136)는 메모리 장치(150)를 위한 제어 신호를 생성하고 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(136)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예컨대 NAND 플래시 인터페이스로서 동작할 수 있다.
구현에 따라, 메모리 인터페이스(136)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있는 ECC를 포함할 수 있다. ECC는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC는 예컨대 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
메모리(138)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트로부터의 요청에 응하여 메모리 장치(150)가 리드, 라이트, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 상기 호스트로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(138)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(138)는 휘발성 메모리로 구현될 수 있다. 예컨대, 메모리(138)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(138)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(138)를 예시한다. 일 실시예에서, 메모리(138)는 메모리(138)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
전력 관리부(140)는 호스트로부터 입력된 전력을 메모리 시스템(110)으로 제공할 수 있다.
전력 관리부(140)는 정상 동작을 할 때 상기 호스트로부터 외부 전력을 공급받아 컨트롤러(130) 및 메모리 장치(150)로 동작 전력을 전달할 수 있다. 예를 들어, 전력 관리부(140)는 메모리 장치(150)의 프로그램 전압, 리드 전압 및 이레이즈 전압을 제공할 수 있고, 프로세서(134)의 구동을 위한 전력을 제공할 수 있으며, 메모리(138)에 저장된 데이터를 유지하기 위한 전력을 제공할 수 있다.
전력 관리부(140)는 정상 동작을 할 때 상기 외부 전력으로 보조 전력 그룹(270)을 충전할 수 있다.
보조 전력 그룹(270)은 전력 관리부(140)로부터 상기 동작 전력을 공급받아 저장하고, 상기 외부 전력 중단 시 전력 관리부(140)로 보조 전력을 공급할 수 있다. 일 예로, 보조 전력 그룹(270)은 대용량 캐패시터들을 포함할 수 있다.
전력 관리부(140)는 갑작스러운 외부 전력 공급 중단을 감지하면, 보조 전력 그룹(270)의 보조 전력을 컨트롤러(130) 및 메모리 장치(150)로 전달할 수 있다. 컨트롤러(130)는 보조 전력 그룹(270)을 이용하여 메모리 시스템(110)을 안정적으로 종료할 수 있다. 예를 들어, 메모리(138)는 호스트로부터 라이트 요청과 함께 수신되었으나 메모리 장치(150)에 프로그램되지 않은 라이트 데이터를 저장할 수 있다. 컨트롤러(130)는 보조 전력 그룹(270)을 이용하여 메모리(138)에 저장된 라이트 데이터를 메모리 장치(150)에 저장하고, 메모리 시스템(110)을 종료할 수 있다. 컨트롤러(130)는 상기 라이트 데이터가 휘발되기 전에 메모리 장치(150)에 저장함으로써 호스트의 요청에 대한 메모리 시스템(110)의 무결성을 보장할 수 있다.
보조 전력 그룹(270)에 포함된 캐패시터가 마모되는 경우, 외부 전력 공급이 갑자기 중단됐을 때 전력 관리부(140)가 메모리 시스템(110)에 충분한 보조 전력을 제공하지 못할 우려가 있다. 전력 관리부(140)는 메모리 시스템(110)의 안정적인 종료를 보장하기 위해 주기적으로 보조 전력 그룹(270)의 마모 정도를 확인하기 위해 방전 테스트를 수행할 수 있다.
전력 관리부(140)는 소정 주기로 캐패시터의 전력을 방전시키면서, 캐패시터가 방전되는 동안 충분한 전력을 공급할 수 있는지를 판단함으로써 방전 테스트를 수행할 수 있다.
일 예로, 전력 관리부(140)가 캐패시터의 전력이 완전히 방전되는 데 걸리는 시간을 측정하는 완전 방전 테스트를 수행할 수 있다. 완전 방전 테스트를 수행하는 도중에 외부 전력 공급이 갑자기 중단되면 전력 관리부(140)는 메모리 시스템(110)의 안정적인 종료를 보장하기 어려울 수 있다.
다른 일 예로, 전력 관리부(140)는 메모리 시스템(110)의 안정적인 종료를 보장하기 위한 최소의 전력을 유지하기 위해 캐패시터의 전력의 일부가 방전되는 데 걸리는 시간을 측정하는 일부 방전 테스트를 수행할 수 있다. 일부 방전 테스트는 완전 방전 테스트에 비해 정확도가 낮아서, 실제로는 메모리 시스템(110)에 충분한 전력을 제공할 수 없는 캐패시터라도 일부 방전 테스트에서 마모되지 않은 캐패시터로 판단될 수 있다. 따라서 전력 관리부(140)가 일부 방전 테스트에 의존하여 캐패시터의 마모 정도를 판단하는 경우도 메모리 시스템(110)의 안정적인 종료를 보장하기 어려울 수 있다.
본 발명의 실시예에 따르면, 보조 전력 그룹(270)은 복수의 보조 전력 유닛들을 포함할 수 있다. 보조 전력 그룹(270)이 포함하는 보조 전력 유닛들의 수는 메모리 시스템(110)의 안정적인 종료를 보장하기 위한 최소의 보조 전력 유닛들의 수보다 많을 수 있다. 전력 관리부(140)는 주기적으로 보조 전력 그룹(270)의 방전 테스트를 수행할 수 있다. 전력 관리부(140)는 방전 테스트를 수행할 때 최소의 보조 전력 유닛들의 전력은 유지하고, 여분의 보조 전력 유닛들의 완전 방전 테스트를 수행할 수 있다. 전력 관리부(140)는 주기적으로 완전 방전 테스트 대상이 되는 보조 전력 유닛들을 변경함으로써 모든 보조 전력 유닛들의 완전 방전 테스트를 수행할 수 있다.
본 발명의 실시예에 따르면, 전력 관리부(140)는 완전 방전 테스트를 수행함으로써 방전 테스트를 통과한 모든 보조 전력 유닛들의 낮은 마모 정도를 보장할 수 있다. 전력 관리부(140)는 완전 방전 테스트를 수행하면서도 충분한 보조 전력을 유지할 수 있으므로 방전 테스트를 수행하는 중 외부 전력 공급이 중단되더라도 메모리 시스템(110)에 시스템 종료를 위한 충분한 보조 전력을 공급할 수 있다. 따라서, 메모리 시스템(110)의 신뢰성을 보장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전력 관리부(140) 및 보조 전력 그룹(270)을 개략적으로 도시한 도면이다.
전력 관리부(140)는 외부 전력 공급부(210), 내부 전력 공급부(230), 보조 전력 제어부(250)를 포함할 수 있다.
외부 전력 공급부(210)는 호스트로부터 외부 전력(EXTERNAL_POWER)을 공급받아 보조 전력 그룹(270)을 충전하고, 내부 전력 공급부(230)로 메모리 시스템(110)을 구동하기 위한 동작 전력(OPERATION_POWER)을 공급할 수 있다.
외부 전력 공급부(210)는 외부 전력(EXTERNAL_POWER)이 충분히 공급되는지 여부를 판단할 수 있다. 외부 전력 공급부(210)는 외부 전력(EXTERNAL_POWER) 공급이 중단되었다고 판단되면 보조 전력(AUXILIARY_POWER)을 동작 전력(OPERATION_POWER)으로서 내부 전력 공급부(230)로 공급할 수 있다. 메모리 시스템(110)이 정상 동작할 때와 외부 전력(EXTERNAL_POWER) 공급이 갑자기 중단되었을 때의 외부 전력 공급부(210)의 동작은 도 3 내지 도 4를 참조하여 자세히 설명된다.
내부 전력 공급부(230)는 동작 전력(OPERATION_POWER)을 공급받아 메모리 시스템(110)의 각 구성요소가 동작하기 위해 필요한 동작 전압을 생성하고, 메모리 시스템(110)의 각 구성요소로 상기 동작 전압을 공급할 수 있다. 일 예로, 내부 전력 공급부(230)는 프로그램 전압, 리드 전압, 이레이즈 전압 등을 생성하여 메모리 장치(150)로 공급할 수 있다.
보조 전력 그룹(270)은 복수의 보조 전력 유닛들(APU1 내지 APU6)을 포함할 수 있다. 보조 전력 유닛의 구조는 도 5를 참조하여 자세히 설명된다. 보조 전력 그룹(270)은 메모리 시스템(110)을 종료하기 위해 필요한 최소의 전력량보다 많은 보조 전력을 보유할 수 있도록 충분한 수의 보조 전력 유닛들(APU1 내지 APU6)을 포함할 수 있다. 예를 들어, 메모리 시스템(110)은 안정적인 시스템 종료를 위해 휘발성 메모리로 구현될 수 있는 메모리(138)에 저장된 데이터를 메모리 장치(150)에 저장하기 위한 전력을 필요로 할 수 있다. 도 2의 예에서, 메모리 시스템(110)을 종료하기 위해 최소한 네 개의 보조 전력 유닛이 필요한 경우를 가정한다.
보조 전력 제어부(250)는 보조 전력 유닛들(APU1 내지 APU6)의 방전 테스트를 수행할 수 있다. 보조 전력 제어부(250)는 방전 테스트를 수행할 때 보조 전력 유닛들(APU1 내지 APU6)의 일부를 테스트 그룹으로 그루핑하고, 나머지 일부를 동작 그룹으로 그루핑할 수 있다. 테스트 그룹은 방전 테스트를 수행할 때 완전 방전 테스트의 대상이 되는 보조 전력 유닛들의 그룹일 수 있다. 동작 그룹은 상기 테스트 그룹에서 완전 방전 테스트가 수행되는 도중 외부 전력(EXTERNAL_POWER) 공급이 갑자기 중단되더라도 메모리 시스템(110)의 종료를 위한 전력을 공급하기 위한 보조 전력 유닛들의 그룹일 수 있다. 보조 전력 제어부(250)는 방전 테스트를 수행할 때마다 보조 전력 유닛들(APU1 내지 APU6)을 테스트 그룹 및 동작 그룹으로 그루핑하고, 테스트 그룹에 완전 방전 테스트를 수행할 수 있다. 보조 전력 제어부(250)는 방전 테스트를 수행할 때마다 다른 보조 전력 유닛들을 테스트 그룹으로 그루핑함으로써 주기적으로 모든 보조 전력 유닛들(APU1 내지 APU6)에 완전 방전 테스트가 수행되도록 제어할 수 있다. 보조 전력 제어부(250)는 주기적으로 모든 보조 전력 유닛들(APU1 내지 APU6)에 완전 방전 테스트가 수행되도록 제어함으로써 메모리 시스템(110)의 무결성을 보장할 수 있다. 본 발명의 실시 예에 따른 방전 테스트는 도 6 내지 도 7을 참조하여 자세히 설명된다.
보조 전력 제어부(250)는 보조 전력 유닛들(APU1 내지 APU6)의 방전 테스트 결과에 따라 보조 전력 유닛들(APU1 내지 APU6)을 선택적으로 인에이블 및 디스에이블할 수 있다. 방전 테스트를 통과하지 못하는 불량 보조 전력 유닛의 캐패시터는 불량의 유형에 따라 단락(short) 회로처럼 동작하거나 개방(open) 회로처럼 동작할 수 있다. 일부 캐패시터가 단락 회로처럼 동작하는 경우 모든 전류가 해당 캐패시터에 흐르면 해당 캐패시터와 병렬로 연결된 정상 캐패시터도 비상시에 전력을 공급하지 못할 수 있다. 본 발명의 일 실시예에 따르면 보조 전력 제어부(250)가 불량 보조 전력 유닛을 선택적으로 디스에이블함으로써 메모리 시스템(110)의 무결성을 보장할 수 있다.
보조 전력 제어부(250)는 일부 보조 전력 유닛이 디스에이블되면 인에이블된 보조 전력 유닛들의 수에 따라 테스트 그룹 및 동작 그룹의 그루핑 방법을 변경하거나, 방전 테스트 방법을 변경할 수 있다. 본 발명의 실시 예에 따른 보조 전력 제어부(250)의 동작은 도 8 내지 12를 참조하여 자세히 설명된다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 나타내는 도면이다.
단계 S302에서, 메모리 시스템(110)은 정상적으로 동작할 수 있다. 메모리 시스템(110)이 정상적으로 동작하는 동안 외부 전력 공급부(210)는 외부 전력(EXTERNAL_POWER)을 공급받아 보조 전력 그룹(270)을 충전하고, 외부 전력(EXTERNAL_POWER)을 동작 전력(OPERATION_POWER)으로서 내부 전력 공급부(230)로 공급할 수 있다. 내부 전력 공급부(230)는 동작 전력(OPERATION_POWER)을 공급받아 메모리 시스템(110)의 동작에 필요한 전력을 생성하여 메모리 시스템(110)의 각 구성요소로 제공할 수 있다. 보조 전력 제어부(250)는 주기적으로 보조 전력 유닛들의 방전 테스트를 수행할 수 있다. 단계 S304에서, 외부 전력 공급부(210)는 외부 전력(EXTERNAL_POWER)의 전위에 기초하여 외부 전력(EXTERNAL_POWER) 공급이 중단되는지, 즉 서든 파워 오프(Sudden Power Off)가 발생하였는지 여부를 감지할 수 있다.
서든 파워 오프가 감지되지 않으면(단계 S304에서, "NO"), 메모리 시스템(110)은 정상 동작을 계속할 수 있다.
서든 파워 오프가 감지되면(단계 S304에서, "YES"), 단계 S306에서 외부 전력 공급부(210)는 보조 전력(AUXILIARY_POWER)을 동작 전력(OPERATION_POWER)으로서 내부 전력 공급부(230)로 공급할 수 있다. 외부 전력 공급부(210)는 컨트롤러(130)로 서든 파워 오프 신호를 제공할 수 있다.
단계 S308에서 컨트롤러(130)는 보조 전력(AUXILIARY_POWER)에서 유래한 동작 전력(OPERATION_POWER)을 사용하여 메모리(138)에 저장된 데이터를 메모리 장치(150)에 저장하고, 메모리 시스템(110)을 종료할 수 있다. 메모리(138)는 호스트로부터 수신하였으나 아직 메모리 장치(150)에 저장되지 않은 데이터를 저장할 수 있다. 서든 파워 오프가 발생하더라도, 컨트롤러(130)는 메모리(138)에 저장된 호스트 데이터가 휘발되기 전에 메모리 장치(150)에 저장함으로써 메모리 시스템(110)의 무결성을 보장할 수 있다.
도 4는 시간에 따른 메모리 시스템(110)의 전력을 나타내는 타이밍도이다.
외부 전력 공급부(210)에 외부 전력(EXTERNAL_POWER)이 동작 전력(OPERATION_POWER)으로 공급되면서 메모리 시스템(110)이 파워 온(POWER_ON)될 수 있다. 보조 전력(AUXILIARY_POWER)이 외부 전력 공급부(210)에 의해 충전될 수 있다.
외부 전력(EXTERNAL_POWER)이 안정적으로 공급될 때 메모리 시스템(110)은 외부 전력(EXTERNAL_POWER)으로부터 유래한 동작 전력(OPERATION_POWER)으로 정상 동작을 수행할 수 있다. 보조 전력 관리부(250)는 주기적으로 방전 테스트를 수행하므로 보조 전력(AUXILIARY_POWER)은 증감을 반복할 수 있다. 방전 테스트 중 테스트 그룹의 보조 전력 유닛은 완전 방전되지만 동작 그룹의 보조 전력 유닛은 충전 상태를 유지하므로 전체 보조 전력(AUXILIARY_POWER)은 일정 수준 이상으로 낮아지지 않을 수 있다.
외부 전력(EXTERNAL_POWER)이 공급되지 않는 서든 파워 오프(SPO)가 감지되면 컨트롤러(130)는 보조 전력(AUXILIARY_POWER)으로부터 유래한 동작 전력(OPERATION_POWER)으로 동작할 수 있다.
도 5는 본 발명의 일 실시예에 따른 보조 전력 유닛의 구조를 나타내는 도면이다. 이하에서는 도 2에 예시된 제1 보조 전력 유닛(APU1)의 구조를 예로 보조 전력 유닛의 구조가 설명되나, 제2 내지 제6 보조 전력 유닛들(APU2 내지 APU6)도 제1 보조 전력 유닛(APU1)과 유사한 구조를 가질 수 있다.
제1 보조 전력 유닛(APU1)은 제1 커패시터(C1), 트랜지스터 및 방전부(DISCHARGER)를 포함할 수 있다.
제1 캐패시터(C1)는 보조 전력을 저장하기 위한 대용량 캐패시터일 수 있다. 구현에 따라, 제1 캐패시터(C1)로는 폴리머 탄탈륨 캐패시터(polymer tantalum capacitor)가 사용될 수 있다.
상기 트랜지스터는 제1 캐패시터(C1)와 직렬로 연결될 수 있다. 상기 트랜지스터는 보조 전력 제어부(250)로부터의 제1 인에이블 신호(EN1)에 기초하여 제1 캐패시터(C1)로 흐르는 전류를 조절하는 스위치 역할을 할 수 있다.
방전부(DISCHARGER)는 방전 테스트를 위해 보조 전력 제어부(250)의 제어에 응하여 제1 캐패시터(C1)에 충전된 전력을 방전할 수 있다.
도 6은 보조 전력 제어부(250)의 방전 테스트 동작을 나타내는 도면이다.
단계 S602에서, 보조 전력 제어부(250)는 보조 전력 유닛의 캐패시터에 충전된 전력을 방전하도록 방전부(DISCHARGER)를 제어할 수 있다. 보조 전력 제어부(250)는 완전 방전 테스트를 수행하는지, 일부 방전 테스트를 수행하는지에 따라 방전부(DISCHARGER)가 전력을 전부 방전하거나, 상기 캐패시터의 전위가 소정 전위에 도달할 때까지만 전력을 방전할 수 있다.
단계 S604에서, 보조 전력 제어부(250)는 전력이 임계값까지 방전되는 데 걸리는 시간을 측정할 수 있다.
단계 S606에서 보조 전력 제어부(250)는 방전부(DISCHARGER)의 동작을 중단시킴으로써 캐패시터의 방전된 전력을 충전할 수 있다. 충전된 캐패시터는 서든 파워 오프가 발생하였을 때 메모리 시스템(110)에 전력을 공급함으로써 메모리 시스템(110)의 무결성을 보장할 수 있다.
도 7은 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다. 도 7은 시간에 따른 보조 전력 유닛들의 각 캐패시터의 전위를 나타낸다.
보조 전력 제어부(250)는 소정 주기로 보조 전력 유닛들을 테스트 그룹 및 동작 그룹으로 나누어 완전 방전 테스트를 수행할 수 있다. 도 2의 전력 관리부(140)의 예에서 메모리 시스템(110)을 안정적으로 종료하기 위해 보조 전력 유닛이 최소한 네 개가 필요하므로, 동작 그룹에 속하는 보조 전력 유닛의 개수는 최소한 네 개여야 한다. 도 7에서 보조 전력 제어부(250)가 주기적으로 네 개의 보조 전력 유닛을 동작 그룹으로, 두 개의 보조 전력 유닛을 테스트 그룹으로 나누어 방전 테스트를 수행하는 경우를 예로 들어 설명된다.
예를 들어, 제1 시점(T1)에 보조 전력 제어부(250)는 복수의 보조 전력 유닛들 중 제1 및 제2 보조 전력 유닛(APU1 및 APU2)을 테스트 그룹으로, 제3 내지 제6 보조 전력 유닛(APU3 내지 APU6)을 동작 그룹으로 결정할 수 있다. 보조 전력 제어부(250)는 제1 및 제2 보조 전력 유닛(APU1 및 APU2)에 충전된 전력을 완전 방전하도록 각 보조 전력 유닛의 방전부(DISCHARGER)를 제어함으로써 완전 방전 테스트를 수행할 수 있다.
제1 및 제2 보조 전력 유닛(APU1 및 APU2)의 완전 방전 테스트 도중 메모리 시스템(110)의 서든 파워 오프가 발생할 수 있다. 외부 전력 공급부(210)는 상기 완전 방전 테스트 도중 서든 파워 오프가 발생하더라도 보조 전력(AUXILIARY_POWER)을 동작 전력(OPERATION_POWER)으로서 공급할 수 있다. 제1 및 제2 보조 전력 유닛(APU1 및 APU2)의 전력이 방전된 경우라도 제3 내지 제6 보조 전력 유닛(APU3 및 APU6)의 전력이 충전되어 있으므로 안정적으로 메모리 시스템(110)을 종료할 수 있다.
제2 시점에 보조 전력 제어부(250)는 복수의 보조 전력 유닛들 중 제3 및 제4 보조 전력 유닛(APU3 및 APU4)을 테스트 그룹으로, 제1, 제2, 제5 및 제6 보조 전력 유닛(APU1, APU2, APU5 및 APU6)을 동작 그룹으로 결정하고, 테스트 그룹의 완전 방전 테스트를 수행할 수 있다.
제3 시점에 보조 전력 제어부(250)는 복수의 보조 전력 유닛들 중 제5 및 제6 보조 전력 유닛(APU5 및 APU6)을 테스트 그룹으로, 제1 내지 제4 보조 전력 유닛(APU1 내지 APU4)을 동작 그룹으로 결정하고, 테스트 그룹의 완전 방전 테스트를 수행할 수 있다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)은 소정 주기로 모든 보조 전력 유닛들의 완전 방전 테스트를 수행하여 보조 전력 유닛들의 보조 전력 공급 능력을 보장할 수 있다. 메모리 시스템(110)은 테스트 그룹의 완전 방전 테스트를 수행할 때 동작 그룹의 전력을 유지함으로써 완전 방전 테스트 중 서든 파워 오프가 발생하더라도 메모리 시스템(110)의 무결성을 보장할 수 있다.
도 8은 본 발명의 실시 예에 따른 전력 관리부(140)의 구조를 개략적으로 나타낸 도면이다. 도 8은 도 2를 참조하여 설명된 전력 관리부(140)의 보조 전력 유닛들(APU1 내지 APU6) 중 하나의 보조 전력 유닛(APU4)이 방전 테스트를 통과하지 못한 경우를 예시한다.
보조 전력 제어부(250)는 방전 테스트를 통과하지 못한 제4 보조 전력 유닛(APU4)을 디스에이블할 수 있다. 도 8에서 음영으로 도시된 부분은 디스에이블된 제4 보조 전력 유닛(APU4)을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다. 도 9는 시간에 따른 보조 전력 유닛들의 각 캐패시터의 전위를 나타낸다.
보조 전력 제어부(250)는 소정 주기로 보조 전력 유닛들을 테스트 그룹 및 동작 그룹으로 나누어 완전 방전 테스트를 수행할 수 있다. 도 8의 전력 관리부(140)의 예에서 동작 그룹에 속하는 보조 전력 유닛은 최소한 네 개여야 한다. 보조 전력 제어부(250)는 네 개의 보조 전력 유닛을 동작 그룹으로, 한 개의 보조 전력 유닛을 테스트 그룹으로 나누어 방전 테스트를 수행할 수 있다.
예를 들어, 제1 시점(T1)에 보조 전력 제어부(250)는 제1 보조 전력 유닛(APU1)을 테스트 그룹으로 결정하고, 제2, 제3, 제5 및 제6 보조 전력 유닛(APU2, APU3, APU5 및 APU6)을 동작 그룹으로 결정할 수 있다. 도 9를 참조하면 제4 보조 전력 유닛(APU4)은 디스에이블되어 있다. 보조 전력 제어부(250)는 제1 보조 전력 유닛(APU1)에 충전된 전력을 완전 방전하도록 제1 보조 전력 유닛(APU1)의 방전부(DISCHARGER)를 제어함으로써 완전 방전 테스트를 수행할 수 있다.
제1 보조 전력 유닛(APU1)의 경우와 마찬가지로, 보조 전력 제어부(250)는 주기적으로 제2, 제3, 제5 및 제6 보조 전력 유닛(APU2, APU3, APU5 및 APU6)의 완전 방전 테스트를 수행할 수 있다.
도 10은 본 발명의 실시 예에 따른 전력 관리부(140)의 구조를 개략적으로 나타낸 도면이다. 도 10은 도 2를 참조하여 설명된 전력 관리부(140)의 보조 전력 유닛들(APU1 내지 APU6) 중 두 개의 보조 전력 유닛들(APU4 및 APU5)이 방전 테스트를 통과하지 못한 경우를 예시한다.
보조 전력 제어부(250)는 방전 테스트를 통과하지 못한 제4 및 제5 보조 전력 유닛(APU4 및 APU5)을 디스에이블할 수 있다. 도 10에서 음영으로 도시된 부분은 디스에이블된 제4 및 제5 보조 전력 유닛(APU4 및 APU5)을 나타낸다. 도 10에 예시된 바와 같이 보조 전력 유닛들이 불량으로 판정되어 메모리 시스템(110)의 안정적인 종료를 위해 필요한 최소 개수의 보조 전력 유닛들만이 인에이블될 수 있다. 본 발명의 실시예에 따르면, 최소 개수의 보조 전력 유닛들만이 인에이블된 경우 보조 전력 제어부(250)는 인에이블된 보조 전력 유닛들의 일부 방전 테스트를 수행할 수 있다.
도 11은 본 발명의 일 실시예에 따른 방전 테스트를 설명하기 위한 타이밍도이다. 도 11은 시간에 따른 보조 전력 유닛들의 각 캐패시터의 전위를 나타낸다.
도 11을 참조하면 제4 및 제5 보조 전력 유닛(APU4 및 APU5)은 디스에이블되어 있다. 보조 전력 제어부(250)는 소정 주기로 제1, 제2, 제3 및 제6 보조 전력 유닛(APU1, APU2, APU3 및 APU6)의 일부 방전 테스트를 수행할 수 있다.
도 12는 본 발명의 일 실시예에 따른 보조 전력 제어부(250)의 동작을 나타내는 도면이다.
단계 S1202에서, 보조 전력 제어부(250)는 보조 전력 유닛들을 테스트 그룹 및 동작 그룹으로 그루핑할 수 있다. 동작 그룹에 포함되는 보조 전력 유닛들의 개수는 메모리 시스템(110)의 무결성을 보장하기 위한 최소의 보조 전력 유닛들의 개수 이상이어야 한다.
단계 S1204에서, 보조 전력 제어부(250)는 테스트 그룹의 보조 전력 유닛들에 대해 완전 방전 테스트를 수행할 수 있다. 단계 S1204의 완전 방전 테스트 동작은 도 6의 단계 S602 내지 단계 S606의 세부 동작을 포함할 수 있다.
단계 S1206에서, 보조 전력 제어부(250)는 테스트 그룹의 보조 전력 유닛들이 완전 방전 테스트를 통과했는지 판단할 수 있다. 예를 들어, 보조 전력 제어부(250)는 보조 전력 유닛들에 포함된 각 캐패시터가 완전히 방전되는 데 걸리는 시간이 임계 시간 이상인지를 판단할 수 있다.
보조 전력 유닛들이 완전 방전 테스트를 통과한 경우(단계 S1206에서, "YES"), 보조 전력 제어부(250)는 단계 S1202에서 보조 전력 유닛들을 테스트 그룹 및 동작 그룹으로 다시 그루핑할 수 있다. 보조 전력 제어부(250)는 주기적으로 소정 개수의 보조 전력 유닛으로 구성된 테스트 그룹에 대해 단계 S1202 내지 단계 S1206을 반복 수행함으로써 모든 보조 전력 유닛들의 완전 방전 테스트를 수행할 수 있다.
완전 방전 테스트를 통과하지 못한 보조 전력 유닛이 있는 경우(단계 S1206에서, "NO"), 단계 S1208에서 보조 전력 제어부(250)는 완전 방전 테스트를 통과하지 못한 보조 전력 유닛을 디스에이블할 수 있다.
단계 S1210에서, 보조 전력 제어부(250)는 여분의 보조 전력 유닛이 있는지 판단할 수 있다. 예를 들어, 보조 전력 제어부(250)는 인에이블된 보조 전력 유닛의 개수가 메모리 시스템(110)에서 요구되는 최소 보조 전력 유닛 개수를 초과하는지 판단할 수 있다.
여분의 보조 전력 유닛이 있는 경우(단계 S1210에서, "YES"), 보조 전력 제어부(250)는 단계 S1202에서 인에이블된 보조 전력 유닛들을 테스트 그룹 및 동작 그룹으로 다시 그루핑할 수 있다. 보조 전력 제어부(250)는 주기적으로 소정 개수의 보조 전력 유닛으로 구성된 테스트 그룹에 대해 단계 S1202 내지 단계 S1206을 반복 수행하면서 인에이블된 모든 보조 전력 유닛들의 완전 방전 테스트를 수행할 수 있다.
여분의 보조 전력 유닛이 없는 경우(단계 S1210에서, "NO"), 보조 전력 제어부(250)는 주기적으로 인에이블된 보조 전력 유닛의 일부 방전 테스트를 수행할 수 있다.
보조 전력 유닛들의 마모가 심화되면 인에이블된 보조 전력 유닛의 개수가 최소 보조 전력 유닛 개수보다 적어질 수 있다. 실시 예에 따라, 인에이블된 보조 전력 유닛의 개수가 최소 보조 전력 유닛 개수보다 적은 경우 전력 관리부(140)는 프로세서(134)로 신호를 제공할 수 있다. 상기 신호에 응하여 프로세서(134)는 호스트로부터 수신되는 호스트 데이터를 메모리(138)에 버퍼링하고 메모리 장치(150)에 저장하는 대신, 호스트 데이터를 메모리 장치(150)에 곧바로 저장할 수 있다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)은 메모리 시스템(110)의 무결성을 보장하기 위한 최소한의 비상 전력보다 많은 양의 전력을 보유할 수 있도록 하는 복수의 캐패시터들을 포함할 수 있다. 메모리 시스템(110)은 복수의 캐패시터들을 최소한의 비상 전력을 공급할 수 있는 동작 그룹 및 방전 테스트를 위한 테스트 그룹으로 그루핑할 수 있다. 메모리 시스템(110)은 모든 캐패시터들이 완전 방전 테스트될 수 있도록 소정 주기로 상기 그루핑을 수행하면서 테스트 그룹의 완전 방전 테스트를 수행할 수 있다.
본 발명의 실시 예에 따르면, 메모리 시스템(110)에 포함된 모든 캐패시터들의 마모 정도가 정확히 판단될 수 있다. 그리고, 완전 방전 테스트를 수행하는 중 외부로부터의 전원 공급이 중단되더라도 메모리 시스템(110)은 동작 그룹의 캐패시터에 충전된 최소한의 비상 전력으로 메모리(138)에 저장된 휘발될 수 있는 데이터들을 메모리 장치(150)에 덤프(dump)함으로써 메모리 시스템(110)이 수신한 호스트 데이터의 무결성을 보장할 수 있다. 즉, 본 발명의 실시 예에 따르면 메모리 시스템(110)의 신뢰성이 향상될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
110: 메모리 시스템
130: 컨트롤러
150: 메모리 장치

Claims (18)

  1. 데이터를 저장하는 메모리 장치;
    상기 메모리 장치를 제어하는 컨트롤러;
    외부로부터 외부 전력을 공급받아, 상기 메모리 장치 및 상기 컨트롤러에 동작 전력을 공급하는 전력 관리부; 및
    상기 전력 관리부로부터 상기 외부 전력을 공급받아 저장하고, 상기 외부 전력 중단 시, 상기 전력 관리부로 보조 전력을 공급하는 복수의 보조 전력 유닛들을 포함하되,
    상기 전력 관리부는
    상기 복수의 보조 전력 유닛들 중 일부 보조 전력 유닛을 테스트 그룹으로 그룹화하여 관리하고, 상기 테스트 그룹의 보조 전력 유닛에 대해 완전 방전 테스트를 수행하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 전력 관리부는 상기 컨트롤러 내부에 구성되는 메모리 시스템.
  3. 제1항에 있어서,
    상기 전력 관리부는,
    상기 메모리 장치 및 상기 컨트롤러에 동작 전력을 공급하는 전력 공급부;
    상기 테스트 그룹의 보조 전력 유닛에 대해 상기 완전 방전 테스트를 수행하는 보조 전력 제어부를 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 보조 전력 제어부는,
    상기 복수의 보조 전력 유닛들 중 상기 테스트 그룹의 보조 전력 유닛을 제외한 보조 전력 유닛을 상기 보조 전력 공급을 위한 동작 그룹으로 상기 그룹화하여 관리하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 보조 전력 제어부는,
    시간의 흐름에 따라 상기 복수의 보조 전력 유닛들 모두에 대해 상기 완전 방전 테스트가 수행되도록 상기 테스트 그룹과 상기 동작 그룹을 주기적으로 변경하고,
    상기 테스트 그룹별로 상기 완전 방전 테스트를 수행하는 메모리 시스템.
  6. 제4항에 있어서,
    상기 보조 전력 제어부는,
    상기 완전 방전 테스트 결과에 대응하여 상기 동작 그룹 및 상기 테스트 그룹을 그룹화하는 메모리 시스템.
  7. 제4항에 있어서,
    상기 보조 전력 제어부는,
    상기 복수의 보조 전력 유닛들 중 상기 외부 전력 중단 시 상기 컨트롤러의 정보를 상기 메모리 장치에 저장하기 위해 필요한 최소 개수의 보조 전력 유닛을 상기 동작 그룹으로 상기 그룹화하고, 상기 복수의 보조 전력 유닛들 중 상기 동작 그룹을 제외한 보조 전력 유닛을 상기 테스트 그룹으로 상기 그룹화하는 메모리 시스템.
  8. 제4항에 있어서,
    상기 보조 전력 제어부는,
    상기 복수의 보조 전력 유닛들 중 상기 보조 전력을 상기 동작 전력으로 사용할 수 있기 위해 필요한 최소 개수의 보조 전력 유닛을 상기 동작 그룹으로 상기 그룹화하고, 상기 복수의 보조 전력 유닛들 중 상기 동작 그룹을 제외한 보조 전력 유닛을 상기 테스트 그룹으로 상기 그룹화하는 메모리 시스템.
  9. 제7항에 있어서,
    상기 보조 전력 제어부는,
    상기 완전 방전 테스트를 통과하지 못한 상기 보조 전력 유닛을 디스에이블하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 보조 전력 제어부는,
    상기 복수의 보조 전력 유닛들 중 인에이블된 보조 전력 유닛의 개수가 상기 최소 개수 이하인 경우 상기 인에이블된 보조 전력 유닛에 대해 일부 방전 테스트를 수행하는 메모리 시스템.
  11. 외부 전력 중단 시 내부에 보조 전력을 공급하는 복수의 보조 전력 유닛들을 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 복수의 보조 전력 유닛들 중 일부 보조 전력 유닛을 테스트 그룹으로 그룹화하는 단계; 및
    상기 테스트 그룹의 보조 전력 유닛에 대해 완전 방전 테스트를 수행하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 테스트 그룹의 보조 전력 유닛을 제외한 나머지 보조 전력 유닛을 상기 보조 전력 공급을 위한 동작 그룹으로 상기 그룹화하는 단계를 더 포함하는 동작 방법.
  13. 제12항에 있어서,
    시간의 흐름에 따라 상기 복수의 보조 전력 유닛들 모두에 대해 상기 완전 방전 테스트가 수행되도록 상기 테스트 그룹과 동작 그룹을 주기적으로 변경하는 단계
    를 더 포함하는 동작 방법.
  14. 제13항에 있어서,
    상기 완전 방전 테스트 결과에 대응하여 상기 동작 그룹 및 상기 테스트 그룹을 그룹화하는 단계
    를 더 포함하는 동작 방법.
  15. 제13항에 있어서,
    상기 테스트 그룹의 보조 전력 유닛을 제외한 보조 전력 유닛을 상기 보조 전력 공급을 위한 상기 동작 그룹으로 상기 그룹화하는 단계는
    상기 복수의 보조 전력 유닛들 중 상기 외부 전력 중단시 내부 휘발성 메모리의 정보를 상기 메모리 장치에 저장하기 위해 필요한 최소 개수의 보조 전력 유닛을 상기 동작 그룹으로 그룹화하는 단계를 포함하는
    동작 방법.
  16. 제13항에 있어서,
    상기 테스트 그룹의 보조 전력 유닛을 제외한 보조 전력 유닛을 상기 보조 전력 공급을 위한 상기 동작 그룹으로 상기 그룹화하는 단계는
    상기 복수의 보조 전력 유닛들 중 상기 보조 전력을 상기 동작 전력으로 사용할 수 있기 위해 필요한 최소 개수의 보조 전력 유닛을 상기 동작 그룹으로 그룹화하는 단계를 포함하는
  17. 제15항에 있어서,
    상기 완전 방전 테스트를 통과하지 못한 상기 보조 전력 유닛을 디스에이블하는 단계
    를 더 포함하는 동작 방법.
  18. 제17항에 있어서,
    상기 복수의 보조 전력 유닛들 중 인에이블된 보조 전력 유닛의 개수가 상기 최소 개수 이하인 경우 상기 인에이블된 보조 전력 유닛들에 대해 일부 방전 테스트를 수행하는 단계
    를 더 포함하는 동작 방법.

KR1020190082001A 2019-07-08 2019-07-08 메모리 시스템 및 메모리 시스템의 동작방법 KR20210006121A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082001A KR20210006121A (ko) 2019-07-08 2019-07-08 메모리 시스템 및 메모리 시스템의 동작방법
US16/810,929 US11327544B2 (en) 2019-07-08 2020-03-06 Memory system and operation method thereof
CN202010399389.7A CN112201284B (zh) 2019-07-08 2020-05-12 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082001A KR20210006121A (ko) 2019-07-08 2019-07-08 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20210006121A true KR20210006121A (ko) 2021-01-18

Family

ID=74005858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082001A KR20210006121A (ko) 2019-07-08 2019-07-08 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11327544B2 (ko)
KR (1) KR20210006121A (ko)
CN (1) CN112201284B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018076239A1 (en) * 2016-10-27 2018-05-03 Micron Technology, Inc. Erasing memory cells
KR20200091679A (ko) * 2019-01-23 2020-07-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102374076B1 (ko) 2021-07-29 2022-03-14 삼성전자주식회사 보조 전원 장치의 불량 방지 회로를 포함하는 스토리지 장치 및 보조 전원 장치의 제어 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260199A (ja) * 1999-03-04 2000-09-22 Nec Corp 半導体記憶装置
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
KR100464411B1 (ko) * 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치
US7484138B2 (en) * 2006-06-09 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for improving reliability of memory device
US7830732B2 (en) * 2009-02-11 2010-11-09 Stec, Inc. Staged-backup flash backed dram module
US8169839B2 (en) * 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
CN101876846A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 电脑电源及其上的备用电压放电电路
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
US8065562B2 (en) * 2009-06-26 2011-11-22 Seagate Technology Llc Systems, methods and devices for backup power control in data storage devices
US8479032B2 (en) * 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
US9117551B2 (en) * 2012-01-13 2015-08-25 Mitsubishi Electric Corporation SRAM memory card and voltage monitoring circuit
KR20180074301A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 배터리 이상 상태 확인 방법 및 장치
US10283173B2 (en) * 2017-04-19 2019-05-07 Seagate Technologies Llc Intelligent backup capacitor management
US10705129B2 (en) * 2017-09-13 2020-07-07 Toshiba Memory Corporation Techniques for testing PLP capacitors
US11394236B2 (en) * 2017-10-02 2022-07-19 Enatel Modular power systems
US10720614B2 (en) * 2018-09-28 2020-07-21 Daniel Francis Roddy Portable modular energy storage
US10573859B2 (en) * 2018-07-03 2020-02-25 Daniel Francis Roddy Portable modular energy storage
CN109509508A (zh) * 2018-12-03 2019-03-22 浪潮电子信息产业股份有限公司 一种ssd的异常掉电测试方法、装置、介质及设备
US10921383B2 (en) * 2019-03-07 2021-02-16 Mitsubishi Electric Research Laboratories, Inc. Battery diagnostic system for estimating capacity degradation of batteries
US11218019B2 (en) * 2019-07-29 2022-01-04 Micron Technology, Inc. Power backup architecture using capacitor

Also Published As

Publication number Publication date
US20210011537A1 (en) 2021-01-14
US11327544B2 (en) 2022-05-10
CN112201284A (zh) 2021-01-08
CN112201284B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US20150113207A1 (en) Operating method of data storage device
CN107168886B (zh) 数据存储装置及其操作方法
US20170220274A1 (en) Data storage device and operating method thereof
CN107544919B (zh) 数据储存装置的数据储存方法
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102671743B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20170037159A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11163646B2 (en) Memory system for detecting erased page including memory cells with distorted threshold voltages, and operation method thereof
US20220085645A1 (en) Power backup architecture using capacitor
CN107240420B (zh) 数据存储装置及其操作方法
US10664391B2 (en) Controller and operating method thereof
WO2016069196A1 (en) Method and system for throttling power consumption
CN112201284B (zh) 存储器系统及其操作方法
KR20190088184A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US9940039B2 (en) Method and data storage device with enhanced data retention
US20160179596A1 (en) Operating method of data storage device
US20190354475A1 (en) Data storing method and data storing apparatus for reducing power consumption in sudden power-off
US20200327065A1 (en) Memory system and operating method thereof
US11069398B2 (en) Controller and operating method thereof
KR102373315B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107045484B (zh) 数据存储装置
CN110196816B (zh) 控制器、其操作方法以及包括控制器的存储器系统
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal