CN112201284B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN112201284B
CN112201284B CN202010399389.7A CN202010399389A CN112201284B CN 112201284 B CN112201284 B CN 112201284B CN 202010399389 A CN202010399389 A CN 202010399389A CN 112201284 B CN112201284 B CN 112201284B
Authority
CN
China
Prior art keywords
auxiliary power
power
circuits
group
power circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010399389.7A
Other languages
English (en)
Other versions
CN112201284A (zh
Inventor
全贞浩
金达坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112201284A publication Critical patent/CN112201284A/zh
Application granted granted Critical
Publication of CN112201284B publication Critical patent/CN112201284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文描述了存储器系统及其操作方法。一种存储器系统可以包括：适于存储数据的存储器设备；适于控制存储器设备的控制器；适于接收外部功率并且向存储器设备和控制器供应操作功率的功率管理器；以及适于从功率管理器接收操作功率、存储所接收的功率以及在外部功率被移除时向功率管理器供应辅助功率的多个辅助功率电路。功率管理器可以将多个辅助功率电路之中所选择的辅助功率电路进行分组和管理为测试组，并且对所选择的辅助功率电路执行完全放电测试。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2019年7月8日提交的韩国专利申请号10-2019-0082001的优先权，其全部内容通过引用并入本文。
技术领域
各种实施例涉及存储器系统。
背景技术
计算机环境范例已过渡到普适计算，这使得计算系统能够随时随地被使用。结果，诸如移动电话、数码相机和膝上型计算机的便携式电子设备的使用迅速增加。这些便携式电子设备通常使用具有一个或多个存储器设备的存储器系统来存储数据。存储器系统可以用作便携式电子设备的主存储器设备或辅助存储器设备。
由于它们没有移动部件，因此存储器系统提供诸如出色的稳定性和耐用性、高信息访问速度以及低功耗等优点。具有这样的优点的存储器系统的示例包括通用串行总线(USB)存储器设备、具有各种接口的存储器卡以及固态驱动器(SSD)。
发明内容
各个实施例针对即使在突然断电(SPO)的情况下也能够通过保证稳定的系统关闭来确保可靠性的存储器系统及其操作方法。
在一个实施例中，一种存储器系统可以包括：适于存储数据的存储器设备；适于控制存储器设备的控制器；适于接收外部功率并且向存储器设备和控制器供应操作功率的功率管理器；以及适于从功率管理器接收操作功率、存储所接收的功率以及在外部功率被移除时向功率管理器供应辅助功率的多个辅助功率电路，其中功率管理器将多个辅助功率电路之中所选择的辅助功率电路分组和管理为测试组，并且可以对所选择的辅助功率电路执行完全放电测试。
在一个实施例中，提供了一种存储器系统的操作方法，存储器系统包括多个辅助功率电路，多个辅助功率电路用于在外部功率被移除时向存储器系统供应辅助功率。操作方法可以包括：将多个辅助功率电路之中所选择的辅助功率电路分组为测试组；以及对所选择的辅助功率电路执行完全放电测试。
在一个实施例中，一种存储器系统包括：存储器设备；以及耦合到存储器设备的控制器，包括：适于接收外部功率并且向存储器设备和控制器供应操作功率的功率管理器；以及各自适于从功率管理器接收操作功率、将操作功率充电作为辅助功率并且响应于外部功率关闭而向功率管理器供应辅助功率的多个辅助功率电路，其中功率管理器对多个辅助功率电路之中所选择的辅助功率电路执行放电测试操作，使得多个辅助功率电路中的全部被测试。
附图说明
图1是示意性地图示根据实施例的存储器系统的图。
图2是示意性地图示根据实施例的功率管理器的图。
图3是图示根据实施例的存储器系统的操作的流程图。
图4是图示存储器系统的功率随时间变化的时序图。
图5是图示根据实施例的辅助功率单元的结构的图。
图6是图示辅助功率控制器的放电测试操作的流程图。
图7是图示根据实施例的放电测试的时序图。
图8是示意性地图示根据实施例的功率管理器的结构的图。
图9是图示根据实施例的放电测试的时序图。
图10是示意性地图示根据实施例的功率管理器的结构的图。
图11是图示根据实施例的放电测试的时序图。
图12是图示根据实施例的辅助功率控制器的操作的流程图。
具体实施方式
在下文中，将参考附图来详细描述本发明的实施例。应当注意，以下描述将集中于理解根据实施例的操作所需的部分，并且将排除其他部分的描述，以免不必要地模糊本公开的主题。我们注意到，本发明可以以不同的形式和变型来实施，并且不应被解释为限于本文中阐述的实施例。而是，提供了所描述的实施例，使得本公开将是透彻和完整的，并且将本发明充分传达给本发明所属领域的技术人员。
注意，对“一个实施例”、“另一实施例”等的引用不一定意味着仅一个实施例，并且对任何这样的短语的不同引用不一定针对相同的实施例。
在下文中，将参考附图来更详细地描述各种实施例。
图1是示意性地图示根据实施例的存储器系统110的图。
参考图1，存储器系统110可以响应于主机的请求而操作以存储用于主机的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)设备、通用闪存(UFS)设备、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储器卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型MMC。SD卡可以包括小型SD卡和微型SD卡。
存储器系统110可以由各种类型的存储设备来体现。这样的存储设备的示例可以包括但不限于易失性存储器设备(例如，动态随机存取存储器(DRAM)和静态RAM(SRAM))以及非易失性存储器设备(例如，只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪存)。闪存可以具有3维(3D)堆叠结构。
主机可以包括各种便携式电子设备(例如，移动电话、MP3播放器和膝上型计算机)中的任一个、或者各种非便携式电子设备(例如，台式计算机、游戏机、电视(TV)、和投影仪)中的任一个。
主机可以包括至少一个操作系统(OS)，至少一个操作系统可以管理和控制主机的整体功能和操作，并且使用数据处理系统100或存储器系统110在主机和用户之间提供操作。OS可以支持与使用目的和用途相对应的功能和操作。例如，根据主机的移动性，OS可以分为通用OS和移动OS。根据环境，通用OS可以分为个人OS和企业OS。
存储器系统110可以包括存储器设备150和控制器130。控制器130可以包括经由内部总线可操作地耦合的主机接口132、处理器134、存储器接口136和存储器138。此外，控制器130可以包括功率管理器140和辅助功率组270。备选地，可以在控制器130的外部配置功率管理器140和辅助功率组270。存储器设备150可以存储用于主机的数据，并且控制器130可以控制将数据存储到存储器设备150中。功率管理器140可以从主机接收外部功率，并且向存储器设备150和控制器130供应操作功率。辅助功率组270可以从功率管理器140接收操作功率，并且存储所接收的操作功率。此外，当移除外部功率的供应时，辅助功率组270可以将辅助功率供应给功率管理器140。
控制器130和存储器设备150可以集成到单个半导体设备中。例如，控制器130和存储器设备150可以集成为一个半导体设备来构成固态驱动器(SSD)。当存储器系统110用作SSD时，可以改进连接到存储器系统110的主机的操作速度。另外，控制器130和存储器设备150可以集成为一个半导体设备来构成存储器卡。例如，控制器130和存储器设备150可以构成存储器卡，诸如个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC)(包括尺寸减小的MMC(RS-MMC)和微型MMC)、安全数字(SD)卡(包括小型SD卡、微型SD卡和SDHC卡)或通用闪存(UFS)设备。
根据实现，功率管理器140和辅助功率组270可以被配置在控制器130的外部或内部。图1图示了在控制器130中配置了功率管理器140和辅助功率组270的情况。
存储器设备150可以是非易失性存储器设备，并且即使未提供功率也可以保持存储在其中的数据。存储器设备150可以通过写入操作存储从主机提供的数据，并且可以通过读取操作将存储在其中的数据提供给主机。存储器设备150可以包括多个存储器块，每个存储器块可以包括多个页，并且每个页可以包括耦合到字线的多个存储器单元。在一个实施例中，存储器设备150可以是闪存。闪存可以具有3维(3D)堆叠结构。
换言之，控制器130可以响应于从主机102接收的请求来控制存储器设备150。控制器130可以执行前台操作作为与从主机接收的命令相对应的命令操作。控制器130可以控制存储器设备150的读取、编程、擦除操作。
控制器130可以通过被实现为微处理器或CPU的处理器134对存储器设备150执行后台操作。例如，对存储器设备150执行的后台操作可以包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射刷新操作或坏块管理操作。
主机接口132可以被配置为处理主机的命令和数据。主机接口132可以通过各种接口协议中(例如，通用串行总线(USB)、多媒体卡(MMC)、外围部件快速互连(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串行连接的SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小磁盘接口(ESDI)和集成驱动电子设备(IDE))的一个或多个与主机通信。
主机接口132可以通过被称为主机接口层(HIL)的固件来被驱动，以便与主机交换数据。
处理器134可以控制存储器系统110的整体操作。处理器134可以驱动固件以控制存储器系统110的整体操作。固件可以被称为闪存转换层(FTL)。处理器134可以被实现为微处理器或中央处理单元(CPU)。
存储器接口136可以用作用于将控制器130和存储器设备150对接使得控制器130响应于来自主机102的请求来控制存储器设备150的存储器/存储接口。当存储器设备150是闪存(例如，NAND闪存)时，存储器接口136可以在处理器134的控制下生成用于存储器设备150的控制信号并且对待提供给存储器设备150的数据进行处理。存储器接口136可以用作用于处理控制器130和存储器设备150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，存储器接口136可以支持控制器130和存储器设备150之间的数据传输。
存储器接口136可以通过被称为闪存接口层(FIL)的固件来被驱动，以便与存储器设备150交换数据。
在一个实现中，存储器接口136可以包括能够检测和纠正从存储器设备150读取的数据中包含的错误的纠错码(ECC)部件。换言之，ECC部件可以通过在ECC编码处理期间使用的ECC值，对从存储器设备150读取的数据执行纠错解码过程。根据纠错解码过程的结果，ECC部件可以输出信号，例如，纠错成功/失败信号。当错误位的数目大于可纠错位的阈值时，ECC部件可以不纠正错误位，并且可以输出纠错失败信号。
存储器138可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以控制存储器设备150以响应于来自主机的请求而执行读取、编程和擦除操作。控制器130可以将从存储器设备150读取的数据提供给主机、可以将从主机提供的数据存储到存储器设备150中。存储器138可以存储控制器130和存储器设备150执行这些操作所需的数据。
存储器138可以由易失性存储器来体现。例如，存储器138可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来体现。存储器138可以被设置在控制器130之内或之外。图1例示了设置在控制器130内的存储器138。备选地，存储器138可以由具有在存储器138和控制器130之间传输数据的存储器接口的外部易失性存储器来体现。
功率管理器140可以将从主机输入的功率提供给存储器系统110。
功率管理器140可以在正常操作期间从主机接收外部功率，并且将操作功率传输到控制器130和存储器设备150。例如，功率管理器140可以提供存储器设备150的编程电压、读取电压和擦除电压，并且提供用于驱动处理器134的功率和用于保持存储器138中存储的数据的功率。
功率管理器140可以在正常操作期间利用外部功率对辅助功率组270充电。
辅助功率组270可从功率管理器140接收操作功率并存储所接收的操作功率，并且当外部功率被移除时，将辅助功率提供给功率管理器140。例如，辅助功率组270可以包括电容器。
当检测到突然断电(SPO)时，功率管理器140可以将辅助功率组270的辅助功率传输到控制器130和存储器设备150。控制器130可以使用辅助功率组270来稳定地关闭存储器系统110。例如，存储器138可以存储已与来自主机的写入请求一起接收、但尚未编程到存储器设备150的写入数据。控制器130可以使用辅助功率组270将存储器138中存储的写入数据存储到存储器设备150中，并且关闭存储器系统110。控制器130可以在写入数据消逝之前将写入数据存储在存储器设备150中，从而针对主机的请求保持存储器系统110的完整性。
当辅助功率组270中的电容器损耗时，在SPO的情况下，功率管理器140可能无法向存储器系统110提供足够的辅助功率。功率管理器140可以执行放电测试以用于周期性地检查辅助功率组270的损耗量，以便保证存储器系统110的稳定关闭。
当在预定或设置的时段中使每个电容器放电时，功率管理器140可以在放电测试期间确定在电容器放电时是否可以供应足够的功率。
例如，功率管理器140可以执行完全放电测试以测量直到电容器完全放电所需的时间。当在执行完全放电测试时发生SPO时，功率管理器140可能无法保证存储器系统110的稳定关闭。
对于另一示例，功率管理器140可以执行部分放电测试以用于测量直到电容器被部分放电为止所需的时间，以便保留最小功率量来保证存储器系统110的稳定关闭。部分放电测试的准确性可能低于完全放电测试的准确性。因此，在某些部分放电测试期间，实际上不能向存储器系统110提供足够功率的电容器可能被确定为未损耗的电容器。因此，即使当功率管理器140基于部分放电测试确定电容器的损耗水平时，也可能难以保证存储器系统110的稳定关闭。
根据本公开的实施例，辅助功率组270可以包括多个辅助功率电路。辅助功率电路的数目可以大于确保存储器系统110稳定关闭所需的辅助功率电路的最小数目。功率管理器140可以对辅助功率组270周期性地执行放电测试。功率管理器140可以在执行放电测试时保留最小数目的辅助功率电路的功率，并且对备用的辅助功率电路执行完全放电测试。功率管理器140可以周期性地改变要经受完全放电测试的辅助功率电路，以便对所有辅助功率电路执行完全放电测试。
根据本公开的实施例，功率管理器140可以执行完全放电测试，并且因此保证已通过放电测试的所有辅助功率电路的低损耗水平。由于即使在执行完全放电测试时，功率管理器140仍可以保留足够的辅助功率，所以在系统关闭的情况下(例如，当外部功率的供应在放电测试期间被移除时)，功率管理器140可以向存储器系统110供应足够的辅助功率。因此，可以增强存储器系统110的可靠性。
图2是示意性地图示根据本公开的实施例的功率管理器140和辅助功率组270的图。
参考图2，功率管理器140可以包括外部电源210、内部电源230和辅助功率控制器250。
外部电源210可以从主机接收外部功率EXTERNAL_POWER并对辅助功率组270充电，并且向内部电源230提供用于驱动存储器系统110的操作功率OPERATION_POWER。
外部电源210可以确定外部功率EXTERNAL_POWER是否被充分地供应。当确定外部功率EXTERNAL_POWER的供应已被移除时(例如，在SPO的情况下)，外部电源210可以将辅助功率AUXILIARY_POWER作为操作功率OPERATION_POWER提供给内部电源230。将参考图3和图4来详细描述当存储器系统110正常操作时的外部电源210的操作以及当外部功率EXTERNAL_POWER的供应突然被移除时的外部电源210的操作。
内部电源230可以接收操作功率OPERATION_POWER，生成操作存储器系统110的部件所需的操作电压，并且将操作电压提供给存储器系统110的相应部件。例如，内部电源230可以生成编程电压、读取电压和擦除电压，并且将所生成的电压提供给存储器设备150。
辅助功率组270可以包括多个辅助功率电路APU1至APU6。将参考图5来详细描述辅助功率电路的结构。辅助功率组270可以包括足够数目的辅助功率电路APU1至APU6，以保持比稳定地关闭存储器系统110所需的最小功率量更大的辅助功率量。例如，存储器系统110可能需要功率来将在可以被实现为易失性存储器的存储器138中存储的数据存储在存储器设备150中，以便稳定地关闭系统。图2的示例基于至少需要四个辅助功率电路来关闭存储器系统110的假设。
辅助功率控制器250可以对辅助功率电路APU1至APU6执行放电测试。当执行放电测试时，辅助功率控制器250可以将辅助功率电路APU1至APU6中的一些分组为测试组，并且将其他辅助功率电路分组为操作组。当执行放电测试时，测试组可以指示经受完全放电测试的辅助功率电路的组。操作组可以指示即使在对测试组执行完全放电测试时突然移除了外部功率EXTERNAL_POWER的供应，也供应用于关闭存储器系统110的功率的辅助功率电路的组。每当执行放电测试时，辅助功率控制器250可以将辅助功率电路APU1至APU6分组为测试组和操作组，并且对测试组执行完全放电测试。每当执行放电测试时，辅助功率控制器250可以将不同的辅助功率电路分组为测试组，从而控制所有辅助功率电路APU1至APU6周期性地进行完全放电测试。由于辅助功率控制器250可以控制所有辅助功率电路APU1至APU6以周期性地经历完全放电测试，因此可以维持存储器系统110的完整性。将参考图6和图7来详细描述根据本公开的实施例的放电测试。
辅助功率控制器250可以根据辅助功率电路APU1至APU6的放电测试结果来选择性地启用和禁用辅助功率电路APU1至APU6。根据缺陷的类型，未通过放电测试的有缺陷的辅助功率电路的电容器可能类似于短路或开路进行操作。当某个电容器类似于短路进行操作，使得没有电流流向对应电容器时，即使在紧急情况下并联耦合到对应电容器的正常电容器也可能无法供电。根据实施例，辅助功率控制器250可以选择性地禁用有缺陷的辅助功率电路。
当某些辅助功率电路被禁用时，根据所启用的辅助功率电路的数目，辅助功率控制器250可以改变用于测试组和操作组的分组方法或改变放电测试方法。将参考图8至图12来详细描述根据本公开的实施例的辅助功率控制器250的操作。
图3是图示根据实施例的存储器系统100的操作的流程图。
参考图3，在步骤S302中，存储器系统110可以正常操作。当外部功率稳定地且充分地被供应而没有任何中断或移除时，存储器系统110可以正常操作。当存储器系统110正常操作时，外部电源210可以接收外部功率EXTERNAL_POWER以对辅助功率组270充电，并且将外部功率EXTERNAL_POWER作为操作功率OPERATION_POWER提供给内部电源230。内部电源230可以接收操作功率OPERATION_POWER，生成存储器系统110的操作所需的功率，并且将所生成的功率提供给存储器系统110的部件。辅助功率控制器250可以对辅助功率电路周期性地执行放电测试。在步骤S304中，外部电源210可以基于外部功率EXTERNAL_POWER的电势来检测外部功率EXTERNAL_POWER的供应是否被移除，即，是否发生了突然断电(SPO)。
当未检测到SPO时(步骤S304中为“否”)，存储器系统110可以在步骤S302中继续正常操作。
当检测到SPO时(步骤S304中为“是”)，在步骤S306中，外部电源210可以将辅助功率AUXILIARY_POWER作为操作功率OPERATION_POWER提供给内部电源230。外部电源210可以向控制器130提供SPO信号。
在步骤S308中，控制器130可以使用源自辅助功率AUXILIARY_POWER的操作功率OPERATION_POWER将在存储器138中存储的数据存储到存储器设备150中，并且关闭存储器系统110。存储器138可以存储已从主机接收的并且尚未被存储在存储器设备150中的数据。尽管发生SPO，但是控制器130可以在主机数据消逝之前将在存储器138中存储的主机数据存储到存储器设备150中，从而保持存储器系统110的完整性。
图4是图示存储器系统110的功率随时间变化的时序图。
在外部功率EXTERNAL_POWER作为操作功率OPERATION_POWER被提供给外部电源210时，存储器系统110可以被接通(POWER_ON)。辅助功率AUXILIARY_POWER可以由外部电源210存储。
当外部功率EXTERNAL_POWER被稳定地供应时，存储器系统110可以使用源自外部功率EXTERNAL_POWER的操作功率OPERATION_POWER执行正常操作。由于辅助功率控制器250周期性地执行放电测试，因此辅助功率AUXILIARY_POWER可以重复地增加和/或减小。在放电测试期间，测试组中的辅助功率电路可以完全放电，但是操作组中的辅助功率电路的充电状态可以保持。因此，整个辅助功率AUXILIARY_POWER可能不会降低到预定水平或更小。
当检测到SPO时(即，未提供外部功率EXTERNAL_POWER)，控制器130可以使用源自辅助功率AUXILIARY_POWER的操作功率OPERATION_POWER进行操作。
图5是示意性地图示根据实施例的辅助功率电路的结构的图。在下文中，以图2中所示的第一辅助功率电路APU1的结构作为示例来描述辅助功率电路的结构。然而，第二辅助功率电路APU2至第六辅助功率电路APU6可以具有与第一辅助功率电路APU1相同的结构。
参考图5，第一辅助功率电路APU1可以包括第一电容器C1、晶体管和放电器DISCHARGER。Vstore是当第一电容器C1存储阈值以上的辅助功率时的电压。
第一电容器Cl可以是用于存储辅助功率的大电容器。取决于实现，聚合物钽电容器可以用作第一电容器C1。
晶体管可以串联耦合到第一电容器C1。晶体管可以用作用于基于来自辅助功率控制器250的第一使能信号EN1而对流向第一电容器C1的电流进行调节的开关。
放电器DISCHARGER可以响应于辅助功率控制器250的控制来使第一电容器C1放电，以用于进行放电测试。
图6是图示辅助功率控制器250的放电测试操作的流程图。
参考图6，在步骤S602中，辅助功率控制器250可以控制放电器DISCHARGER以使辅助功率电路的电容器放电。根据辅助功率控制器250是执行完全放电测试还是部分放电测试，放电器DISCHARGER可以在完全放电测试中使电容器完全放电，或者在部分放电测试中使电容器放电直到电容器的电势达到预定电势。
在步骤S604中，辅助功率控制器250可以测量直到电容器放电到阈值为止所需的时间。
在步骤S606中，辅助功率控制器250可以停止放电器DISCHARGER的操作，从而对电容器充电。当发生SPO时，经充电的电容器可以向存储器系统110供电，从而维持存储器系统110的完整性。
图7是用于描述根据实施例的放电测试的时序图。图7图示了辅助功率电路的电容器的电势随时间变化。对于图7的放电测试，图2的辅助功率控制器250可以在预定时段内将辅助功率电路分为测试组和操作组，以便执行完全放电测试。在功率管理器140的示例中，需要最少四个辅助功率电路来稳定地关闭存储器系统110。因此，需要最少四个辅助功率电路属于操作组。例如，图7图示了以下情况，辅助功率控制器250将多个辅助功率电路周期性地划分为包括四个辅助功率电路的操作组和包括两个辅助功率电路的测试组，以便执行放电测试。
参考图7，辅助功率控制器250可以在第一时间点T1处，将多个辅助功率电路中的第一辅助功率电路APU1和第二辅助功率电路APU2确定为测试组并且将第三辅助功率电路APU3至第六辅助功率电路APU6确定为操作组。第一电容器C1至第六电容器C6可以与第一辅助功率电路APU1至第六辅助功率电路APU6相关联。辅助功率控制器250可以通过控制第一辅助功率电路APU1和第二辅助功率电路APU2的放电器DISCHARGER以使相应辅助功率电路完全放电来执行完全放电测试。
在针对第一辅助功率电路APU1和第二辅助功率电路APU2的完全放电测试期间，可能发生存储器系统110的SPO。尽管在完全放电测试期间发生了SPO，但是外部电源210可以供应辅助功率AUXILIARY_POWER作为操作功率OPERATION_POWER。由于即使第一辅助功率电路APU1和第二辅助功率电路APU2被放电，第三辅助功率电路APU3至第六辅助功率电路APU6被充电，因此可以稳定地关闭存储器系统110。
在第二时间点T2处，辅助功率控制器250可以将多个辅助功率电路中的第三辅助功率电路APU3和第四辅助功率电路APU4确定为测试组，将第一辅助功率电路APU1、第二辅助功率电路APU2、第五辅助功率电路APU5和第六辅助功率电路APU6确定为操作组，并且对测试组执行完全放电测试。
在第三时间点T3处，辅助功率控制器250可以将多个辅助功率电路中的第五辅助功率电路APU5和第六辅助功率电路APU6确定为测试组，将第一辅助功率电路APU1至第四辅助功率电路APU4确定为操作组，并且对测试组执行完全放电测试。
根据本公开的实施例，存储器系统110可以在预定时段内对所有辅助功率电路执行完全放电测试，从而保证辅助功率电路的辅助供电能力。当对测试组执行完全放电测试时，即使在完全放电测试期间发生SPO，存储器系统110也可以保持操作组的功率，并且因此保持存储器系统110的完整性。
图8是示意性地图示根据实施例的功率管理器140的结构的图。例如，图8图示了功率管理器140中的辅助功率电路APU1至APU6之中的一个辅助功率电路APU4未通过放电测试的情况。
辅助功率控制器250可以禁用未通过放电测试的第四辅助功率电路APU4。在图8中，阴影部分指示禁用的第四辅助功率电路APU4。
图9是图示根据实施例的放电测试的时序图。例如，图9图示了辅助功率电路的电容器的电势随时间变化。
对于图9的放电测试，图8的辅助功率控制器250可以在预定时段内将辅助功率电路划分为测试组和操作组，以便执行完全放电测试。在功率管理器140的示例中，需要最少四个辅助功率电路属于操作组。辅助功率控制器250可以将多个辅助功率电路划分为包括四个辅助功率电路的操作组和包括一个辅助功率电路的测试组，以便执行放电测试。
参考图9，辅助功率控制器250可以在第一时间点T1处，将第一辅助功率电路APU1确定为测试组，并将第二辅助功率电路APU2、第三辅助功率电路APU3、第五辅助功率电路APU5和第六辅助功率电路APU6确定为操作组。第一电容器C1至第六电容器C6可以与第一辅助功率电路APU1至第六辅助功率电路APU6相关联。如图9所示，第四辅助功率电路APU4被禁用。辅助功率控制器250可以通过控制第一辅助功率电路APU1的放电器DISCHARGER以使第一辅助功率电路APU1完全放电来执行完全放电测试。
如第一辅助功率电路APU1的情况，辅助功率控制器250可以对第二辅助功率电路APU2、第三辅助功率电路APU3、第五辅助功率电路APU5和第六辅助功率电路APU6周期性地执行完全放电测试。
图10是示意性地图示了根据本公开的实施例的功率管理器140的结构的图。例如，图10图示了功率管理器140中的辅助功率电路APU1至APU6之中的两个辅助功率电路APU4和APU5未通过放电测试的情况。
对于图10的放电测试，辅助功率控制器250可以禁用未通过放电测试的第四辅助功率电路APU4和第五辅助功率电路APU5。在图10中，阴影部分指示禁用的第四辅助功率电路APU4和第五辅助功率电路APU5。如图10所示，辅助功率电路可以被确定为有缺陷的辅助功率电路，使得稳定关闭存储器系统110所需的最小数目的辅助功率电路仅被启用。根据本公开的实施例，当仅最小数目的辅助功率电路被启用时，辅助功率控制器250可以对启用的辅助功率电路执行部分放电测试。
图11是图示根据实施例的放电测试的时序图。例如，图11图示了辅助功率电路的电容器的电势随时间变化。
参考图11，第四辅助功率电路APU4和第五辅助功率电路APU5被禁用。辅助功率控制器250可以在预定时段内对第一辅助功率电路APU1、第二辅助功率电路APU2、第三辅助功率电路APU3和第六辅助功率电路APU6执行部分放电测试。
图12是图示根据实施例的辅助功率控制器250的操作的流程图。
参考图12，在步骤S1202中，辅助功率控制器250可以将辅助功率电路划分为测试组和操作组。操作组中的辅助功率电路的数目必须大于或等于用于维持存储器系统110的完整性的辅助功率电路的最小数目。
在步骤S1204中，辅助功率控制器250可以对测试组的辅助功率电路执行完全放电测试。步骤S1204的完全放电测试操作可以包括图6中的步骤S602、S604和S606的子操作。
在步骤S1206中，辅助功率控制器250可以确定测试组的辅助功率电路是否通过了完全放电测试。例如，辅助功率控制器250可以确定直到相应辅助功率电路中的电容器被完全放电为止所需的时间是否大于或等于阈值时间。
当辅助功率电路通过完全放电测试时(步骤S1206中为“是”)，在步骤S1202中，辅助功率控制器250可以将辅助功率电路再次划分为测试组和操作组。辅助功率控制器250可以通过对包括预定数目的辅助功率电路的测试组周期性地重复步骤S1202、S1204和S1206来对所有辅助功率电路执行完全放电测试。
当存在未通过完全放电测试的辅助功率电路时(步骤S1206中为“否”)，在步骤S1208中，辅助功率控制器250可以禁用未通过完全放电测试的辅助功率电路。
在步骤S1210中，辅助功率控制器250可以确定是否存在备用辅助功率电路。例如，辅助功率控制器250可以确定启用的辅助功率电路的数目是否超过存储器系统110所需的辅助功率电路的最小数目。
当存在备用辅助功率电路时(步骤S1210中为“是”)，辅助功率控制器250可以在步骤S1202中将启用的辅助功率电路再次划分为测试组和操作组。辅助功率控制器250可以通过对包括预定数目的辅助功率电路的测试组周期性地重复步骤S1202、S1204和S1206来对所有启用的辅助功率电路执行完全放电测试。
当不存在备用辅助功率电路时(步骤S1210中为“否”)，辅助功率控制器250可以在步骤S1212中对启用的辅助功率电路周期性地执行部分放电测试。
当辅助功率电路的损耗水平增加时，启用的辅助功率电路的数目可能小于辅助功率电路的最小数目。在一个实施例中，当启用的辅助功率电路的数目小于辅助功率电路的最小数目时，功率管理器140可以向处理器134提供信号。响应于该信号，处理器134可以将从主机接收的主机数据直接存储在存储器设备150中，而不是将主机数据缓冲在存储器138中并将所缓冲的数据存储在存储器设备150中。
根据一个实施例，存储器系统110可以包括多个电容器，以保持比用于维持存储器系统110的完整性的最小紧急功率量更大的功率量。存储器系统110可以将多个电容器分组为能够供应最小紧急功率量的操作组和用于放电测试的测试组。存储器系统110可以在预定时段内在执行分组时对测试组执行完全放电测试，使得可以对所有电容器执行完全放电测试。
根据本公开的一个实施例，可以准确地确定存储器系统110中的所有电容器的损耗水平。尽管在执行完全放电测试时从外部移除电源，但是存储器系统110可以使用操作组的电容器中存储的最小紧急功率量来将存储器138中存储的易失性数据转储到存储器设备150中，从而保持由存储器系统110接收的主机数据的完整性。即，根据本公开的一个实施例，可以改进存储器系统110的可靠性。
根据各个实施例，可以提供即使在SPO的情况下也可以通过保证稳定的系统关闭来确保可靠性的存储器系统及其操作方法。
可以在正常操作期间存储紧急功率并且在外部功率被移除时向控制器和存储器设备提供紧急功率的存储器系统即使在放电测试期间也可以保持紧急功率。尽管在放电测试期间外部功率的供应被突然移除，但是存储器系统可以使用紧急功率来执行系统关闭，从而维持内部数据的完整性。
尽管已出于例示性目的描述了各种实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (15)

1.一种存储器系统，包括：
存储器设备，适于存储数据；
控制器，适于控制所述存储器设备；
功率管理器，适于接收外部功率，并且向所述存储器设备和所述控制器供应操作功率；以及
多个辅助功率电路，适于从所述功率管理器接收所述操作功率，存储所接收的功率，并且在所述外部功率被移除时向所述功率管理器供应辅助功率，
其中所述功率管理器将所述多个辅助功率电路之中选择的辅助功率电路分组和管理为测试组，并且对所述选择的辅助功率电路执行完全放电测试，
其中所述功率管理器包括：
辅助功率控制器，适于对所述选择的辅助功率电路执行所述完全放电测试，
其中所述辅助功率控制器适于将其余辅助功率电路分组和管理为用于供应所述辅助功率的操作组，所述其余辅助功率电路是所述多个辅助功率电路之中除了所述选择的辅助功率电路之外的辅助功率电路，以及
其中所述辅助功率控制器适于周期性地改变所述测试组和所述操作组，使得随着时间的流逝，对所述辅助功率电路中的全部执行所述完全放电测试，并且针对每个测试组执行所述完全放电测试。
2.根据权利要求1所述的存储器系统，其中所述功率管理器被配置在所述控制器中。
3.根据权利要求1所述的存储器系统，其中所述功率管理器进一步包括：
电源，适于向所述存储器设备和所述控制器供应所述操作功率。
4.根据权利要求1所述的存储器系统，其中所述辅助功率控制器响应于所述完全放电测试的结果而将所述多个辅助功率电路分组为所述操作组和所述测试组。
5.根据权利要求1所述的存储器系统，其中所述辅助功率控制器将所述多个辅助功率电路之中的在所述外部功率被移除时将所述控制器的信息存储在所述存储器设备中所需的最小数目的辅助功率电路分组为所述操作组，并且将所述多个辅助功率电路之中的除所述操作组以外的辅助功率电路分组为所述测试组。
6.根据权利要求1所述的存储器系统，其中所述辅助功率控制器将所述多个辅助功率电路之中的使用所述辅助功率作为所述操作功率所需的最小数目的辅助功率电路分组为所述操作组，并且将所述多个辅助功率电路之中的除所述操作组以外的辅助功率电路分组为所述测试组。
7.根据权利要求5所述的存储器系统，其中所述辅助功率控制器禁用未通过所述完全放电测试的辅助功率电路。
8.根据权利要求7所述的存储器系统，其中当所述多个辅助功率电路之中启用的辅助功率电路的数目小于或等于所述最小数目时，所述辅助功率控制器对所述启用的辅助功率电路执行部分放电测试。
9.一种存储器系统的操作方法，所述存储器系统包括用于在外部功率被移除时向所述存储器系统供应辅助功率的多个辅助功率电路，所述操作方法包括：
将所述多个辅助功率电路之中选择的辅助功率电路分组为测试组，对所述选择的辅助功率电路执行完全放电测试，
将其余辅助功率电路分组为用于供应所述辅助功率的操作组，所述其余辅助功率电路是所述多个辅助功率电路之中除了所述选择的辅助功率电路之外的辅助功率电路，以及
响应于所述完全放电测试的结果，将所述多个辅助功率电路分组为所述操作组和所述测试组。
10.根据权利要求9所述的操作方法，进一步包括：周期性地改变所述测试组和所述操作组，使得随着时间的流逝，对所述多个辅助功率电路中的全部执行所述完全放电测试。
11.根据权利要求10所述的操作方法，其中将所述其余辅助功率电路分组为用于供应所述辅助功率的所述操作组包括：将所述多个辅助功率电路之中的在所述外部功率被移除时将内部易失性存储器的信息存储在被包括在所述存储器系统中的存储器设备中所需的最小数目的辅助功率电路分组为所述操作组。
12.根据权利要求10所述的操作方法，其中将所述其余辅助功率电路分组为用于供应所述辅助功率的所述操作组包括：将所述多个辅助功率电路之中的使用所述辅助功率作为操作功率所需的最小数目的辅助功率电路分组为所述操作组。
13.根据权利要求11所述的操作方法，进一步包括：禁用未通过所述完全放电测试的辅助功率电路。
14.根据权利要求13所述的操作方法，进一步包括：当所述多个辅助功率电路之中启用的辅助功率电路的数目小于或等于辅助功率电路的所述最小数目时，对所述启用的辅助功率电路执行部分放电测试。
15.一种存储器系统，包括：
存储器设备，适于存储数据；
控制器，适于控制所述存储器设备；
功率管理器，适于接收外部功率，并且向所述存储器设备和所述控制器供应操作功率；以及
多个辅助功率电路，适于从所述功率管理器接收所述操作功率，存储所接收的功率，并且在所述外部功率被移除时向所述功率管理器供应辅助功率，
其中功率管理器适于将所述多个辅助功率电路之中选择的辅助功率电路分组和管理为测试组，并且对所述选择的辅助功率电路执行完全放电测试，以及
其中功率管理器适于将所述多个辅助功率电路之中的在所述外部功率被移除时将所述控制器的信息存储在所述存储器设备中所需的最小数目的辅助功率电路分组为操作组，并且将所述多个辅助功率电路之中的除所述操作组以外的辅助功率电路分组为所述测试组。
CN202010399389.7A 2019-07-08 2020-05-12 存储器系统及其操作方法 Active CN112201284B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0082001 2019-07-08
KR1020190082001A KR20210006121A (ko) 2019-07-08 2019-07-08 메모리 시스템 및 메모리 시스템의 동작방법

Publications (2)

Publication Number Publication Date
CN112201284A CN112201284A (zh) 2021-01-08
CN112201284B true CN112201284B (zh) 2024-02-06

Family

ID=74005858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010399389.7A Active CN112201284B (zh) 2019-07-08 2020-05-12 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11327544B2 (zh)
KR (1) KR20210006121A (zh)
CN (1) CN112201284B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018076239A1 (en) * 2016-10-27 2018-05-03 Micron Technology, Inc. Erasing memory cells
KR20200091679A (ko) * 2019-01-23 2020-07-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102374076B1 (ko) 2021-07-29 2022-03-14 삼성전자주식회사 보조 전원 장치의 불량 방지 회로를 포함하는 스토리지 장치 및 보조 전원 장치의 제어 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160745A (en) * 1999-03-04 2000-12-12 Nec Corporation Semiconductor storage device
CN101086899A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 用以提升存储器装置的可靠度的系统及其方法
CN101876846A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 电脑电源及其上的备用电压放电电路
CN102379037A (zh) * 2009-03-30 2012-03-14 米辑电子股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
CN104081418A (zh) * 2012-01-13 2014-10-01 三菱电机株式会社 Sram存储卡以及电压监视电路
CN109509508A (zh) * 2018-12-03 2019-03-22 浪潮电子信息产业股份有限公司 一种ssd的异常掉电测试方法、装置、介质及设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238550B2 (en) * 2002-02-26 2007-07-03 Tandon Group Ltd. Methods and apparatus for fabricating Chip-on-Board modules
KR100464411B1 (ko) * 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치
US8169839B2 (en) * 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
US7830732B2 (en) * 2009-02-11 2010-11-09 Stec, Inc. Staged-backup flash backed dram module
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
US8065562B2 (en) * 2009-06-26 2011-11-22 Seagate Technology Llc Systems, methods and devices for backup power control in data storage devices
US8479032B2 (en) * 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
KR20180074301A (ko) 2016-12-23 2018-07-03 삼성전자주식회사 배터리 이상 상태 확인 방법 및 장치
US10283173B2 (en) 2017-04-19 2019-05-07 Seagate Technologies Llc Intelligent backup capacitor management
US10705129B2 (en) * 2017-09-13 2020-07-07 Toshiba Memory Corporation Techniques for testing PLP capacitors
US11394236B2 (en) * 2017-10-02 2022-07-19 Enatel Modular power systems
US10720614B2 (en) * 2018-09-28 2020-07-21 Daniel Francis Roddy Portable modular energy storage
US10573859B2 (en) * 2018-07-03 2020-02-25 Daniel Francis Roddy Portable modular energy storage
US10921383B2 (en) * 2019-03-07 2021-02-16 Mitsubishi Electric Research Laboratories, Inc. Battery diagnostic system for estimating capacity degradation of batteries
US11218019B2 (en) * 2019-07-29 2022-01-04 Micron Technology, Inc. Power backup architecture using capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160745A (en) * 1999-03-04 2000-12-12 Nec Corporation Semiconductor storage device
CN101086899A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 用以提升存储器装置的可靠度的系统及其方法
CN102379037A (zh) * 2009-03-30 2012-03-14 米辑电子股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
CN101876846A (zh) * 2009-04-29 2010-11-03 鸿富锦精密工业（深圳）有限公司 电脑电源及其上的备用电压放电电路
CN104081418A (zh) * 2012-01-13 2014-10-01 三菱电机株式会社 Sram存储卡以及电压监视电路
CN109509508A (zh) * 2018-12-03 2019-03-22 浪潮电子信息产业股份有限公司 一种ssd的异常掉电测试方法、装置、介质及设备

Also Published As

Publication number Publication date
CN112201284A (zh) 2021-01-08
US11327544B2 (en) 2022-05-10
KR20210006121A (ko) 2021-01-18
US20210011537A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
CN107168886B (zh) 数据存储装置及其操作方法
CN112201284B (zh) 存储器系统及其操作方法
US20150113207A1 (en) Operating method of data storage device
CN107544919B (zh) 数据储存装置的数据储存方法
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10997039B2 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20220085645A1 (en) Power backup architecture using capacitor
CN107240420B (zh) 数据存储装置及其操作方法
US9940039B2 (en) Method and data storage device with enhanced data retention
US20160179596A1 (en) Operating method of data storage device
CN109727630B (zh) 存储系统及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
US11113202B2 (en) Operating method forcing the second operation to fail using a scatter-gather buffer and memory system thereof
CN107045484B (zh) 数据存储装置
US11036493B2 (en) Memory system and operating method thereof
CN112015331A (zh) 控制器及其操作方法
CN108986864B (zh) 控制器和存储器系统以及存储器系统的操作方法
CN110968473A (zh) 存储器控制器和包括存储器控制器的存储装置
CN106935265B (zh) 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置
CN115114178A (zh) 存储器系统及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
CN112084118A (zh) 数据存储装置及其操作方法
US20100037004A1 (en) Storage system for backup data of flash memory and method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant