KR101553793B1

KR101553793B1 - Sram 메모리 카드 및 전압 감시 회로

Info

Publication number: KR101553793B1
Application number: KR1020147022059A
Authority: KR
Inventors: 치아키 도모토; 마사하루 우지
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2012-01-13
Filing date: 2012-01-13
Publication date: 2015-09-16
Also published as: KR20140116191A; CN104081418B; TWI500030B; US20150016182A1; CN104081418A; TW201329977A; DE112012005664T5; US9117551B2; JP5562496B2; JPWO2013105261A1; WO2013105261A1

Abstract

SRAM 메모리 카드는, 접점을 통해서 전지가 발생시키는 전원 전압을 감시하여, 상기 접점의 전위가 임계치보다 낮은 경우에 알람 신호에 ON값을 설정하고 상기 접점의 전위가 상기 임계치 이상인 경우에 상기 알람 신호에 OFF값을 설정하여, 인터페이스부를 통해서 장치로 상기 알람 신호를 출력하는 감시부와, 상기 인터페이스부를 통해서 상기 장치의 상기 전원의 온·오프 상태를 검지하는 검지부와, 상기 검지부에 의해 검지된 상기 장치의 상기 전원의 온·오프 상태에 따라서, 용량 소자의 제1 전극에 축적된 전하를 방전하는 방전 회로를 구비한다.

Description

SRAM 메모리 카드 및 전압 감시 회로{SRAM MEMORY CARD AND VOLTAGE MONITORING CIRCUIT}

본 발명은 SRAM 메모리 카드 및 전압 감시 회로에 관한 것이다.

전지로 백업하고 있는 SRAM(Static Random Access Memory) 메모리 카드는, PLC(Programmable Logic Controller) 등의 장치에 착탈 가능하게 장착된다. SRAM 메모리 카드는, 장치에 장착되었을 때에 장치로부터 데이터를 받으면, 받은 데이터를 백업용으로 유지한다. 이 SRAM 메모리 카드에서는, 전지의 전압이 어느 레벨보다 저하되면, SRAM 등의 회로가 데이터를 유지할 수 없게 되어, 데이터가 소실될 가능성이 있다. 이것을 막기 위해, 전지로 백업하고 있는 SRAM 메모리 카드는, 전지 전압 검지 회로에서 전지 전압의 저하를 검출하면, ON값의 알람 신호를 장치에 출력하여, 장치측으로부터 유저에게 전지의 교환을 촉구하는 알림을 행하도록 한다. 이 SRAM 메모리 카드가 진동하면, 순간적으로 전지가 접촉 불량을 일으켜, 전지 전압 검지 회로가 잘못해 전지 전압의 저하를 검출하여, ON값의 알람 신호를 오출력하는 일이 있다. 이 순간적인 알람 신호의 오출력을 막기 위해, 전지로 백업하고 있는 SRAM 메모리 카드에서는, 전지와 병행하여 채터링 방지 회로(chattering prevention circuit)를 마련하여, 채터링이 발생했을 때, 채터링 방지 회로가 전지 대신에 SRAM 등의 회로에 전압을 공급한다.

한편, 특허 문헌 1에는, 채터링 방지 회로에 있어서, 외부 스위치가 ON일 때에 콘덴서의 전압과 저항 분압된 전압을 비교하는 콤퍼레이터의 출력이 반전되면, 콤퍼레이터의 출력에 베이스가 접속된 NPN 트랜지스터가 ON 되고, 그 이미터 전류를 커런트 미러(current mirror)에 의해 콘덴서의 양단에 접속된 NPN 트랜지스터의 베이스에 공급하는 것이 기재되어 있다. 이것에 의해, 특허 문헌 1에 의하면, 콘덴서를 급속히 방전하므로, 콘덴서의 임계값 부근에서 채터링이 발생하는 것을 방지할 수 있다고 되어 있다.

특허 문헌 2에는, 채터링 제거 회로에 있어서, 스위치를 ON 조작한 후에 히스테리시스 특성을 가지는 인버터의 입력 노드의 전위가 고전위에서 중간 전위인 제2 레벨까지 떨어지면, 인버터의 출력이 저전위에서 고전위로 반전되어, 인버터의 출력측에 베이스가 접속되고 인버터의 입력 노드에 컬렉터가 접속되고 접지 전위에 이미터가 접속된 트랜지스터가 ON 동작하여, 인버터의 입력 노드에 접속된 콘덴서를 급속 방전하는 것이 기재되어 있다. 또, 스위치를 OFF 조작한 후에 인버터의 입력 노드의 전위가 저전위에서 중간 전위인 제1 레벨까지 올라가면, 인버터의 출력이 고전위에서 저전위로 반전되어, 인버터의 출력측에 베이스가 접속되고 인버터의 입력 노드에 컬렉터가 접속되고 전원 전위에 이미터가 접속된 트랜지스터가 ON 동작하여, 인버터의 입력 노드에 접속된 콘덴서를 급속 충전하는 것이 기재되어 있다. 이것에 의해, 특허 문헌 2에 의하면, 콘덴서를 급속 충방전하므로, 채터링 현상이 길게 계속되는 경우더라도 콘덴서가 만충전(滿充電)으로 되는 일 없이, 채터링 신호를 확실히 제거할 수 있다고 되어 있다.

특허 문헌 3에는, 소형 전자기기의 전원 회로에 있어서, 전지가 전원 장착부로부터 분리되면 "H"레벨이 되는 전지 분리 신호와, 파워 스위치의 ON 상태에 대응하여 "H"레벨이 되는 ON/OFF 신호와, Vcc 단자의 전압 공급 레벨이 CPU의 동작 가능 전압에 도달해 있는 상태에서 "H"레벨이 되는 전압 검지기의 출력 신호의 논리곱이, 컬렉터가 Vcc 단자에 접속되고 이미터가 GND 단자에 접속된 트랜지스터의 베이스에 입력되는 것이 기재되어 있다. 이것에 의해, 특허 문헌 3에 의하면, 전원 장착부로부터 전지가 분리되었을 경우에, 기기 회로 내의 콘덴서에 있어서의 축적 전하가 Vcc 단자로부터 GND 단자로 방전되므로, 콘덴서의 축적 전하에 의해 CPU가 오동작하는 일이 없어, 메모리 파괴 등의 결함 발생을 미연에 방지하는 것이 가능하게 된다고 되어 있다.

특허 문헌 1: 일본국 특개평 4－145715호 공보 특허 문헌 2: 일본국 실개평 5－46122호 공보 특허 문헌 3: 일본국 실개평 4－86052호 공보

특허 문헌 1 및 특허 문헌 2에 기재된 기술은, 전지에 관한 기재가 일절 없고, 전지의 장착 상태의 오검출에 관해서 일절 기재가 없으며, 전지의 소비 전력을 어떻게 저감시키는지에 관해서도 일절 기재가 없다. 만일, 특허 문헌 1에 기재된 정전류원이나 특허 문헌 2에 기재된 직류 전원이 전지라 하더라도, 특허 문헌 1 및 특허 문헌 2에 기재된 기술에서는, 정상적으로 콘덴서의 충방전을 행하는 것이 전제로 되어 있고, 콘덴서로부터의 단위시간당 방전량을 억제하는 것이 곤란하여, 전지의 소비 전력을 저감시키는 것이 곤란하다.

또, 특허 문헌 3에 기재된 기술은, 전지가 전원 장착부에 장착되어 있는지 여부에 대해서 정확하게 검출할 수 있는 것이 전제로 되어 있기 때문에, 전지의 장착 상태의 오검출에 관해서 일절 기재가 없다. 또, 특허 문헌 3에 기재된 기술은, 전지가 전원 장착부로부터 분리되었을 때에 있어서의 CPU의 오동작을 저감시키는 것에 관한 기술이기 때문에, 전지가 장착된 상태에 대해 거의 기재가 없고, 그 때문에, 전지의 소비 전력을 어떻게 저감시키는지에 관해서도 일절 기재가 없다.

본 발명은 상기를 감안하여 이루어진 것으로서, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출을 저감시킬 수 있고, 전지 장착시에 있어서의 전지의 소비 전력을 저감시킬 수 있는 SRAM 메모리 카드 및 전압 감시 회로를 얻는 것을 목적으로 한다.

상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명의 하나의 측면에 따른 SRAM 메모리 카드는, 전원을 포함하는 장치에 착탈 가능하게 장착되는 SRAM 메모리 카드로서, 상기 SRAM 메모리 카드가 상기 장치에 장착된 상태에서 상기 장치의 상기 전원이 온 되어 있는 경우, 상기 장치로부터 적어도 전원 전압을 받는 인터페이스부와, 전원 전압의 공급을 받아서, 데이터를 유지하기 위한 동작을 행하는 유지 관련 회로와, 전원 전압을 발생시키는 전지를 상기 유지 관련 회로에 전기적으로 접속하기 위한 접점과, 상기 장치의 상기 전원이 온 상태인 경우에, 상기 인터페이스부가 상기 장치로부터 받은 전원 전압이 상기 유지 관련 회로에 공급되고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 전지가 발생시킨 전원 전압이 상기 접점을 통해서 상기 유지 관련 회로에 공급되도록, 전환하는 전환부와, 상기 접점에 전기적으로 접속된 제1 전극과 기준 전위에 전기적으로 접속된 제2 전극을 가지는 용량 소자를 포함하는 채터링 방지 회로와, 상기 접점을 통해서 상기 전지가 발생시키는 전원 전압을 감시하여, 상기 접점의 전위가 임계치보다 낮은 경우에 알람 신호에 ON값을 설정하고 상기 접점의 전위가 상기 임계치 이상인 경우에 상기 알람 신호에 OFF값을 설정하여, 상기 인터페이스부를 통해서 상기 장치로 상기 알람 신호를 출력하는 감시부와, 상기 인터페이스부를 통해서 상기 장치의 상기 전원의 온·오프 상태를 검지하는 검지부와, 상기 검지부에 의해 검지된 상기 장치의 상기 전원의 온·오프 상태에 따라서, 상기 용량 소자의 상기 제1 전극에 축적된 전하를 방전하는 방전 회로를 구비한 것을 특징으로 한다.

본 발명에 의하면, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 있는 경우에 방전 회로에 의한 방전을 행하고, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 없는 경우에 방전 회로에 의한 방전을 행하지 않도록 할 수 있다. 이 결과, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출을 저감시킬 수 있고, 전지 장착시에 있어서의 전지의 소비 전력을 저감시킬 수 있다.

도 1은 실시 형태에 따른 SRAM 메모리 카드의 구성을 나타내는 도면이다.
도 2는 실시 형태의 변형예에 따른 SRAM 메모리 카드의 구성을 나타내는 도면이다.

이하에, 본 발명에 따른 SRAM 메모리 카드의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 이 발명이 한정되는 것은 아니다.

실시 형태.

전지(20)로 백업하고 있는 SRAM(Static Random Access Memory) 메모리 카드(1)는, 도 1에 도시된 바와 같이, 장치(AP)에 착탈 가능하게 장착된다. 장치(AP)는 전원(PS)을 포함하는 장치이며, 예를 들면, PLC(Programmable Logic Controller) 등이다.

SRAM 메모리 카드(1)는 장치(AP)에 장착되었을 때에, 제어 신호, 데이터의 어드레스, 데이터를 장치(AP)로부터 입력으로서 인터페이스부(10)로 수취(受取)한다. 판독 기입 제어부(90)는 제어 신호에 기입 명령이 포함되는 경우, 인터페이스부(10)로 받은 데이터를 유지 관련 회로(40)로 전송하여 유지 관련 회로(40)에 기입한다. 유지 관련 회로(40)는 전원 전압의 공급을 받아, 데이터를 유지하기 위한 동작을 행한다. 유지 관련 회로(40)는 SRAM의 메모리 어레이나 그 주변 회로(IC 등) 등을 포함한다. 예를 들면, 판독 기입 제어부(90)는 기입 명령에 따라, 데이터의 어드레스에 대응한 SRAM의 메모리 어레이 내의 어드레스에 데이터를 기입한다. 혹은, 판독 기입 제어부(90)는 제어 신호에 판독 명령이 포함되는 경우, 유지 관련 회로(40)로부터 데이터를 판독하여 인터페이스부(10) 경유로 장치(AP)에 데이터를 송신한다.

SRAM 메모리 카드(1)에서는, 장치(AP)의 전원(PS)이 ON인 경우, 장치(AP)로부터 공급되는 전원 전압으로 동작하여, 데이터의 기입·판독을 행한다. 즉, 인터페이스부(10)는 SRAM 메모리 카드(1)가 장치(AP)에 장착된 상태에서 장치(AP)의 전원(PS)이 온 되어 있는 경우, 장치(AP)로부터 전원 전압을 받고, 장치(AP)의 전원(PS)이 오프되어 있는 경우, 장치(AP)로부터 전원 전압을 받지 않는다.

SRAM 메모리 카드(1)에서는, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 스탠바이 상태로 되고, 유지 관련 회로(40)가 전지(20)로부터의 전원 전압으로, 데이터의 유지를 행한다. 즉, 전환부(30)는 장치(AP)의 전원(PS)의 온·오프 상태에 따라서, 유지 관련 회로(40)로의 공급 전압원을 장치(AP)로부터의 전원·내부 전지(20)로 전환한다. 구체적으로는, 전환부(30)는 장치(AP)의 전원(PS)이 온 상태인 경우에, 인터페이스부(10)가 장치(AP)로부터 받은 전원 전압이 라인(L1), 접속 노드(N1), 및 라인(L3) 경유로 유지 관련 회로(40)에 공급되고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 전지(20)가 발생시킨 전원 전압이 접점(21)을 통해서 저항(22), 접속 노드(N2), 라인(L2), 접속 노드(N1), 및 라인(L3) 경유로 유지 관련 회로(40)에 공급되도록, 전환한다.

보다 구체적으로는, 전환부(30)는, 장치(AP)로부터의 전원 전압과 내부 전지(20)로부터의 전원 전압이 충돌하지 않도록, 라인(L1) 및 라인(L3)의 접속 노드(N1)와 라인(L2)의 사이에 전기적으로 접속된 다이오드(31)을 가진다. 다이오드(31)는, 라인(L2)에서부터 접속 노드(N1)로 향하는 방향이 순방향(順方向)이 되도록 접속되어 있다. 이것에 의해, 전환부(30)는, 상기와 같은 전환 동작을 간이한 구성으로 실현할 수 있다.

전환부(30)의 전환 동작에 의해, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 전지(20)가 발생시킨 전원 전압이 유지 관련 회로(40)에 공급되지만, 전지(20)가 발생시키는 전원 전압이 어느 레벨보다 저하되면, 유지 관련 회로(40)가 데이터를 유지할 수 없게 되어, 데이터가 소실될 가능성이 있다. 이것을 막기 위해, 전지(20)로 백업하고 있는 SRAM 메모리 카드(1)는, 전지(20)의 전압을 감시하여, 에러를 검출하는 전압 감시 회로(100)를 구비하고 있다. 즉, 전압 감시 회로(100)의 감시부(80)는 접속 노드(N2) 및 저항(22)을 통해서 접점(21)에 전기적으로 접속되어 있다. 이것에 의해, 감시부(80)는, 접점(21)을 통해서 전지(20)가 발생시키는 전원 전압을 감시한다. 감시부(80)는, 전지(20)가 발생시키는 전원 전압의 저하를 검출하면, ON값의 알람 신호를 인터페이스부(10) 경유로 장치(AP)에 출력한다.

구체적으로는, 감시부(80)는 접점(21)의 전위와 임계치를 비교한다. 임계치는, 상기한 유지 관련 회로(40)가 데이터를 유지할 수 없게 되는 「어느 레벨(certain level)」에 대해서 유지 관련 회로(40)의 동작 마진을 가미하여 미리 실험적으로 결정된 전위 레벨이다. 감시부(80)는 접점(21)의 전위가 임계치보다 낮은 경우에, 전지(20)가 발생시키는 전원 전압의 저하를 검출한 것으로 하여, 알람 신호에 ON값을 설정한다. 감시부(80)는 접점(21)의 전위가 임계치 이상인 경우에, 전지(20)가 발생시키는 전원 전압의 저하를 검출하고 있지 않은 것으로 하여, 알람 신호에 OFF값을 설정한다. 감시부(80)는 인터페이스부(10)를 통해서 장치(AP)로 알람 신호를 출력한다. 이것에 의해, 장치(AP)에서는 알람 신호의 값을 확인하여, 알람 신호의 값이 ON값이면, 알림부(AL)를 통해서 유저에게 SRAM 메모리 카드(1) 내의 전지(20)의 교환을 촉구하는 알림을 행할 수 있다. 알림부(AL)에 의한 알림의 방법은, LED 램프의 점등, 경고음의 출력, 디스플레이로의 메시지 출력, 아나운스 음성의 출력 등을 이용할 수 있다.

이때, SRAM 메모리 카드(1)가 진동하면, 순간적으로 전지(20)가 접점(21)에 대해서 접촉 불량을 일으켜, 감시부(80)가 잘못해 전지(20)가 발생시키는 전원 전압의 저하를 검출한 것으로 하여, 알람 신호에 ON값을 설정하여 장치(AP)로 출력하는 일이 있다. 이 순간적인 알람 신호의 오출력을 막기 위해, SRAM 메모리 카드(1)는, 전지(20)와 병행하여 채터링 방지 회로(60)를 구비한다.

구체적으로는, 채터링 방지 회로(60)는 용량 소자(61)를 포함한다. 용량 소자(61)는 제1 전극(61a) 및 제2 전극(61b)을 가진다. 제1 전극(61a)은 접속 노드(N2) 및 저항(22)을 통해서 접점(21)에 전기적으로 접속되어 있다. 제2 전극(61b)은 기준 전위(예를 들면, GND 전위)에 전기적으로 접속되어 있다. 용량 소자(61)는 전지(20)가 발생시키는 전원 전압에 따른 전하를 그 제1 전극(61a)에 축적해 두고, 전지(20)가 발생시키는 전원 전압에 따른 전압을 유지하고 있다. 그리고 용량 소자(61)는, 전지(20)가 접점(21)에 대해서 순간적인 접촉 불량을 일으키는 채터링이 발생했을 때, 전지(20) 대신에 전원 전압을 유지 관련 회로(40)로 공급한다. 즉, SRAM 메모리 카드(1)의 진동에 의해 전지(20)가 접점(21)에 대해서 순간적으로 접촉 불량을 일으킬 때, 감시부(80)에 의해 잘못해 알람 신호에 ON값이 설정되지 않도록, 채터링 방지 회로(60)로 전지(20)의 백업을 행하고 있다.

이때, 전지(20)가 미장착이고, 또한, 장치(AP)의 전원(PS)이 온 상태인 경우를 생각한다. 이 경우, 다이오드(31)에 접속 노드(N1)로부터 접속 노드(N2)로 향하는 역전류(누설 전류)가 흘러서 채터링 방지 회로(60)의 용량 소자(61)의 제1 전극(61a)에 전하가 충전(차지(charge))된다. 채터링 방지 회로(60)의 용량 소자(61)에 전하가 축적되어 있으면, 전지(20)가 미장착인 경우에도, 용량 소자(61)가 전지(20) 대신에 전원 전압을 공급하게 된다. 전지(20)가 미장착이면, 전지(20)가 발생시키는 전원 전압이 제로이므로 감시부(80)가 알람 신호에 ON값을 설정하여 장치(AP)에 출력해야 할 때, 감시부(80)는 접점(21)의 전위가 임계치 이상이므로, 전지(20)가 장착되고 있는 것으로 잘못 검지하여, 알람 신호에 OFF값을 설정해 장치(AP)에 출력해 버린다. 이 오출력을 막기 위해, SRAM 메모리 카드(1)는, 채터링 방지 회로(60)의 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전하는 방전 회로(70)를 구비한다. 즉, 방전 회로(70)는 채터링 방지 회로(60)의 용량 소자(61)의 제1 전극(61a)의 전하를 방전시켜, 접점(21)의 전위를 임계치 이하로 한다.

구체적으로는, 방전 회로(70)는 일단(70a), 타단(70b) 및 스위치(72)를 가진다. 일단(70a)은 용량 소자(61)의 제1 전극(61a)에 전기적으로 접속되어 있다. 타단(70b)은 기준 전위(예를 들면, GND 전위)에 전기적으로 접속되어 있다. 스위치(72)는, 일단(70a) 및 타단(70b)을 전기적으로 접속함으로써, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시킨다.

스위치(72)는, 예를 들면, 전계 효과형 트랜지스터(72a)를 가진다. 전계 효과형 트랜지스터(72a)는, 소스 및 드레인의 한쪽이 일단(70a)에 접속되고 다른 쪽이 타단(70b)에 접속되어 있다. 전계 효과형 트랜지스터(72a)는 액티브 레벨의 제어 신호가 게이트에 공급되었을 때에 온됨으로써, 일단(70a) 및 타단(70b)을 전기적으로 접속시켜, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시킨다.

이것에 의해, 전지(20)가 미장착인 상태(비접촉 시간이 순간적이지 않은 경우)에 있어서, 채터링 방지 회로(60)가 전지(20)의 백업을 행하는 것을 억제할 수 있고, 감시부(80)가 전지(20)의 장착 상태를 오검출하는 것을 저감시킬 수 있다.

여기서, 본 발명자가 검토를 수행했을 때, SRAM 메모리 카드(1)에서는, 용량 소자(61)의 제1 전극(61a)에 축적된 전하의 방전은, 정상적으로 행할 필요는 없고, 상기와 같이, 전지(20)가 미장착이고, 또한 장치(AP)의 전원(PS)이 온 상태인 경우에 행하면 충분하다. 반대로, 장치(AP)의 전원(PS)이 오프 상태인 경우에는, 상기와 같은 다이오드(31)의 역전류도 흐르지 않고 제1 전극(61a)으로의 충전도 일어날 수 없기 때문에, 제1 전극(61a)으로부터의 전하의 방전도 필요없다. 전지(20)의 장착 상태의 검출은 접점(21)의 전위를 통하지 않고 행하는 것이 곤란하다고 생각되지만, 장치(AP)의 전원(PS)의 온·오프 상태의 검지는 가능하다고 생각된다.

이러한 검토하에, 본 발명자는 SRAM 메모리 카드(1)에 있어서 장치(AP)의 전원(PS)의 온·오프 상태를 검지해야 한다는 착상에 이르렀다. 전술과 같이, 인터페이스부(10)는, SRAM 메모리 카드(1)가 장치(AP)에 장착된 상태에서 장치(AP)의 전원(PS)이 온 되어 있는 경우, 장치(AP)로부터 전원 전압을 받고, 장치(AP)의 전원(PS)이 오프되어 있는 경우, 장치(AP)로부터 전원 전압을 받지 않는다. 즉, 인터페이스부(10)가 전원 전압을 받고 있는지 여부를 검지함으로써, 장치(AP)의 전원(PS)의 온·오프 상태를 검지할 수 있다. 여기서, 온·오프 검지부(50)는 인터페이스부(10)에 문의하여, 그 문의 결과에 따라서, 장치(AP)의 전원(PS)의 온·오프 상태를 검지한다. 즉, 온·오프 검지부(50)는 인터페이스부(10)를 통해서 장치(AP)의 전원(PS)의 온·오프 상태를 검지한다.

온·오프 검지부(50)는, 장치(AP)의 전원(PS)의 온 상태를 검지했을 경우, 액티브 레벨의 제어 신호를 생성하여 스위치(72)의 제어 단자에 공급하고, 장치(AP)의 전원(PS)의 오프 상태를 검지했을 경우, 비(non)-액티브 레벨의 제어 신호를 생성하여 스위치(72)의 제어 단자에 공급한다.

예를 들면, 온·오프 검지부(50)는, 장치(AP)의 전원(PS)의 온 상태를 검지했을 경우, 액티브 레벨의 제어 신호를 생성하여 전계 효과형 트랜지스터(72a)의 게이트에 공급하고, 장치(AP)의 전원(PS)의 오프 상태를 검지했을 경우, 비-액티브 레벨의 제어 신호를 생성하여 전계 효과형 트랜지스터(72a)의 게이트에 공급한다.

그리고 방전 회로(70)는, 온·오프 검지부(50)에 의해 검지된 장치(AP)의 전원(PS)의 온·오프 상태에 따라서, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전시킨다.

즉, 방전 회로(70)의 스위치(72)는, 장치(AP)의 전원(PS)이 온 상태인 경우에, 온·오프 검지부(50)로부터 액티브 레벨의 제어 신호를 받아, 일단(70a) 및 타단(70b)을 전기적으로 접속시킨다. 이것에 의해, 방전 회로(70)는 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시킨다. 혹은, 방전 회로(70)의 스위치(72)는, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 온·오프 검지부(50)로부터 비-액티브 레벨의 제어 신호를 받아, 일단(70a) 및 타단(70b)을 전기적으로 차단한다. 이것에 의해, 방전 회로(70)는 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시키지 않는다.

예를 들면, 방전 회로(70)의 전계 효과형 트랜지스터(72a)는, 장치(AP)의 전원(PS)이 온 상태인 경우에, 온·오프 검지부(50)로부터 액티브 레벨의 제어 신호를 게이트에서 받아, 일단(70a) 및 타단(70b)을 전기적으로 접속시킨다. 이것에 의해, 방전 회로(70)는 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시킨다. 혹은, 예를 들면, 방전 회로(70)의 전계 효과형 트랜지스터(72a)는, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 온·오프 검지부(50)로부터 비-액티브 레벨의 제어 신호를 게이트에서 받아, 일단(70a) 및 타단(70b)을 전기적으로 차단한다. 이것에 의해, 방전 회로(70)는 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 기준 전위로 방전시키지 않는다.

추가로, 방전 회로(70)는 일단(70a) 및 타단(70b)의 사이에서 스위치(72)(예를 들면, 전계 효과형 트랜지스터(72a))에 직렬로 접속된 저항 소자(71)를 추가로 가진다. 이 저항 소자(71)는, 방전 경로에 직렬로 삽입되어 있으므로, 그 저항값을 미리 적당히 크게 설정해 둠으로써, 방전 회로(70)에 의한 단위시간당 방전량을 제한할 수 있다.

이상과 같이, 실시 형태에서는, 온·오프 검지부(50)가 인터페이스부(10)를 통해서 장치(AP)의 전원(PS)의 온·오프 상태를 검지한다. 방전 회로(70)는, 온·오프 검지부(50)에 의해 검지된 장치(AP)의 전원(PS)의 온·오프 상태에 따라서, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전시킨다. 이것에 의해, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 있는 경우에 방전 회로(70)에 의한 방전을 행하고, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 없는 경우에 방전 회로(70)에 의한 방전을 행하지 않도록 할 수 있다. 이 결과, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출을 저감시킬 수 있고, 전지 장착시에 있어서의 전지의 소비 전력을 저감시킬 수 있다.

따라서 전지 미장착시에 있어서의 전지의 장착 상태의 오검출을 저감시킬 수 있으므로, SRAM 메모리 카드(1)의 신뢰성을 향상시킬 수 있다. 또, 전지 장착시에 있어서의 전지의 소비 전력을 저감시킬 수 있으므로, 전지의 수명이 짧아지는 것을 억제할 수 있다. 이것에 의해, 전지의 교환 빈도를 적게 할 수 있어, 보수가 용이한 SRAM 메모리 카드가 실현 가능하다.

또, 실시 형태에서는, 방전 회로(70)가, 장치(AP)의 전원(PS)이 온 상태인 경우에, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전시키고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전시키지 않는다. 이것에 의해, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 있는 경우에 방전 회로(70)에 의한 방전을 행하고, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 없는 경우에 방전 회로(70)에 의한 방전을 행하지 않도록 할 수 있다.

또, 실시 형태에서는, 방전 회로(70)가, 용량 소자(61)의 제1 전극(61a)에 전기적으로 접속된 일단(70a)과, 기준 전위(예를 들면, GND 전위)에 전기적으로 접속된 타단(70b)과, 일단(70a) 및 타단(70b)을 전기적으로 접속시키는 스위치(72)를 가진다. 이것에 의해, 장치(AP)의 전원(PS)이 온 상태인 경우에, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전하고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 용량 소자(61)의 제1 전극(61a)에 축적된 전하를 방전하지 않는 회로를, 간이한 구성으로 실현할 수 있다.

또, 실시 형태에서는, 스위치(72)가, 장치(AP)의 전원(PS)이 온 상태인 경우에, 방전 회로(70)의 일단(70a) 및 타단(70b)을 전기적으로 접속시키고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 방전 회로(70)의 일단(70a) 및 타단(70b)을 전기적으로 차단한다. 이것에 의해, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 있는 경우에 방전 회로(70)에 의한 방전을 행하고, 전지 미장착시에 있어서의 전지의 장착 상태의 오검출이 발생할 수 없는 경우에 방전 회로(70)에 의한 방전을 행하지 않도록 할 수 있다.

또, 실시 형태에서는, 스위치(72)가 전계 효과형 트랜지스터(72a)를 가진다. 전계 효과형 트랜지스터(72a)는 장치(AP)의 전원(PS)이 온 상태인 경우에, 액티브 레벨의 제어 신호가 게이트에 공급되고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 비-액티브 레벨의 제어 신호가 게이트에 공급된다. 이것에 의해, 장치(AP)의 전원(PS)이 온 상태인 경우에, 방전 회로(70)의 일단(70a) 및 타단(70b)을 전기적으로 접속하고, 장치(AP)의 전원(PS)이 오프 상태인 경우에, 방전 회로(70)의 일단(70a) 및 타단(70b)을 전기적으로 차단할 수 있다. 또, 스위치(72)가 바이폴러형 트랜지스터인 경우에 비해, 방전 경로에 흐르는 전류를 용이하게 제한할 수 있으므로, 이 점으로부터도, 전지 장착시에 있어서의 전지의 소비 전력을 저감시킬 수 있다.

또, 실시 형태에서는, 방전 회로(70)가, 일단(70a) 및 타단(70b)의 사이에서 스위치(72)에 직렬로 접속된 저항 소자(71)를 가진다. 이 저항 소자(71)는 방전 경로에 직렬로 삽입되어 있으므로, 그 저항값을 미리 적당히 크게 설정해 둠으로써, 방전 회로(70)에 의한 단위시간당 방전량을 필요 최소한으로 제한할 수 있다.

또한, 도 2에 도시된 바와 같이, SRAM 메모리 카드(1i)에 있어서, 온·오프 검지부(50i)는, 장치(AP)의 전원(PS)의 온·오프 상태를 나타내는 온·오프 상태 신호(예를 들면, 리셋 신호)를, 인터페이스부(10)를 통해서 장치(AP)로부터 취득함으로써, 장치(AP)의 전원(PS)의 온·오프 상태를 검지해도 좋다.

[산업상의 이용 가능성]

이상과 같이, 본 발명에 따른 SRAM 메모리 카드는, 프로그래머블 로직 컨트롤러의 데이터의 백업에 유용하다.

1, 1i: SRAM 메모리 카드
10: 인터페이스부
20: 전지
21: 접점
22: 저항
30: 전환부
31: 다이오드
40: 유지 관련 회로
50, 50i: 온·오프 검지부
60: 채터링 방지 회로
61: 용량 소자
61a: 제1 전극
61b: 제2 전극
70: 방전 회로
70a: 일단
70b: 타단
71: 저항 소자
72: 스위치
72a: 전계 효과형 트랜지스터
80: 감시부
90: 판독 기입 제어부
100: 전압 감시 회로

Claims

전원을 포함하는 장치에 착탈 가능하게 장착되는 SRAM 메모리 카드로서,
상기 SRAM 메모리 카드가 상기 장치에 장착된 상태에서 상기 장치의 상기 전원이 온 되어 있는 경우, 상기 장치로부터 적어도 전원 전압을 받는 인터페이스부와,
전원 전압의 공급을 받아, 데이터를 유지하기 위한 동작을 행하는 유지 관련 회로와,
전원 전압을 발생시키는 전지를 상기 유지 관련 회로에 전기적으로 접속하기 위한 접점과,
상기 장치의 상기 전원이 온 상태인 경우에, 상기 인터페이스부가 상기 장치로부터 받은 전원 전압이 상기 유지 관련 회로에 공급되고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 전지가 발생시킨 전원 전압이 상기 접점을 통해서 상기 유지 관련 회로에 공급되도록, 전환되는 전환부와,
상기 접점에 전기적으로 접속된 제1 전극과 기준 전위에 전기적으로 접속된 제2 전극을 가지는 용량 소자를 포함하는 채터링 방지 회로와,
상기 접점을 통해서 상기 전지가 발생시키는 전원 전압을 감시하여, 상기 접점의 전위가 임계치보다 낮은 경우에 알람 신호에 ON값을 설정하고 상기 접점의 전위가 상기 임계치 이상인 경우에 상기 알람 신호에 OFF값을 설정하여, 상기 인터페이스부를 통해서 상기 장치로 상기 알람 신호를 출력하는 감시부와,
상기 인터페이스부를 통해서 상기 장치의 상기 전원의 온·오프 상태를 검지하는 검지부와,
상기 검지부에 의해 검지된 상기 장치의 상기 전원의 온·오프 상태에 따라서, 상기 용량 소자의 상기 제1 전극에 축적된 전하를 방전하는 방전 회로를 구비한 것을 특징으로 하는 SRAM 메모리 카드.
청구항 1에 있어서,
상기 방전 회로는, 상기 장치의 상기 전원이 온 상태인 경우에, 상기 용량 소자의 상기 제1 전극에 축적된 전하를 방전시키고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 용량 소자의 상기 제1 전극에 축적된 전하를 방전시키지 않는 것을 특징으로 하는 SRAM 메모리 카드.
청구항 1에 있어서,
상기 방전 회로는,
상기 용량 소자의 상기 제1 전극에 전기적으로 접속된 일단과,
상기 기준 전위에 전기적으로 접속된 타단과,
상기 일단 및 상기 타단을 전기적으로 접속시키는 스위치를 가지는 것을 특징으로 하는 SRAM 메모리 카드.
청구항 3에 있어서,
상기 스위치는, 상기 장치의 상기 전원이 온 상태인 경우에, 상기 방전 회로의 상기 일단 및 상기 타단을 전기적으로 접속시키고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 방전 회로의 상기 일단 및 상기 타단을 전기적으로 차단하는 것을 특징으로 하는 SRAM 메모리 카드.
청구항 4에 있어서,
상기 스위치는, 상기 장치의 상기 전원이 온 상태인 경우에, 액티브 레벨의 제어 신호가 게이트에 공급되고, 상기 장치의 상기 전원이 오프 상태인 경우에, 비-액티브 레벨의 제어 신호가 게이트에 공급되는 전계 효과형 트랜지스터를 가지는 것을 특징으로 하는 SRAM 메모리 카드.
청구항 5에 있어서,
상기 방전 회로는, 상기 일단 및 상기 타단의 사이에서 상기 스위치에 직렬로 접속된 저항 소자를 추가로 가지는 것을 특징으로 하는 SRAM 메모리 카드.
전원을 포함하는 장치에 착탈 가능하게 장착되는 SRAM 메모리 카드의 전압 감시 회로로서,
전원 전압을 발생시키는 전지를, 데이터를 유지하기 위한 유지 관련 회로에 전기적으로 접속하기 위한 접점과,
상기 장치의 상기 전원이 온 상태인 경우에, 상기 SRAM 메모리 카드의 인터페이스부가 상기 장치로부터 받은 전원 전압이 상기 유지 관련 회로에 공급되고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 SRAM 메모리 카드 내의 전지가 발생시킨 전원 전압이 상기 유지 관련 회로에 공급되도록, 전환하는 전환부와,
상기 접점에 전기적으로 접속된 제1 전극과 기준 전위에 전기적으로 접속된 제2 전극을 가지는 용량 소자를 포함하는 채터링 방지 회로와,
상기 접점을 통해서 상기 전지가 발생시키는 전원 전압을 감시하여, 상기 접점의 전위가 임계치보다 낮은 경우에 알람 신호에 ON값을 설정하고 상기 접점의 전위가 상기 임계치 이상인 경우에 상기 알람 신호에 OFF값을 설정하여, 상기 인터페이스부를 통해서 상기 장치로 상기 알람 신호를 출력하는 감시부와,
상기 인터페이스부를 통해서 상기 장치의 상기 전원의 온·오프 상태를 검지하는 검지부와,
상기 검지부에 의해 검지된 상기 장치의 상기 전원의 온·오프 상태에 따라서, 상기 용량 소자의 상기 제1 전극에 축적된 전하를 방전하는 방전 회로를 구비하는 것을 특징으로 하는 전압 감시 회로.
청구항 7에 있어서,
상기 방전 회로는, 상기 장치의 상기 전원이 온 상태인 경우에, 상기 용량 소자의 일단에 축적된 전하를 방전시키고, 상기 장치의 상기 전원이 오프 상태인 경우에, 상기 용량 소자의 일단에 축적된 전하를 방전시키지 않는 것을 특징으로 하는 전압 감시 회로.