TWI500030B - Ｓｒａｍ記憶卡及電壓監視電路 - Google Patents

Ｓｒａｍ記憶卡及電壓監視電路 Download PDF

Info

Publication number
TWI500030B
TWI500030B TW101122946A TW101122946A TWI500030B TW I500030 B TWI500030 B TW I500030B TW 101122946 A TW101122946 A TW 101122946A TW 101122946 A TW101122946 A TW 101122946A TW I500030 B TWI500030 B TW I500030B
Authority
TW
Taiwan
Prior art keywords
power source
battery
state
circuit
memory card
Prior art date
Application number
TW101122946A
Other languages
English (en)
Other versions
TW201329977A (zh
Inventor
Chiaki Tomoto
Masaharu Uji
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201329977A publication Critical patent/TW201329977A/zh
Application granted granted Critical
Publication of TWI500030B publication Critical patent/TWI500030B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

SRAM記憶卡及電壓監視電路
本發明係關於一種SRAM記憶卡及電壓監視電路。
以電池支援(battery back up)的SRAM(Static Random Access Memory，靜態隨機存取記憶體)記憶卡，係可裝卸地安裝於PLC(Programmable Logic Controller，可程式控制器)等之裝置。SRAM記憶卡係在安裝於裝置時從裝置接收資料，即保持接收之資料為備份(backup)用。在該SRAM記憶卡中，當電池電壓較某位準下降時，SRAM等之電路即無法保持資料，且資料會有消失的可能性。為了防止該狀況，以電池支援的SRAM記憶卡，當由電池電壓偵測電路偵測電池電壓的下降時，即對裝置輸出ON值之警報(alarm)信號，由裝置側向使用者進行通報之方式催促電池的更換。當該SRAM記憶卡振動時，會有瞬間性地引起電池接觸不良，而使電池電壓偵測電路誤偵測電池電壓的下降，且誤輸出ON值的警報信號之情形。為了防止該瞬間性的警報信號之誤輸出，在以電池支援的SRAM記憶卡中，與電池並聯地設置顫振(chattering)防止電路，顫振發生時，顫振防止電路取代電池而對SRAM等之電路供給電壓。
另一方面，在專利文獻1中記載著：在顫振防止電路中，外部開關導通時，當比較器(comparator)比較電容(capacitor)電壓與電阻所分壓之電壓的輸出反轉時，基極(base)連接在比較器之輸出的NPN電晶體(transistor)導 通，藉由電流鏡(currnet mirror)將該射極(emitter)電流供給至連接在電容兩端之NPN電晶體的基極。藉此，根據專利文獻1，因將電容快速地放電，故能夠防止顫振發生在電容之臨限(threshold)附近。
在專利文獻2記載著：在顫振消除電路中，操作開關導通後，當具有滯後(hysteresis)特性的反相器(inverter)之輸入節點的電位從高電位下降至屬於中間電位的第2位準為止時，反相器的輸出即從低電位反轉成高電位，基極連接在反相器之輸出側、集極(collector)連接在反相器之輸入節點、射極連接在接地電位的電晶體即動作導通，而將連接在反相器之輸入節點的電容快速放電。再者，操作開關關斷後，反相器之輸入節點的電位從低電位上升至屬於中間電位之第1位準為止時，反相器的輸出即從高電位反轉成低電位，基極連接在反相器之輸出側、集極連接在反相器之輸入節點、射極連接在電源電位的電晶體即動作導通，而將連接在反相器之輸入節點的電容快速充電。藉此，根據專利文獻2，因將電容快速充放電，故即使顫振現象持久時，亦不使電容成為滿量充電，能夠確實地消除顫振信號。
在專例文獻3記載著：在小型電子機器的電源電路，當電池從電源安裝部脫落時，成為“H”位準之電池脫落信號、與電源開關(power switch)之導通狀態相對應而成為“H”位準之導通/關斷信號、以及Vcc端子之電壓供給位準在達到CPU可動作電壓狀態成為“H”位準之電壓偵測 器的輸出信號的及之邏輯，即輸入於集極連接於Vcc端子、射極連接於GND端子之電晶體的基極。藉此，根據專利文獻3，在電池從電源安裝部脫落時，機器電路內之電容的儲存電荷因從Vcc端子放電至GND端子，故CPU不因電容的儲存電荷而誤動作，能夠事先防止發生記憶體破壞等之不良影響。
(先前技術文獻)
(專利文獻)
專利文獻1：日本特開平4-145715號公報。
專利文獻2：日本實開平5-46122號公報。
專利文獻3：日本實開平4-86052號公報。
記載於專利文獻1和專利文獻2的技術，一切沒有關於電池的記載，亦即沒有關於電池之安裝狀態的誤偵測之一切記載，亦沒有關於以如何方式降低電池的消耗電力之一切記載。縱使記載於專利文獻1的定電流源及記載於專利文獻2的直流電源均作為電池，在記載於專利文獻1和專利文獻2的技術中，係以恆常性地進行電容之充放電作為前提，而難以控制每單位時間從電容的放電量，並難以降低電池的消耗電力。
再者，記載於專利文獻3的技術，係因以可正確地進行偵測電池是否安裝於電源安裝部作為前提，故沒有關於電池之安裝狀態的誤偵測之一切記載。再者，記載於專利 文獻3的技術，係因屬於關於在電池從電源安裝部脫落時降低CPU之誤動作的技術，故幾乎沒有針對安裝電池之狀態的記載，因此，亦沒有關於以如何方式降低電池的消耗電力之一切記載。
本發明為有鑑於前述之問題點所開發者，其目地係為獲得能夠降低電池未安裝時的電池之安裝狀態的誤偵測，且能夠降低電池安裝時之電池的消耗電力的一種SRAM記憶卡及電壓監視電路。
為解決前述課題，並達成目的，涉及本發明一態樣的SRAM記憶卡，係可裝卸地安裝在含有電源之裝置，該SRAM記憶卡係具備：介面部，用以在前述SRAM記憶卡安裝於前述裝置之狀態下於前述裝置的前述電源導通時，至少從前述裝置接收電源電壓；保持關連電路，接收電源電壓的供給，而進行用以保持資料的動作；接點，用以將產生電源電壓的電池電性連接在前述保持關連電路；切換部，以在前述裝置的前述電源為導通狀態時，前述介面部從前述裝置所接收之電源電壓被供給至前述保持關連電路，而在前述裝置的前述電源為關斷狀態時，使前述電池所產生之電源電壓經由前述接點被供給至前述保持關連電路的方式進行切換；顫振防止電路，含有電容元件，其具有電性電接在前述接點的第1電極、以及電性連接在基準電位的第2電極；監視部，透過前述接點監視前述電池所產生之電源電壓，在前述接點的電位低於臨限值時對警報信號設定ON 值，而在前述接點的電位為前述臨限值以上時對前述警報信號設定OFF值，並經由前述介面部向前述裝置輸出前述警報信號；偵測部，透過前述介面部偵測前述裝置的前述電源之導通/關斷狀態；以及放電電路，與由前述偵測部所偵測之前述裝置的前述電源之導通/關斷狀態相對應，使儲存在前述電容元件的前述第1電極的電荷進行放電。
根據本發明，能夠在會發生電池未安裝時電池之安裝狀態的誤偵測之情形下，進行藉由放電電路的放電，而在不會發生電池未安裝時電池之安裝狀態的誤偵測之情形下，不進行藉由放電電路的放電。結果，可降低電池未安裝時電池之安裝狀態的誤偵測，且可降低電池安裝時電池的消耗電力。
以下根據圖式詳細說明本發明之SRAM記憶卡的實施形態。此外，本發明不受該實施形態之限制。
實施形態
如第1圖所示，以電池20支援的SRAM(Static Random Access Memory，靜態隨機存取記憶體)記憶卡1係可裝卸地安裝於裝置AP。裝置AP係為含有電源PS之裝置，例如為PLC(Programable Logic Controller，可程式控制器)等。
SRAM記憶卡1係於安裝在裝置AP時，將控制信號、資料位址(address)、以及資料作為從裝置AP的輸入而在 介面(interface)部10進行接收。讀寫控制部90係在控制信號含有寫入命令時，將在介面部10接收的資料轉送至保持關連電路40並寫入保持關連電路40。保持關連電路40係接收電源電壓的供給，而進行用以保持資料的動作。保持關連電路40係含有SRAM的記憶體陣列(memory array)及其周邊電路(IC等)等。例如，讀寫控制部90係根據寫入命令，將資料寫入至與資料位址相對應的SRAM之記憶體陣列內的位址。或者，寫入控制部90係在控制信號含有讀出命令時，從保持關連電路40讀出資料，並將資料經由介面部10傳送至裝置AP。
在SRAM記憶卡1中，裝置AP的電源PS導通時，以從裝置AP所供給之電源電壓動作，進行資料之寫入/讀出。亦即，介面部10係於SRAM記憶卡1安裝在裝置AP之狀態下裝置AP的電源PS導通時，從裝置AP接收電源電壓；且於裝置AP的電源PS關斷時，不從裝置AP接收電源電壓。
在SRAM記憶卡1中，在裝置AP的電源PS關斷狀態時，為待命(standby)狀態，保持關連電路40以來自電池20的電源電壓，進行資料的保持。亦即，切換部30係根據裝置AP的電源PS之導通/關斷狀態，以切換來自裝置AP的電源PS或內部的電池20來作為向保持關連電路40的供給電壓源。具體而言，切換部30係以下述方式進行切換：在裝置AP的電源PS導通狀態時，介面部10從裝置AP所接收之電源電壓經由線L1、連接節點N1、以及線L3供給至保持關連電路40，而在裝置AP的電源PS關斷狀態時，電池 20所產生之電源電壓透過節點21經由電阻22、連接節點N2、線L2、連接節點N1、及線L3供給至保持關連電路40。
進一步具體而言，切換部30係具有二極體(diode)31，該二極體31係使來自裝置AP的電源電壓與來自內部之電池20的電源電壓不相衝突之方式，電性連接於線L1和線L3的連接節點N1與線L2之間。二極體31係以從線L2朝向連接節點N1之方向成為順向之方式連接。藉此，切換部30即能以簡易的構成實現如前述之切換動作。
藉由切換部30的切換動作，在裝置AP的電源PS關斷狀態時，電池20所產生之電源電壓供給至保持關連電路40，惟當電池20所產生之電源電壓較某位準下降時，會有保持關連電路40無法保持資料，且資料消失的可能性。為了防止該狀況，以電池20支援的SRAM記憶卡1係具備有電壓監視電路100，其係監視電池20之電壓，偵測錯誤(error)。亦即，電壓監視電路100的監視部80，係經由連接節點N2和電阻22電性連接於接點21。藉此，監視部80係透過接點21監視電池20所產生之電源電壓。監視部80當偵測電池20所產生之電源電壓下降時，經由介面部10輸出ON值的警報信號至裝置AP。
具體而言，監視部80係將接點21之電位與臨限值進行比較。臨限值係對於如前述保持關連電路40無法保持資料的「某位準」加上保持關連電路40的動作餘裕(margin)而預先實驗性地決定之電位位準。監視部80係在接點21的電位較臨限值為低時，作為偵測出電池20所產生之電源 電壓的下降，而對警報信號設定ON值。監視部80係在接點21的電位為臨限值以上時，作為不偵測電池20所產生之電源電壓的下降，而對警報信號設定OFF值。監視部80係透過介面部10向裝置AP輸出警報信號。藉此，在裝置AP中確認警報信號的值，若警報信號的值為ON值，則可透過通報部AL向使用者進行通報催促SRAM記憶卡1內之電池20的更換。藉由通報部AL之通報的方法，係可採用LED燈的點燈、警告音的輸出、向顯示器(display)之訊息(message)的輸出、發佈(announce)聲音的輸出等。
此時，若SRAM記憶卡1振動，則會有瞬間性地引起電池20對接點21接觸不良，而使監視部80誤將其偵測為電池20所產生之電源電壓的下降，而對警報信號設定ON值並輸出至裝置AP。為了防止該瞬間性的警報信號之誤輸出，SRAM記憶卡1係具備與電池20並聯之顫振防止電路60。
具體而言，顫振防止電路60係含有電容元件61。電容元件61係具有第1電極61a和第2電極61b。第1電極61a係經由連接節點N2和電阻22電性連接在接點21。第2電極61b係電性連接於基準電位(例如，GND電位)。電容元件61係在電容元件61的第1電極61a儲存與電池20所產生之電源電壓相對應的電荷，而保持與電池20所產生之電源電壓相對應的電壓。並且，電容元件61係在引起電池20對接點21瞬間性接觸不良之顫振發生時，取代電池20將電源電壓供給至保持關連電路40。亦即，因SRAM記憶 卡1的振動引起電池20對接點21瞬間性接觸不良時，以不會因監視部80誤對警報信號設定ON值的方式，利用顫振防止電路60進行電池20的支援。
此時，設想電池20為未安裝，並且裝置AP的電源PS為導通狀態之情形。此時，在二極體31流通從連接節點N1朝向連接節點N2之逆電流(漏電流)，使電荷對顫振防止電路60之電容元件61的第1電極61a進行充電(charge)。當電荷儲存在顫振防止電路60的電容元件61時，即使電池20未安裝時，電容元件61亦取代電池20供給電源電壓。若電池20未安裝，因電池20所產生之電源電壓為零，故監視部80應對警報信號設定ON值並輸出至裝置AP時，監視部80因接點21的電位為臨限值以上，故誤偵測安裝有電池20，而對警報信號設定OFF值並輸出至裝置AP。為了防止該誤輸出，SRAM記憶卡1係具備放電電路70，其係使儲存在顫振防止電路60之電容元件61的第1電極61a之電荷放電。亦即，放電電路70係使顫振防止電路60之電容元件61的第1電極61a之電荷放電，並使接點21的電位成為臨限值以下。
具體而言，放電電路70係具有一端70a、另一端70b和開關72。一端70a係電性連接於電容元件61的第1電極61a。另一端70b係電性連接於基準電位(例如，GND電位)。開關72係藉由電性連接一端70a和另一端70b，使儲存在電容元件61的第1電極61a的電荷向基準電位放電。
開關72係例如具有場效電晶體72a。場效電晶體72a係源極(source)和汲極(drain)的一方連接於一端70a，而另一方連接於另一端70b。場效電晶體72a，係藉由在供給有效位準(active level)的控制信號至閘極(gate)時導通，而電性連接一端70a和另一端70b，使儲存在電容元件61之第1電極61a的電荷向基準電位放電。
藉此，在電池未安裝之狀態(非接觸時間並非瞬間性之情形)，顫振防止電路60可抑制進行電池的支援，監視部80可降低誤偵測電池20的安裝狀態。
在此，本發明人經進行探討的結果，在SRAM記憶卡1中，儲存在電容元件61之第1電極61a的電荷之放電，並非必須恆常性地進行，如前述，只要在電池20為未安裝，並且裝置AP的電源PS為導通狀態之情形下進行即為足夠。相對地，在裝置AP的電源PS為關斷之情形，因不流通如前述二極體31之逆電流，亦無法產生向第1電極61a的充電，故亦不須來自第1電極61a之電荷的放電。電池20之安裝狀態的偵測雖可推想難以不透過接點21的電位進行，惟可推想裝置AP的電源PS之導通/關斷狀態的偵測係為可能。
根據如上述的探討，本發明人係思考到應在SRAM記憶卡1中偵測裝置AP之電源PS的導通/關斷狀態。如前述，介面部10係在SRAM記憶卡1安裝於裝置AP之狀態下裝置AP的電源PS導通時，從裝置AP接收電源電壓；裝置AP的電源PS關斷時，不從裝置AP接收電源電壓。亦即，偵 測介面部10是否接收到電源電壓，從而可偵測裝置AP之電源PS的導通/關斷狀態。因此，導通/關斷偵測部50係詢問介面部，且依據該詢問結果，偵測裝置AP之電源PS的導通/關斷狀態。亦即，導通/關斷偵測部50係透過介面部10偵測裝置AP之電源PS的導通/關斷狀態。
導通/關斷偵測部50係於偵測出裝置AP的電源PS的導通狀態時，產生有效位準(active level)的控制信號並供給至開關72的控制端子，而偵測出裝置AP的電源PS的關斷狀態時，產生非有效位準(non-active level)的控制信號並供給至開關72的控制端子。
例如，於導通/關斷偵測部50偵測出裝置AP的電源PS的導通狀態時，產生有效位準的控制信號並供給至場效電晶體72a的閘極，而於偵測出裝置AP的電源PS的關斷狀態時，產生非有效位準的控制信號並供給至場效電晶體72a的閘極。
並且，放電電路70係依據由導通/關斷偵測部50所偵測之裝置AP的電源PS的導通/關斷狀態，使儲存在電容元件61的第1電極61a的電荷進行放電。
亦即，放電電路70的開關72係在裝置AP的電源PS導通狀態時，從導通/關斷偵測部50接收有效位準的控制信號，而電性連接一端70a和另一端70b。藉此，放電電路70係使儲存在電容元件61的第1電極61a的電荷向基準電位放電。或者，放電電路70的開關72係在裝置AP的電源PS關斷狀態時，從導通/關斷偵測部50接收非有效 位準的控制信號，而電性切斷一端70a和另一端70b。藉此，放電電路70係不使儲存在電容元件61的第1電極61a的電荷向基準電位放電。
例如，放電電路70的場效電晶體72a係在裝置AP的電源PS導通時，在閘極從導通/關斷偵測部50接收有效位準的控制信號，而電性連接一端70a和另一端70b。藉此，放電電路70係使儲存在電容元件61的第1電極61a的電荷向基準電位放電。或者，例如，放電電路70的場效電晶體72a係在裝置AP的電源PS關斷狀態時，於閘極從導通/關斷偵測部50接收之非有效位準的控制信號，而電性切斷一端70a和另一端70b。藉此，放電電路70係不使儲存在電容元件61的第1電極61a的電荷向基準電位放電。
再者，放電電路70在一端70a和另一端70b之間復具有串聯連接於開關72(例如，場效電晶體72)的電阻元件71。該電阻元件71因串聯插入在放電路徑，故將其電阻值預先適當地增大設定，從而可限制由放電電路70進行之每單位時間的放電量。
如上述，在實施行態中，導通/關斷偵測部50透過介面部10偵測裝置AP的電源PS的導通/關斷狀態。放電電路70係依據由導通/關斷偵測部50所偵測之裝置AP的電源PS的導通/關斷狀態，使儲存在電容元件61的第1電極61a的電荷進行放電。藉此，能夠在會發生電池未安裝時誤偵測電池之安裝狀態之情形下，進行由放電電路70所 做的放電；而在不會發生電池未安裝時誤偵測電池之安裝狀態之情形下，不進行由放電電路70所做的放電。結果，可降低電池未安裝時電池之安裝狀態的誤偵測，且可降低電池安裝時電池的消耗電力。
因此，因可降低電池未安裝時的電池之安裝狀態的誤偵測，故可提升SRAM記憶卡1的可靠性。此外，因可降低電池安裝時電池的消耗電力，故可抑制電池壽命的縮短。藉此，可減少電池的更換次數，能夠實限維護容易的SRAM記憶卡。
此外，在實施形態中，放電電路70在裝置AP的電源PS導通時，使儲存在電容元件61的第1電極61a的電荷進行放電，而在裝置AP的電源PS關斷時，不使儲存在電容元件61的第1電極61a的電荷進行放電。藉此，能夠在會發生電池未安裝時誤偵測電池之安裝狀態的情形下，進行由放電電路70所做的放電，而在不會發生電池未安裝時誤偵測電池之安裝狀態的情形下，不進行由放電電路70所做的放電。
此外，在實施形態中，放電電路70具有電性連接在電容元件61的第1電極61a的一端70a、電性連接在基準電位(例如，GND電位)的另一端70b、以及電性連接在一端70a和另一端70b的開關72。藉此，能夠以簡易的構成實現：在裝置AP的電源PS導通狀態時，使儲存在電容元件61的第1電極61a的電荷進行放電、而在裝置AP的電源PS關斷狀態時，不使儲存在電容元件61的第1電極61a 的電荷進行放電的電路。
此外，在實施行態中，開關72在裝置AP的電源PS導通狀態時，電性連接放電電路70的一端70a和另一端70b，而在裝置AP的電源PS關斷狀態時，電性切斷放電電路70的一端70a和另一端70b。藉此，能夠在會發生電池未安裝時誤偵測電池之安裝狀態的情形下，進行由放電電路70所做的放電，而在不會發生電池未安裝時誤偵測電池之安裝狀態的情形下，不進行由放電電路70所做的放電。
此外，在實施形態中，開關72具有場效電晶體72a。場效電晶體72a在裝置AP的電源PS導通狀態時，供給有效位準的控制信號至閘極，而在裝置AP的電源PS關斷狀態時，供給非有效位準的控制信號至閘極。藉此，能夠在裝置AP的電源PS導通狀態時，電性連接放電電路70的一端70a和另一端70b，而在裝置AP的電源PS關斷狀態時，電性切斷放電電路70的一端70a和另一端70b。此外，因與開關72為雙極性電晶體(Bipolar Transistor)之情形相比，可容易限制流通在放電路徑的電流，故由該觀點，亦可降低電池安裝時電池的消耗電力。
此外，在實施形態中，放電電路70具有在一端70a和另一端70b之間串聯連接在開關72的電阻元件71。該電阻元件71因串聯插入在放電路徑，故將其電阻值預先適當地增大設定，從而可將由放電電路70所做的每單位時間的放電量限制於必要最小限度。
另外，如第2圖所示，在SRAM記憶卡1i中，導通/ 關斷偵測部50i，亦可透過介面部10從裝置AP取得顯示裝置AP的電源PS之導通/關斷狀態的導通/關斷狀態信號(例如，重置信號)，從而偵測裝置AP的電源PS的導通/關斷狀態。
(產業上之可利用性)
如前述，本發明之SRAM記憶卡，係有用於PLC(Programable Logic Controller，可程式控制器)之資料的支援。
1、1i‧‧‧SRAM記憶卡
10‧‧‧介面部
20‧‧‧電池
21‧‧‧接點
22‧‧‧電阻
30‧‧‧切換部
31‧‧‧二極體
40‧‧‧保持關連電路
50、50i‧‧‧導通/關斷偵測部
60‧‧‧顫振防止電路
61‧‧‧電容元件
61a‧‧‧第1電極
61b‧‧‧第2電極
70‧‧‧放電電路
70a‧‧‧一端
70b‧‧‧另一端
71‧‧‧電阻元件
72‧‧‧開關
72a‧‧‧場效電晶體
80‧‧‧監視部
90‧‧‧讀寫控制部
100‧‧‧電壓監視電路
第1圖係為顯示實施形態之SRAM記憶卡的構成之圖。
第2圖係為顯示實施形態之變形例之SRAM記憶卡的構成之圖。
1‧‧‧SRAM記憶卡
10‧‧‧介面部
20‧‧‧電池
21‧‧‧接點
22‧‧‧電阻
30‧‧‧切換部
31‧‧‧二極體
40‧‧‧保持關連電路
50‧‧‧導通/關斷偵測部
60‧‧‧顫振防止電路
61a‧‧‧第1電極
61b‧‧‧第2電極
70‧‧‧放電電路
70a‧‧‧一端
70b‧‧‧另一端
71‧‧‧電阻元件
72‧‧‧開關
72a‧‧‧場效電晶體
80‧‧‧監視部
90‧‧‧讀寫控制部
100‧‧‧電壓監視電路

Claims (8)

  1. 一種SRAM記憶卡，係可裝卸地安裝在含有電源之裝置，該SRAM記憶卡係具備：介面部，用以在前述SRAM記憶卡安裝於前述裝置之狀態下於前述裝置的前述電源導通時，至少從前述裝置接收電源電壓；保持關連電路，接收電源電壓的供給，而進行用以保持資料的動作；接點，用以將產生電源電壓的電池電性連接在前述保持關連電路；切換部，以在前述裝置的前述電源為導通狀態時，前述介面部從前述裝置所接收之電源電壓被供給至前述保持關連電路，而在前述裝置的前述電源為關斷狀態時，使前述電池所產生之電源電壓經由前述接點被供給至前述保持關連電路的方式進行切換；顫振防止電路，含有電容元件，其具有電性電接在前述接點的第1電極、以及電性連接在基準電位的第2電極；監視部，透過前述接點監視前述電池所產生之電源電壓，在前述接點的電位低於臨限值時對警報信號設定ON值，而在前述接點的電位為前述臨限值以上時對前述警報信號設定OFF值，並透過前述介面部向前述裝置輸出前述警報信號；偵測部，透過前述介面部偵測前述裝置的前述電源 之導通/關斷狀態；以及放電電路，與由前述偵測部所偵測之前述裝置的前述電源之導通/關斷狀態相對應，使儲存在前述電容元件的前述第1電極的電荷進行放電。
  2. 如申請專利範圍第1項所述之SRAM記憶卡，其中，前述放電電路在前述裝置的前述電源為導通狀態時，使儲存在前述電容元件的前述第1電極的電荷進行放電，而在前述裝置的前述電源為關斷狀態時，不使儲存在前述電容元件的前述第1電極的電荷進行放電。
  3. 如申請專利範圍第1項所述之SRAM記憶卡，其中，前述放電電路具有：電性連接在前述電容元件之前述第1電極的一端；電性連接在前述基準電位的另一端；以及開關，電性連接前述一端和前述另一端。
  4. 如申請專利範圍第3項所述之SRAM記憶卡，其中，前述開關在前述裝置的前述電源為導通狀態時，電性連接前述放電電路的前述一端和前述另一端，而在前述裝置的前述電源為關斷狀態時，電性切斷前述放電電路的前述一端和前述另一端。
  5. 如申請專利範圍第4項所述之SRAM記憶卡，其中，前述開關具有：場效電晶體，其在前述裝置的前述電源為導通狀態時，供給有效位準(active level)的控制信號至閘極，而在前述裝置的前述電源為關斷狀態時，供給非有效位 準(non-active level)的控制信號至閘極。
  6. 如申請專利範圍第5項所述之SRAM記憶卡，其中，前述放電電路復具有在前述一端和另一端之間串聯連接在前述開關的電阻元件。
  7. 一種電壓監視電路，係可裝卸地安裝在含有電源之裝置的SRAM記憶卡的電壓監視電路，係具備：接點，用以將產生電源電壓的電池電性連接在用以保持資料的保持關連電路；切換部，以在前述裝置的前述電源為導通狀態時，使前述SRAM記憶卡的介面部從前述裝置所接收之電源電壓供給至前述保持關連電路，而在前述裝置的前述電源為關斷狀態時，使前述SRAM記憶卡內的電池所產生之電源電壓供給至前述保持關連電路的方式進行切換；顫振防止電路，含有電容元件，其具有電性電接在前述接點的第1電極、以及電性連接在基準電位的第2電極；監視部，透過前述接點監視前述電池所產生之電源電壓，在前述接點的電位低於臨限值時對警報信號設定ON值，而在前述接點的電位為前述臨限值以上時對前述警報信號設定OFF值，並經由前述介面部向前述裝置輸出前述警報信號；偵測部，透過前述介面部偵測前述裝置的前述電源之導通/關斷狀態；以及放電電路，與由前述偵測部所偵測到之前述裝置的 前述電源之導通/關斷狀態相對應，使儲存在前述電容元件的前述第1電極的電荷進行放電。
  8. 如申請專利範圍第7項所述之電壓監視電路，其中，前述放電電路在前述裝置的前述電源為導通狀態時，使儲存在前述電容元件之一端的電荷進行放電，而在前述裝置的前述電源為關斷狀態時，不使儲存在前述電容元件之一端的電荷進行放電。
TW101122946A 2012-01-13 2012-06-27 Ｓｒａｍ記憶卡及電壓監視電路 TWI500030B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/050569 WO2013105261A1 (ja) 2012-01-13 2012-01-13 Ｓｒａｍメモリカード及び電圧監視回路

Publications (2)

Publication Number Publication Date
TW201329977A TW201329977A (zh) 2013-07-16
TWI500030B true TWI500030B (zh) 2015-09-11

Family

ID=48781232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122946A TWI500030B (zh) 2012-01-13 2012-06-27 Ｓｒａｍ記憶卡及電壓監視電路

Country Status (7)

Country Link
US (1) US9117551B2 (zh)
JP (1) JP5562496B2 (zh)
KR (1) KR101553793B1 (zh)
CN (1) CN104081418B (zh)
DE (1) DE112012005664T5 (zh)
TW (1) TWI500030B (zh)
WO (1) WO2013105261A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358497B2 (ja) * 2014-04-19 2018-07-18 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 制御装置
JP6409677B2 (ja) * 2015-05-26 2018-10-24 株式会社リコー 情報処理装置及び情報処理方法
CN107767918A (zh) * 2016-08-16 2018-03-06 上海磁宇信息科技有限公司 一种mram芯片及其测试方法
KR20210006121A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528972A (en) * 2003-11-12 2005-09-01 Fujinon Corp Apparatus
US20060043933A1 (en) * 2004-08-31 2006-03-02 Latinis Gary R Battery voltage monitor
US20100289457A1 (en) * 2009-05-18 2010-11-18 Boston-Power, Inc. Energy efficient and fast charge modes of a rechargeable battery
US7962776B2 (en) * 2007-10-14 2011-06-14 International Business Machines Corporation Method and apparatus for detecting component removal while operating in a battery backup mode
US20110207509A1 (en) * 2010-02-24 2011-08-25 Palm, Inc. Apparatus and methods for providing intelligent battery management

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693253B2 (ja) 1988-06-17 1994-11-16 三菱電機株式会社 Ｉｃメモリカード用バッテリ回路
US4965828A (en) * 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
JP2817180B2 (ja) 1989-04-07 1998-10-27 松下電器産業株式会社 メモリカード
JP2815612B2 (ja) * 1989-05-15 1998-10-27 株式会社ナムコ Ｃｍｏｓ入力型ｉｃおよび電源切替回路
JPH039417A (ja) 1989-06-07 1991-01-17 Mitsubishi Electric Corp 電源瞬断検出装置
JPH04145715A (ja) 1990-10-08 1992-05-19 Nec Ic Microcomput Syst Ltd チャタリング防止回路
JPH0486052U (zh) 1990-11-28 1992-07-27
JP2874381B2 (ja) 1991-04-26 1999-03-24 松下電器産業株式会社 Ｉｃメモリカード
JPH0546122U (ja) 1991-11-13 1993-06-18 ナイルス部品株式会社 チヤタリング除去回路
JPH08205416A (ja) 1995-01-26 1996-08-09 Inax Corp 電池取外し検知装置
JPH1040351A (ja) 1996-07-25 1998-02-13 Matsushita Electric Ind Co Ltd Ｉｃメモリカード
JP2002111787A (ja) * 2000-10-04 2002-04-12 Nec Corp 携帯電話装置
US6801994B2 (en) * 2000-12-20 2004-10-05 Microsoft Corporation Software management systems and methods for automotive computing devices
JP2005109659A (ja) 2003-09-29 2005-04-21 Toshiba Corp 半導体集積回路装置
US6925025B2 (en) * 2003-11-05 2005-08-02 Texas Instruments Incorporated SRAM device and a method of powering-down the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528972A (en) * 2003-11-12 2005-09-01 Fujinon Corp Apparatus
US20060043933A1 (en) * 2004-08-31 2006-03-02 Latinis Gary R Battery voltage monitor
US7962776B2 (en) * 2007-10-14 2011-06-14 International Business Machines Corporation Method and apparatus for detecting component removal while operating in a battery backup mode
US20100289457A1 (en) * 2009-05-18 2010-11-18 Boston-Power, Inc. Energy efficient and fast charge modes of a rechargeable battery
US20110207509A1 (en) * 2010-02-24 2011-08-25 Palm, Inc. Apparatus and methods for providing intelligent battery management

Also Published As

Publication number Publication date
CN104081418B (zh) 2016-12-14
KR20140116191A (ko) 2014-10-01
DE112012005664T5 (de) 2014-10-09
JPWO2013105261A1 (ja) 2015-05-11
WO2013105261A1 (ja) 2013-07-18
US9117551B2 (en) 2015-08-25
US20150016182A1 (en) 2015-01-15
KR101553793B1 (ko) 2015-09-16
CN104081418A (zh) 2014-10-01
JP5562496B2 (ja) 2014-07-30
TW201329977A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US7295051B2 (en) System and method for monitoring a power supply level
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
TWI500030B (zh) Ｓｒａｍ記憶卡及電壓監視電路
US9946329B2 (en) Electronic apparatus
JP5820779B2 (ja) 車載用電源装置
CN108257643B (zh) 数据储存装置以及其备用电力来源的储电能力监控方法
JP2004295964A (ja) 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
US8867297B1 (en) Charge/discharge control circuit and charge/discharge method thereof
US8450994B2 (en) Voltage application time period measuring circuit and power supply apparatus including the same
US10811826B2 (en) Monitoring of devices
TW201707184A (zh) 靜電放電保護電路與積體電路
TWI383167B (zh) 檢測一電源儲存裝置之運作情形的方法及其相關電源儲存裝置
JP2007156864A (ja) データ保持装置
JP5571511B2 (ja) 電源遮断装置および電気機器
JP2010160651A (ja) 記憶装置及びそのアダプタ
US8633744B1 (en) Power reset circuit with zero standby current consumption
TW201504795A (zh) 電子裝置及其關機控制系統
JP4582050B2 (ja) 電子制御装置
JP2005269812A (ja) パワーシーケンス回路
CN114649798A (zh) 基站馈线防盗装置和方法
US9633699B2 (en) Data storage control device
JP2003295985A (ja) 電力供給制御回路、情報処理装置及び電力供給制御回路の制御方法
JPH0547195A (ja) 半導体記憶装置
TW201337518A (zh) 重啟裝置
TW201142309A (en) USB port overcurrent detecting circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees