JP2000078777A - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JP2000078777A JP2000078777A JP10246614A JP24661498A JP2000078777A JP 2000078777 A JP2000078777 A JP 2000078777A JP 10246614 A JP10246614 A JP 10246614A JP 24661498 A JP24661498 A JP 24661498A JP 2000078777 A JP2000078777 A JP 2000078777A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- node
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
- H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
- H02M7/103—Containing passive elements (capacitively coupled) which are ordered in cascade on one source
Abstract
の電圧を発生する電圧発生回路を提供することを実現す
る。 【解決手段】 コイル11の電磁誘導により発生した交
流信号を整流回路30を介して整流する。この整流され
た信号に基づき、コンデンサ21、22によりコイル1
1の両端の電圧を昇圧することにより、整流された信号
をも昇圧する。昇圧された信号をコンデンサ17により
平滑して所望の電圧を得る。
Description
し、特に、受信した信号に基づき、電磁誘導を利用して
所定の電圧を発生する電圧発生回路に関する。
いる。特に、携帯用記憶媒体として広く使用されている
半導体集積回路を内蔵したカード(以下、ICカードと
称する)の中で、外部信号を接触端子を用いることな
く、データの授受が可能なカード(以下、非接触ICカ
ードと称する)において電圧発生回路が使用されること
が知られている。
る電圧発生回路は、例えば、非接触ICカードの外部か
ら送信されてくる信号を電磁誘導を用いて電圧を発生す
る。電圧発生回路にて発生した電圧は、非接触ICカー
ドに内蔵される他の回路(例えば、半導体集積回路)の
動作電圧として使用される。この動作電圧は、電源電圧
や半導体集積回路で処理すべきデータとして用いられ
る。このような電圧発生回路は、以下の文献に開示され
るものがある。 (1)特開平 4ー23092号公報 (2)特開平10ー97601号公報
れるように、電磁誘導を用いた電圧発生回路は、受信回
路であるコイルで発生する交流信号に基づいて所定の電
圧を得る構成になっている。このため、外部装置(例え
ば、カードリーダ/ライタ)のコイルと電圧発生回路の
コイルとの距離が離れると、電圧発生回路のコイルにて
発生する交流信号に基づく電圧あるいは電流が、動作電
圧を生成するのに十分なレベルまで得られない場合があ
る。近年においては、外部装置と電圧発生回路との距離
に関わらず、動作電圧として充分なレベルの電圧を発生
する電圧発生回路の要求が高まってきた。
は、コストの増加や電圧発生回路としての面積の増大を
極力避ける方が望ましい。
して、安定したレベルの電圧を発生する方が望ましい。
充分なレベルの電圧を発生する電圧発生回路を提供する
ことを目的とする。
発生回路を、コストの増加や電圧発生回路としての面積
の増大を極力低減して実現することを目的とする。
発生回路を、必要となる所定の電圧として、安定したレ
ベルの電圧を発生することをも実現することを目的とす
る。
め、本発明は、受信した信号に基づき電磁誘導により所
定の電圧を発生する電圧発生回路において、電磁誘導に
より交流信号を受信する受信回路と、受信回路に接続さ
れ、前記交流信号を整流する整流回路と、整流回路にて
整流された信号を昇圧する昇圧回路と、昇圧回路にて昇
圧された信号を平滑して所定の電圧を発生する平滑回路
と、を有するものである。
レベルを監視し、監視結果に応じて昇圧回路による昇圧
動作を制御する監視回路を有するようにしてもよい。
との間に接続されたコイルから構成しても、第1の端子
と第2の端子との間にそれぞれ接続されたコイルと容量
素子とから構成してもよい。
た信号に基づく信号を受信する整流素子と、整流素子の
入力側端子と第1の端子との間に接続された第1の昇圧
用容量素子と、整流素子の出力側端子と第2の端子との
間に接続された第2の昇圧用容量素子とを有するように
してもよいし、これら整流素子、第1及び第2の昇圧用
容量素子を複数設けてもよい。
蔵され、監視回路は、所定の電圧が携帯用記憶媒体の動
作電圧より低くなった時には、所定の電圧を昇圧するよ
うに昇圧回路を制御し、所定の電圧が携帯用記憶媒体の
動作電圧以上になった時には、所定の電圧の昇圧を停止
するように昇圧回路を制御するようにしてもよい。
蔵され、所定の電圧は、携帯用記憶媒体における電源電
圧として使用されるようにしてもよい。
図面を用いて以下に説明する。図1は、本発明の第1の
実施の形態における電圧発生回路100の回路図であ
る。なお、第1の実施の形態においては、電圧発生回路
100は非接触ICカードに内蔵されているものとす
る。
信回路を構成するコイル11及びコンデンサ12と、整
流回路30を構成するブリッジ接続された4つの整流素
子であるダイオード13〜16と、昇圧回路を構成す
る、順方向接続された3つのダイオード18〜20及び
容量素子であるコンデンサ21、22と、平滑回路を構
成するコンデンサ17とを有する。
接続されている。コンデンサ12もノードAとノードB
との間に接続されている。このため、外部装置(例え
ば、カードリーダ/ライタ)のコイルがコイル11と対
向するように配置され、転送すべきデータとして外部装
置側のコイルに交流電流が流れると、コイル11は電磁
誘導が起こることとなる。このため、ノードAとノード
Bには、互いに逆相の交流信号が発生する。
の交流信号に伴って共振現象が生じ、ノードA及びノー
ドBの交流信号の振幅を大きくするものである。コンデ
ンサ12は、電圧発生回路100としては、必ずしも必
要でなないが、コンデンサ12を入れた方がより大きな
電力を得られるため、効果的である。
カソード側がノードAと電気的に接続されている。ダイ
オード14はアノード側がダイオード13のカソード側
に接続され、カソード側が整流回路30としての出力ノ
ードであるノードDに接続されている。ダイオード15
はアノード側が接地され、カソード側がノードBと電気
的に接続されている。ダイオード16はアノード側がダ
イオード15のカソード側に接続され、カソード側が整
流回路30としての出力ノードであるノードDに接続さ
れている。つまり、整流回路30は、4つのダイオード
13〜16をブリッジ接続してなる全波整流回路であ
る。
る整流回路30は、ノードA及びノードBに発生した交
流信号をそれぞれ整流し、整流した信号の電圧レベルが
重ね合わされた信号がノードDから出力される。
接続され、カソード側はノードEに接続されている。ダ
イオード19のアノード側はノードEに接続され、カソ
ード側はノードFに接続されている。ダイオード20の
アノード側はノードFに接続され、カソード側がノード
Cに接続されている。コンデンサ21は、一端がノード
Aに接続され、他端がノードEに接続されている。コン
デンサ22は、一端がノードBに接続され、他端がノー
ドFに接続されている。
1、22から構成される昇圧回路は、ノードEにおい
て、ダイオード18を介してノードEに到達したノード
Dの信号を基準として、コンデンサ21を通じてノード
Aの信号が重なり、ノードEの電圧が昇圧される。同様
に、ノードFにおいて、ダイオード19を介してノード
Fに到達した信号を基準として、コンデンサ22を通じ
てノードBの信号が重なり、ノードFの電圧が昇圧され
る。この昇圧されたノードFの信号をダイオード20を
介して昇圧回路の出力信号として出力する。
れ、他端が接地されている。コンデンサ17から構成さ
れる平滑回路は、昇圧回路の出力であるダイオード20
のカソード側に生じた信号の振幅を平滑化するものであ
る。平滑化された信号はノードCに生じる。ノードCに
生じた平滑化した信号を平滑回路の出力信号として出力
する。つまり、ノードCに発生した直流電圧が電圧発生
回路100としての出力となる。この出力は、例えば、
非接触ICカードに内蔵される他の回路(例えば、半導
体集積回路)の動作電圧として用いられる。
ついて、図面を用いてより詳細に説明する。図2は、電
圧発生回路100のノードA〜Fにおける信号波形を示
す図である。図2においては、縦軸を電圧、横軸を時間
としている。また、図2において、符号A〜Fは、それ
ぞれ同じ符号のノードA〜Fに対応している。図2にお
ける縦軸の”0”は電圧が0Vであることを示し、これ
を各波形の比較基準としている。
起こることにより、ノードA及びノードBに交流信号が
発生する。図2の符号A及び符号Bに示すように、ノー
ドAとノードBとは逆相になっていることがわかる。図
2の符号A及び符号Bで示す波形は、整流回路30を構
成するダイオード13及び15のアノード側の接地電圧
を基準にノードAとノードBとの信号を見た状態であ
る。
は整流回路30を介してそれぞれ整流され、整流された
2つの信号は重ね合わされた状態でノードDに発生す
る。図2の符号Dに示されるように、ノードDに発生す
る信号の電圧レベルは全体的に低い。
を介してノードEに達する。さらにノードAの電圧が上
昇している時は、ノードEの電圧を基準として、コンデ
ンサ21を通じて、ノードAの電圧がノードEに印加さ
れる。このため、ノードEは実質的にノードDに発生し
た信号の電圧がノードAの電圧分昇圧される。
は、コンデンサ21を通じてノードEの電圧に基づきノ
ードAの信号が重ねられるため、ノードEの電圧を下げ
ることとなる。しかしながら、ノードEの電圧が下が
り、ノードEの電圧がダイオード18のアノード側に印
加されている電圧よりダイオード18の閾値電圧分低く
なると、ダイオード18が導通状態となる。このため、
ノードDの電圧がノードEに印加されるため、ノードE
の電圧が極端に下がることはない。なお、ダイオード1
8は、ノードEから見てノードDに対して逆方向接続さ
れているため、ノードEの電圧はダイオード18により
整流回路30側へ戻ることはない。
ード19を介してノードFに達する。ノードBの電圧が
上昇している時は、ノードFの電圧を基準として、コン
デンサ22を通じて、ノードBの電圧がノードFに印加
される。このため、ノードFは実質的にノードEに発生
した信号の電圧がノードBの電圧分昇圧される。
は、コンデンサ22はノードFの電圧に基づきノードB
の信号が重ねられるため、ノードFの電圧を下げること
となる。しかしながら、ノードFの電圧が下がり、ノー
ドFの電圧がダイオード19のアノード側に印加されて
いる電圧よりダイオード19の閾値電圧分低くなると、
ダイオード19が導通状態となる。このため、ノードE
の電圧がノードFに印加されるため、ノードFの電圧が
極端に下がることはない。なお、ダイオード19は、ノ
ードFから見てノードEに対して逆方向接続されている
ため、ノードFの電圧はダイオード19により整流回路
30側へ戻ることはない。
ードEの信号の電圧は符号Dで示すノードDの信号の電
圧より電圧レベルが高くなっており、ノードFの信号の
電圧はノードEの信号の電圧より電圧レベルが高くなっ
ている。
ノードA及びノードBの信号をそれぞれダイオード14
及び16を介して供給される信号を重ね合わせたもので
ある。このため、図2に示す符号Dの波形は、ノードA
の電圧が下降してノードEの電圧が下げられた時に、ノ
ードEに対して電圧を印加するため、その際の電圧分が
下がった波形となっている。また、ノードFに対しても
同様な作用があるが、ノードEの電圧の下降に対する電
圧補充が既に行われているため、ノードDに対する影響
は小さい。
オード20を介してノードCに達する。コンデンサ17
により、ノードCに達した信号は図2の符号Cに示すよ
うに平滑化された信号となる。
圧発生回路100は、昇圧回路を設けることにより電圧
発生回路100の出力である信号の電圧を昇圧すること
ができる。このため、電圧発生回路100のコイル11
と外部装置のコイルとの距離が離れることで、コイル1
1により発生する交流信号の振幅が小さいものであって
も、電圧発生回路100の出力としては、電圧発生回路
100とともに内蔵される他の回路の動作電圧として充
分な電圧レベルを確保することができる。
圧として使用する場合には、電圧発生回路100ととも
に内蔵される他の回路の様々な機能を可能とするための
基準となる電圧が確保されるため、電圧発生回路100
とともに内蔵される他の回路の動作を確実に保証するこ
とができる。
けているため、コイル11により発生する交流信号の振
幅が小さいものでよいので、コイル(インダクタンス)
を小さくしてもよい。この場合、コストを低減すること
ができる。
とダイオードで構成し、これらの構成要素の動作はコイ
ル11とコンデンサ12とから構成される受信回路や整
流回路30にて制御されているので、電圧発生回路10
0として昇圧回路に対して多くの構成要素は追加されて
おらず、昇圧回路の動作を制御するための複雑な構成も
必要ない。このため、コストの増加や電圧発生回路とし
ての面積の増大を極力低減している。
回路について、図面を用いて以下に説明する。図3は第
2の実施の形態における電圧発生回路200の回路図で
ある。なお、図3において、図1の電圧発生回路100
と同様な構成要素については同様な符号を付けて、説明
の重複を防ぐこととする。
を構成するPチャネル型MOSトランジスタ23、24
と、コンパレータ25と、抵抗素子26、27が追加さ
れている。図3における他の構成要素は図1と同様であ
る。
に接続され、他方の電極はコンデンサ21の一端に接続
されている。つまり、ノードAとコンデンサ21とはト
ランジスタ23を介して電気的に接続が可能となってい
る。トランジスタ24の一方の電極はノードBに接続さ
れ、他方の電極はコンデンサ22の一端に接続されてい
る。つまり、ノードBとコンデンサ22とはトランジス
タ24を介して電気的に接続が可能となっている。
れる信号が供給され、他端はコンパレータ25のプラス
側入力端子に接続されている。抵抗素子27の一端はコ
ンパレータ25のプラス側入力端子に接続され、他端は
接地されている。コンパレータ25のマイナス側入力端
子には比較基準となる基準電圧VREFが入力され、出力
端子はトランジスタ23、24のゲート電極にそれぞれ
接続されている。
ドCから出力される信号の電圧を抵抗素子26及び27
にて分圧した電圧と、基準電圧VREFとを比較し、分圧
した電圧が基準電圧VREFより低い場合には昇圧回路に
よる昇圧を行わせるようにする。この場合、コンパレー
タ25は電圧レベルが接地電圧レベル(以下、Lレベル
と称する)の信号を出力する。
によって、トランジスタ23及び24は導通状態とな
る。この状態においては、図3の電圧発生回路200は
図1の電圧発生回路100と同様な動作が可能となる。
には昇圧回路による昇圧を禁止するようにする。この場
合、コンパレータ25は電圧レベルが電源電圧レベル
(以下、Hレベルと称する)の信号を出力する。
によって、トランジスタ23及び24は非導通状態とな
る。この状態においては、図3の電圧発生回路200は
昇圧回路を構成するコンデンサ21とノードA間、及び
コンデンサ22とノードB間の電気的な接続が遮断され
ることとなる。この結果、昇圧回路による昇圧すべきノ
ードの昇圧は行われない。
圧レベルが、電圧発生回路の出力として必要とする所定
の電圧であるか否かをコンパレータ25にて判断可能の
電圧である。つまり、抵抗素子26、27にて分圧した
電圧が基準電圧VREFより低い場合とは、ノードCの電
圧が電圧発生回路の出力として必要とする所定の電圧よ
り低い場合であり、抵抗素子26、27にて分圧した電
圧が基準電圧VREF以上の場合とは、ノードCの電圧が
電圧発生回路の出力として必要とする所定の電圧以上の
場合である。基準電圧VREFは、例えばバンドギャップ
電圧等から生成すればよい。
圧発生回路200は、第1の実施の形態における電圧発
生回路100と同様な効果を得ることができる。さら
に、電圧発生回路200は、監視回路を設けたので、電
圧発生回路200としての出力として必要とする所定の
電圧が充分得られている場合には昇圧回路による昇圧す
べきノードの昇圧を行わないようにしている。このた
め、昇圧過剰による高電圧により、電圧発生回路200
の出力である電圧が印加される他の回路が破壊されるこ
とや、このような破壊を防止するためのクランプ回路等
を設けることによる無駄な電力消費をすることを防止す
ることができる。
コイルと電圧発生回路のコイルとの距離が離れる等の理
由により、電圧発生回路200としての出力として必要
となる所定の電圧が充分得られていない場合には、昇圧
回路による昇圧すべきノードの昇圧を行うことができ
る。
に説明したが、本発明の電圧発生回路は上記で説明した
構成に限定されるものではない。
100、200を構成する各ダイオードは、図4(b)
に示すようなバイポーラトランジスタや図4(c)に示
すようなMOSトランジスタをそれぞれダイオード接続
したものであってもよい。図4(b)及び図4(c)は
図4(a)に示すダイオードの方向に対応して、その接
続状態を示している。同様に、各コンデンサについても
MOSトランジスタのゲート部分を利用するようなもの
であってもよい。また、抵抗素子も可能であるならば、
常時導通状態のMOSトランジスタを用いてもよい。
21とダイオード19を1組とし、コンデンサ22とダ
イオード20を1組として、これら各組を複数個、交互
に設けて、ノードAとノードBでの昇圧を交互に効率よ
く行うようにしてもよい。この場合、電圧発生回路とし
ての構成要素は増えるが、より高い昇圧電圧を得られる
ことになる。
してEEPROM等の電気的に書き換え可能な不揮発性
メモリを内蔵しているものがある。このような不揮発性
メモリの消去や書込みには20V程度の高い電圧が必要
である。非接触ICカードに限らず、このような高電圧
を必要とするメモリを内蔵する装置に、本発明の電圧発
生回路を内蔵しておくことにより、本発明の電圧発生回
路にて発生した昇圧電圧を、高電圧を必要とするメモリ
の消去や書込みのための電圧として使用することができ
る。この場合、高電圧を必要とするメモリの消去や書込
みのための電圧用の昇圧回路(例えば、クロック発振器
とチャージポンプ回路)を電圧発生回路とは別に設ける
必要がなくなる。よって、高電圧を必要とするメモリを
内蔵する装置としての装置サイズの縮小化や低コスト化
が実現できる。特に、非接触ICカードのように低コス
ト化が強く要求されるものにおいては本発明の電圧発生
回路は有効である。
8あるいはダイオード14及び16は設けなくとも本発
明の電圧発生回路の効果は得られる。つまり、ダイオー
ド18がない場合には、ノードDがコンデンサ21の他
端に直接接続されることになる。この場合、昇圧された
ノードD(あるいはノードE)の電圧がノードAあるい
はノードBに戻ることはダイオード14あるいは16に
より防がれる。また、ダイオード14及び16がない場
合には、ダイオード13のカソード側がノードAに接続
され、ダイオード15のカソード側がノードBに接続さ
れるとともに、ノードBがノードDに接続される。この
場合、昇圧されたノードEの電圧がノードDに戻ること
はダイオード18により防がれる。このように、図1あ
るいは図3の効果を損なうことなく、昇圧すべきノード
のダイオード1個分の電圧降下がなくなるので、より高
速で効果的に各ノードを昇圧することができる。
ル型MOSトランジスタとしてもよい。この場合、コン
パレータ25の出力の電圧レベルは上記実施の形態とは
逆にする必要がある。また、MOSトランジスタの代わ
りにバイポーラトランジスタを使用してもよい。
電圧発生回路から出力される電圧を電源電圧やデータ等
の動作電圧として使用する回路)とともに1チップに集
積するようにしてもよい。この場合、上述のように本発
明の電圧発生回路は構成要素の増大を抑えているため、
電圧発生回路による半導体集積回路のチップサイズの縮
小化を妨げない効果が望める。
発明と同様な動作により同様な効果が得られるものであ
れば、種々の変更が可能である。
定の電圧として、充分なレベルの電圧を発生する電圧発
生回路を提供することができる。
発生回路を、コストの増加や電圧発生回路としての面積
の増大を極力低減して実現することができる。
発生回路を、必要となる所定の電圧として、安定したレ
ベルの電圧を発生することをも実現することができる。
路100の回路図である。
号波形図である。
路200の回路図である。
ードの変形例を示す図である。
Claims (8)
- 【請求項1】 受信した信号に基づき電磁誘導により所
定の電圧を発生する電圧発生回路において、 電磁誘導により交流信号を受信する受信回路と、 前記受信回路に接続され、前記交流信号を整流する整流
回路と、 前記整流回路にて整流された信号を昇圧する昇圧回路
と、 前記昇圧回路にて昇圧された信号を平滑して前記所定の
電圧を発生する平滑回路と、を有することを特徴とする
電圧発生回路。 - 【請求項2】 請求項1記載の電圧発生回路において、
前記平滑回路から発生した前記所定の電圧のレベルを監
視し、該監視結果に応じて前記昇圧回路による昇圧動作
を制御する監視回路を有することを特徴とする電圧発生
回路。 - 【請求項3】 請求項1または請求項2に記載の電圧発
生回路において、前記受信回路は第1の端子と第2の端
子との間に接続されたコイルから構成されることを特徴
とする電圧発生回路。 - 【請求項4】 請求項1または請求項2に記載の電圧発
生回路において、前記受信回路は第1の端子と第2の端
子との間にそれぞれ接続されたコイルと容量素子とから
構成されることを特徴とする電圧発生回路。 - 【請求項5】 請求項3または請求項4記載の電圧発生
回路において、前記昇圧回路は、前記整流回路にて整流
された信号に基づく信号を受信する整流素子と、前記整
流素子の入力側端子と前記第1の端子との間に接続され
た第1の昇圧用容量素子と、前記整流素子の出力側端子
と前記第2の端子との間に接続された第2の昇圧用容量
素子とを有することを特徴とする電圧発生回路。 - 【請求項6】 請求項3または請求項4記載の電圧発生
回路において、前記昇圧回路は、前記整流回路にて整流
された信号に基づく信号を受信する第1の整流素子と、
前記第1の整流素子の入力側端子と前記第1の端子との
間に接続された第1の昇圧用容量素子とで構成される第
1の回路と、前記第1の整流素子の出力側端子と接続さ
れる第2の整流素子と、前記第2の整流素子の入力側端
子と前記第2の端子との間に接続された第2の昇圧用容
量素子とで構成される第2の組と、を複数個交互に接続
して構成されることを特徴とする電圧発生回路。 - 【請求項7】 請求項2記載の電圧発生回路において、
前記電圧発生回路は携帯用記憶媒体に内蔵され、前記監
視回路は、前記所定の電圧が前記携帯用記憶媒体の動作
電圧より低くなった時には、前記所定の電圧を昇圧する
ように前記昇圧回路を制御し、前記所定の電圧が前記携
帯用記憶媒体の動作電圧以上になった時には、前記所定
の電圧の昇圧を停止するように前記昇圧回路を制御する
ことを特徴とする電圧発生回路。 - 【請求項8】 請求項1乃至請求項6のいずれか1つに
記載の電圧発生回路において、前記電圧発生回路は携帯
用記憶媒体に内蔵され、前記所定の電圧は、該携帯用記
憶媒体における電源電圧として使用されることを特徴と
する電圧発生回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661498A JP4024936B2 (ja) | 1998-09-01 | 1998-09-01 | 電圧発生回路 |
US09/385,439 US6104625A (en) | 1998-09-01 | 1999-08-30 | Voltage generator |
US09/611,948 US6272031B1 (en) | 1998-09-01 | 2000-07-06 | Voltage generator |
US09/895,221 US6614672B2 (en) | 1998-09-01 | 2001-07-02 | Voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661498A JP4024936B2 (ja) | 1998-09-01 | 1998-09-01 | 電圧発生回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364913A Division JP4238869B2 (ja) | 2005-12-19 | 2005-12-19 | 電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000078777A true JP2000078777A (ja) | 2000-03-14 |
JP4024936B2 JP4024936B2 (ja) | 2007-12-19 |
Family
ID=17151032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24661498A Expired - Fee Related JP4024936B2 (ja) | 1998-09-01 | 1998-09-01 | 電圧発生回路 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6104625A (ja) |
JP (1) | JP4024936B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009154032A1 (ja) * | 2008-06-18 | 2009-12-23 | ブラザー工業株式会社 | 無線タグ |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG76615A1 (en) * | 1999-04-16 | 2000-11-21 | Univ Singapore | An rf transponder |
DE10150373A1 (de) * | 2001-10-11 | 2003-04-24 | Bosch Gmbh Robert | Drehstromgenerator mit erhöhter Ausgangsleistung |
JP4403372B2 (ja) * | 2003-08-21 | 2010-01-27 | ソニー株式会社 | データ通信装置 |
JP4470478B2 (ja) * | 2003-12-16 | 2010-06-02 | パナソニック株式会社 | 電源装置 |
KR101007902B1 (ko) * | 2009-03-25 | 2011-01-14 | 서울반도체 주식회사 | 발광다이오드 구동회로 |
US8567961B2 (en) * | 2009-05-04 | 2013-10-29 | Kenneth J. Huebner | Light array projection and sensing system |
US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
US9093903B2 (en) | 2011-09-28 | 2015-07-28 | Monolithic Power Systems, Inc. | Power converter with voltage window and the method thereof |
US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
US11081968B2 (en) * | 2019-06-12 | 2021-08-03 | Delta Electronics, Inc. | Isolated boost converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964029A (en) * | 1988-05-18 | 1990-10-16 | Viteq Corporation | AC to DC power converter with input current waveform control for buck-boost regulation of output |
JPH0423092A (ja) * | 1990-05-17 | 1992-01-27 | Mitsubishi Electric Corp | Icカード |
NO301917B1 (no) * | 1995-02-01 | 1997-12-22 | Fieldbus International As | Vekselström/likespennings-omformer |
FR2752318B1 (fr) * | 1996-08-06 | 1998-09-04 | Inside Technologies | Circuit integre a fonctionnement sans contact, comportant une pompe de charges |
JPH1097601A (ja) * | 1996-09-20 | 1998-04-14 | Toshiba Corp | 情報記憶媒体 |
JPH10135882A (ja) * | 1996-10-24 | 1998-05-22 | Toshiba Corp | 非接触式情報記録媒体及びそのデータ送信方式 |
US5877610A (en) * | 1997-10-06 | 1999-03-02 | Northrop Grumman Corporation | Multiple cell boost converter |
US5956243A (en) * | 1998-08-12 | 1999-09-21 | Lucent Technologies, Inc. | Three-level boost rectifier with voltage doubling switch |
-
1998
- 1998-09-01 JP JP24661498A patent/JP4024936B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-30 US US09/385,439 patent/US6104625A/en not_active Expired - Lifetime
-
2000
- 2000-07-06 US US09/611,948 patent/US6272031B1/en not_active Expired - Lifetime
-
2001
- 2001-07-02 US US09/895,221 patent/US6614672B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009154032A1 (ja) * | 2008-06-18 | 2009-12-23 | ブラザー工業株式会社 | 無線タグ |
JP2010002971A (ja) * | 2008-06-18 | 2010-01-07 | Brother Ind Ltd | 無線タグ |
Also Published As
Publication number | Publication date |
---|---|
US6272031B1 (en) | 2001-08-07 |
US20010043480A1 (en) | 2001-11-22 |
JP4024936B2 (ja) | 2007-12-19 |
US6104625A (en) | 2000-08-15 |
US6614672B2 (en) | 2003-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024936B2 (ja) | 電圧発生回路 | |
US6525362B2 (en) | IC chip for contactless IC card | |
KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
JPH07303369A (ja) | 半導体デバイス用内部電圧発生器 | |
US4743835A (en) | Output hold-up circuit for a step-up voltage regulator | |
JP4750530B2 (ja) | 半導体集積回路装置及びそれを用いた非接触電子装置 | |
KR100700849B1 (ko) | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 | |
CN112803563B (zh) | 用于低感量无线充电系统的低压启动电路及无线充电系统 | |
JP3923297B2 (ja) | 情報処理装置およびカード型情報処理デバイス | |
JPS62290352A (ja) | 直流電圧発生回路 | |
US10650866B2 (en) | Charge pump drive circuit | |
US7088597B2 (en) | High voltage supply device for eliminating a surge voltage | |
KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
JP3425118B2 (ja) | 半導体集積回路、当該半導体集積回路を搭載した非接触型情報媒体、及び半導体集積回路の駆動方法 | |
JP2000112547A (ja) | 基板電圧発生回路および半導体集積回路装置 | |
JP2008071935A (ja) | 半導体装置 | |
KR100342596B1 (ko) | 승압회로 | |
JP4238869B2 (ja) | 電圧発生回路 | |
JP3180799B2 (ja) | 電圧制御装置及び電圧制御方法 | |
JPH1153491A (ja) | データキャリアシステム | |
CN111860007A (zh) | 双频hf-uhf识别集成电路 | |
JP2001157437A (ja) | チャージポンプ型昇圧回路 | |
JPH07212970A (ja) | 電源電圧供給回路 | |
JP2589329B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002369532A (ja) | 電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |