JP4238869B2

JP4238869B2 - 電圧発生回路

Info

Publication number: JP4238869B2
Application number: JP2005364913A
Authority: JP
Inventors: 芳弘正名
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2005-12-19
Filing date: 2005-12-19
Publication date: 2009-03-18
Anticipated expiration: 2018-09-01
Also published as: JP2006166699A

Description

本発明は、電圧発生回路に関し、特に、受信した信号に基づき、電磁誘導を利用して所定の電圧を発生する電圧発生回路に関する。

電圧発生回路は様々な装置で適用されている。特に、携帯用記憶媒体として広く使用されている半導体集積回路を内蔵したカード（以下、ＩＣカードと称する）の中で、外部信号を接触端子を用いることなく、データの授受が可能なカード（以下、非接触ＩＣカードと称する）において電圧発生回路が使用されることが知られている。

非接触ＩＣカードに内蔵されて、使用される電圧発生回路は、例えば、非接触ＩＣカードの外部から送信されてくる信号を電磁誘導を用いて電圧を発生する。電圧発生回路にて発生した電圧は、非接触ＩＣカードに内蔵される他の回路（例えば、半導体集積回路）の動作電圧として使用される。この動作電圧は、電源電圧や半導体集積回路で処理すべきデータとして用いられる。このような電圧発生回路は、以下の文献に開示されるものがある。
特開平４ー２３０９２号公報特開平１０ー９７６０１号公報

上記文献からも理解されるように、電磁誘導を用いた電圧発生回路は、受信回路であるコイルで発生する交流信号に基づいて所定の電圧を得る構成になっている。このため、外部装置（例えば、カードリーダ／ライタ）のコイルと電圧発生回路のコイルとの距離が離れると、電圧発生回路のコイルにて発生する交流信号に基づく電圧あるいは電流が、動作電圧を生成するのに十分なレベルまで得られない場合がある。近年においては、外部装置と電圧発生回路との距離に関わらず、動作電圧として充分なレベルの電圧を発生する電圧発生回路の要求が高まってきた。

また、上記のような要求を満足するためは、コストの増加や電圧発生回路としての面積の増大を極力避ける方が望ましい。

また、電圧発生回路としては、動作電圧として、安定したレベルの電圧を発生する方が望ましい。

本発明は、必要となる所定の電圧として、充分なレベルの電圧を発生する電圧発生回路を提供することを目的とする。

また、本発明は、上記目的を達成する電圧発生回路を、コストの増加や電圧発生回路としての面積の増大を極力低減して実現することを目的とする。

また、本発明は、上記目的を達成する電圧発生回路を、必要となる所定の電圧として、安定したレベルの電圧を発生することをも実現することを目的とする。

上記目的を達成するため、本発明は、電磁誘導により受信した信号を用いて動作電圧を発生し、電磁誘導により生成された交流電圧が供給される第１及び第２の端子を備え、交流電圧を整流する整流回路を有する電圧発生回路に於いて、第１及び第２の端子に接続され、第１及び第２の端子の交流電圧によって、整流回路にて整流された信号を昇圧する昇圧回路と、昇圧回路にて昇圧された信号を平滑して動作電圧を発生する平滑回路と、平滑回路から発生した動作電圧のレベルを監視して、監視結果に応じて昇圧回路による昇圧動作を制御する監視回路を有する電圧発生回路であって、監視回路は、動作電圧が、電圧発生回路の出力として必要な電圧より低い場合は、昇圧回路への充電経路を開放し、動作電圧が、電圧発生回路の出力として必要な電圧より高い場合には、昇圧回路への充電経路を遮断する制御手段を備えている。

また、制御手段は、動作電圧に基づく第１比較電圧と基準電圧に基づく第２比較電圧とを比較して比較信号を出力する比較回路と、比較信号に基づいて、導通状態が制御されるトランジスタを備え、導通状態の制御により、昇圧回路の昇圧用容量素子に対する充電経路を開閉するようにしてもよい。

また、受信回路を第１の端子と第２の端子との間に接続されたコイルから構成しても、第１の端子と第２の端子との間にそれぞれ接続されたコイルと容量素子とから構成してもよい。

また、昇圧回路を、整流回路にて整流された信号に基づく信号を受信する整流素子と、整流素子の入力側端子と第１の端子との間に接続された第１の昇圧用容量素子と、整流素子の出力側端子と第２の端子との間に接続された第２の昇圧用容量素子とを有するようにしてもよいし、これら整流素子、第１及び第２の昇圧用容量素子を複数設けてもよい。

また、電圧発生回路は携帯用記憶媒体に内蔵され、所定の電圧は、携帯用記憶媒体における電源電圧として使用されるようにしてもよい。

本発明は、必要となる所定の電圧として、充分なレベルの電圧を発生する電圧発生回路を提供することができる。

また、本発明は、上記目的を達成する電圧発生回路を、コストの増加や電圧発生回路としての面積の増大を極力低減して実現することができる。

また、本発明は、上記目的を達成する電圧発生回路を、必要となる所定の電圧として、安定したレベルの電圧を発生することをも実現することができる。

以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。

本発明の電圧発生回路について、図面を用いて以下に説明する。図１は、本発明の第１の実施の形態における電圧発生回路１００の回路図である。なお、第１の実施の形態においては、電圧発生回路１００は非接触ＩＣカードに内蔵されているものとする。

図１において、電圧発生回路１００は、受信回路を構成するコイル１１及びコンデンサ１２と、整流回路３０を構成するブリッジ接続された４つの整流素子であるダイオード１３〜１６と、昇圧回路を構成する、順方向接続された３つのダイオード１８〜２０及び容量素子であるコンデンサ２１、２２と、平滑回路を構成するコンデンサ１７とを有する。

コイル１１はノードＡとノードＢとの間に接続されている。コンデンサ１２もノードＡとノードＢとの間に接続されている。このため、外部装置（例えば、カードリーダ／ライタ）のコイルがコイル１１と対向するように配置され、転送すべきデータとして外部装置側のコイルに交流電流が流れると、コイル１１は電磁誘導が起こることとなる。このため、ノードＡとノードＢには、互いに逆相の交流信号が発生する。

コンデンサ１２は、ノードＡ及びノードＢの交流信号に伴って共振現象が生じ、ノードＡ及びノードＢの交流信号の振幅を大きくするものである。コンデンサ１２は、電圧発生回路１００としては、必ずしも必要でなないが、コンデンサ１２を入れた方がより大きな電力を得られるため、効果的である。

ダイオード１３はアノード側が接地され、カソード側がノードＡと電気的に接続されている。ダイオード１４はアノード側がダイオード１３のカソード側に接続され、カソード側が整流回路３０としての出力ノードであるノードＤに接続されている。ダイオード１５はアノード側が接地され、カソード側がノードＢと電気的に接続されている。ダイオード１６はアノード側がダイオード１５のカソード側に接続され、カソード側が整流回路３０としての出力ノードであるノードＤに接続されている。つまり、整流回路３０は、４つのダイオード１３〜１６をブリッジ接続してなる全波整流回路である。

４つのダイオード１３〜１６から構成される整流回路３０は、ノードＡ及びノードＢに発生した交流信号をそれぞれ整流し、整流した信号の電圧レベルが重ね合わされた信号がノードＤから出力される。

ダイオード１８のアノード側はノードＤに接続され、カソード側はノードＥに接続されている。ダイオード１９のアノード側はノードＥに接続され、カソード側はノードＦに接続されている。ダイオード２０のアノード側はノードＦに接続され、カソード側がノードＣに接続されている。コンデンサ２１は、一端がノードＡに接続され、他端がノードＥに接続されている。コンデンサ２２は、一端がノードＢに接続され、他端がノードＦに接続されている。

ダイオード１８〜２０及びコンデンサ２１、２２から構成される昇圧回路は、ノードＥにおいて、ダイオード１８を介してノードＥに到達したノードＤの信号を基準として、コンデンサ２１を通じてノードＡの信号が重なり、ノードＥの電圧が昇圧される。同様に、ノードＦにおいて、ダイオード１９を介してノードＦに到達した信号を基準として、コンデンサ２２を通じてノードＢの信号が重なり、ノードＦの電圧が昇圧される。この昇圧されたノードＦの信号をダイオード２０を介して昇圧回路の出力信号として出力する。

コンデンサ１７は一端がノードＣに接続され、他端が接地されている。コンデンサ１７から構成される平滑回路は、昇圧回路の出力であるダイオード２０のカソード側に生じた信号の振幅を平滑化するものである。平滑化された信号はノードＣに生じる。ノードＣに生じた平滑化した信号を平滑回路の出力信号として出力する。つまり、ノードＣに発生した直流電圧が電圧発生回路１００としての出力となる。この出力は、例えば、非接触ＩＣカードに内蔵される他の回路（例えば、半導体集積回路）の動作電圧として用いられる。

以上のような電圧発生回路１００の動作について、図面を用いてより詳細に説明する。図２は、電圧発生回路１００のノードＡ〜Ｆにおける信号波形を示す図である。図２においては、縦軸を電圧、横軸を時間としている。また、図２において、符号Ａ〜Ｆは、それぞれ同じ符号のノードＡ〜Ｆに対応している。図２における縦軸の"０"は電圧が０Ｖであることを示し、これを各波形の比較基準としている。

上述したように、コイル１１に電磁誘導が起こることにより、ノードＡ及びノードＢに交流信号が発生する。図２の符号Ａ及び符号Ｂに示すように、ノードＡとノードＢとは逆相になっていることがわかる。図２R>２の符号Ａ及び符号Ｂで示す波形は、整流回路３０を構成するダイオード１３及び１５のアノード側の接地電圧を基準にノードＡとノードＢとの信号を見た状態である。

ノードＡ及びノードＢに発生した交流信号は整流回路３０を介してそれぞれ整流され、整流された２つの信号は重ね合わされた状態でノードＤに発生する。図２の符号Ｄに示されるように、ノードＤに発生する信号の電圧レベルは全体的に低い。

ノードＤに発生した信号はダイオード１８を介してノードＥに達する。さらにノードＡの電圧が上昇している時は、ノードＥの電圧を基準として、コンデンサ２１を通じて、ノードＡの電圧がノードＥに印加される。このため、ノードＥは実質的にノードＤに発生した信号の電圧がノードＡの電圧分昇圧される。

また、ノードＡの電圧が下降している時は、コンデンサ２１を通じてノードＥの電圧に基づきノードＡの信号が重ねられるため、ノードＥの電圧を下げることとなる。しかしながら、ノードＥの電圧が下がり、ノードＥの電圧がダイオード１８のアノード側に印加されている電圧よりダイオード１８の閾値電圧分低くなると、ダイオード１８が導通状態となる。このため、ノードＤの電圧がノードＥに印加されるため、ノードＥの電圧が極端に下がることはない。なお、ダイオード１８は、ノードＥから見てノードＤに対して逆方向接続されているため、ノードＥの電圧はダイオード１８により整流回路３０側へ戻ることはない。

同様に、ノードＥに発生した信号はダイオード１９を介してノードＦに達する。ノードＢの電圧が上昇している時は、ノードＦの電圧を基準として、コンデンサ２２を通じて、ノードＢの電圧がノードＦに印加される。このため、ノードＦは実質的にノードＥに発生した信号の電圧がノードＢの電圧分昇圧される。

また、ノードＢの電圧が下降している時は、コンデンサ２２はノードＦの電圧に基づきノードＢの信号が重ねられるため、ノードＦの電圧を下げることとなる。しかしながら、ノードＦの電圧が下がり、ノードＦの電圧がダイオード１９のアノード側に印加されている電圧よりダイオード１９の閾値電圧分低くなると、ダイオード１９が導通状態となる。このため、ノードＥの電圧がノードＦに印加されるため、ノードＦの電圧が極端に下がることはない。なお、ダイオード１９は、ノードＦから見てノードＥに対して逆方向接続されているため、ノードＦの電圧はダイオード１９により整流回路３０側へ戻ることはない。

図２の符号Ｅ及び符号Ｆに示すように、ノードＥの信号の電圧は符号Ｄで示すノードＤの信号の電圧より電圧レベルが高くなっており、ノードＦの信号の電圧はノードＥの信号の電圧より電圧レベルが高くなっている。

なお、前述したように、ノードＤの信号はノードＡ及びノードＢの信号をそれぞれダイオード１４及び１６を介して供給される信号を重ね合わせたものである。このため、図２に示す符号Ｄの波形は、ノードＡの電圧が下降してノードＥの電圧が下げられた時に、ノードＥに対して電圧を印加するため、その際の電圧分が下がった波形となっている。また、ノードＦに対しても同様な作用があるが、ノードＥの電圧の下降に対する電圧補充が既に行われているため、ノードＤに対する影響は小さい。

ノードＦに発生した昇圧された信号はダイオード２０を介してノードＣに達する。コンデンサ１７により、ノードＣに達した信号は図２の符号Ｃに示すように平滑化された信号となる。

このように、第１の実施の形態における電圧発生回路１００は、昇圧回路を設けることにより電圧発生回路１００の出力である信号の電圧を昇圧することができる。このため、電圧発生回路１００のコイル１１と外部装置のコイルとの距離が離れることで、コイル１１により発生する交流信号の振幅が小さいものであっても、電圧発生回路１００の出力としては、電圧発生回路１００とともに内蔵される他の回路の動作電圧として充分な電圧レベルを確保することができる。

特に、電圧発生回路１００の出力を電源電圧として使用する場合には、電圧発生回路１００とともに内蔵される他の回路の様々な機能を可能とするための基準となる電圧が確保されるため、電圧発生回路１００とともに内蔵される他の回路の動作を確実に保証することができる。

また、電圧発生回路１００は昇圧回路を設けているため、コイル１１により発生する交流信号の振幅が小さいものでよいので、コイル（インダクタンス）を小さくしてもよい。この場合、コストを低減することができる。

また、昇圧回路は、いくつかのコンデンサとダイオードで構成し、これらの構成要素の動作はコイル１１とコンデンサ１２とから構成される受信回路や整流回路３０にて制御されているので、電圧発生回路１００として昇圧回路に対して多くの構成要素は追加されておらず、昇圧回路の動作を制御するための複雑な構成も必要ない。このため、コストの増加や電圧発生回路としての面積の増大を極力低減している。

次に、第２の実施の形態における電圧発生回路について、図面を用いて以下に説明する。図３は第２の実施の形態における電圧発生回路２００の回路図である。なお、図３において、図１の電圧発生回路１００と同様な構成要素については同様な符号を付けて、説明の重複を防ぐこととする。

図３においては、図１に比べて、監視回路を構成するＰチャネル型ＭＯＳトランジスタ２３、２４と、コンパレータ２５と、抵抗素子２６、２７が追加されている。図３における他の構成要素は図１と同様である。

トランジスタ２３の一方の電極はノードＡに接続され、他方の電極はコンデンサ２１の一端に接続されている。つまり、ノードＡとコンデンサ２１とはトランジスタ２３を介して電気的に接続が可能となっている。トランジスタ２４の一方の電極はノードＢに接続され、他方の電極はコンデンサ２２の一端に接続されている。つまり、ノードＢとコンデンサ２２とはトランジスタ２４を介して電気的に接続が可能となっている。

抵抗素子２６の一端はノードＣから出力される信号が供給され、他端はコンパレータ２５のプラス側入力端子に接続されている。抵抗素子２７の一端はコンパレータ２５のプラス側入力端子に接続され、他端は接地されている。コンパレータ２５のマイナス側入力端子には比較基準となる基準電圧Ｖ_REFが入力され、出力端子はトランジスタ２３、２４のゲート電極にそれぞれ接続されている。

以上のように構成された監視回路は、ノードＣから出力される信号の電圧を抵抗素子２６及び２７にて分圧した電圧と、基準電圧Ｖ_REFとを比較し、分圧した電圧が基準電圧Ｖ_REFより低い場合には昇圧回路による昇圧を行わせるようにする。この場合、コンパレータ２５は電圧レベルが接地電圧レベル（以下、Ｌレベルと称する）の信号を出力する。

コンパレータ２５の出力信号の電圧レベルによって、トランジスタ２３及び２４は導通状態となる。この状態においては、図３の電圧発生回路２００は図１の電圧発生回路１００と同様な動作が可能となる。

分圧した電圧が基準電圧Ｖ_REF以上の場合には昇圧回路による昇圧を禁止するようにする。この場合、コンパレータ２５は電圧レベルが電源電圧レベル（以下、Ｈレベルと称する）の信号を出力する。

コンパレータ２５の出力信号の電圧レベルによって、トランジスタ２３及び２４は非導通状態となる。この状態においては、図３の電圧発生回路２００は昇圧回路を構成するコンデンサ２１とノードＡ間、及びコンデンサ２２とノードＢ間の電気的な接続が遮断されることとなる。この結果、昇圧回路による昇圧すべきノードの昇圧は行われない。

ここで、基準電圧Ｖ_REFは、ノードＣの電圧レベルが、電圧発生回路の出力として必要とする所定の電圧であるか否かをコンパレータ２５にて判断可能の電圧である。つまり、抵抗素子２６、２７にて分圧した電圧が基準電圧Ｖ_REFより低い場合とは、ノードＣの電圧が電圧発生回路の出力として必要とする所定の電圧より低い場合であり、抵抗素子２６、２７にて分圧した電圧が基準電圧Ｖ_REF以上の場合とは、ノードＣの電圧が電圧発生回路の出力として必要とする所定の電圧以上の場合である。基準電圧Ｖ_REFは、例えばバンドギャップ電圧等から生成すればよい。

このように、第２の実施の形態における電圧発生回路２００は、第１の実施の形態における電圧発生回路１００と同様な効果を得ることができる。さらに、電圧発生回路２００は、監視回路を設けたので、電圧発生回路２００としての出力として必要とする所定の電圧が充分得られている場合には昇圧回路による昇圧すべきノードの昇圧を行わないようにしている。このため、昇圧過剰による高電圧により、電圧発生回路２００の出力である電圧が印加される他の回路が破壊されることや、このような破壊を防止するためのクランプ回路等を設けることによる無駄な電力消費をすることを防止することができる。

また、電圧発生回路２００は、外部装置のコイルと電圧発生回路のコイルとの距離が離れる等の理由により、電圧発生回路２００としての出力として必要となる所定の電圧が充分得られていない場合には、昇圧回路による昇圧すべきノードの昇圧を行うことができる。

以上、本発明の電圧発生回路について詳細に説明したが、本発明の電圧発生回路は上記で説明した構成に限定されるものではない。

例えば、図１及び図３に示す電圧発生回路１００、２００を構成する各ダイオードは、図４（ｂ）に示すようなバイポーラトランジスタや図４（ｃ）に示すようなＭＯＳトランジスタをそれぞれダイオード接続したものであってもよい。図４（ｂ）及び図４（ｃ）は図４（ａ）に示すダイオードの方向に対応して、その接続状態を示している。同様に、各コンデンサについてもＭＯＳトランジスタのゲート部分を利用するようなものであってもよい。また、抵抗素子も可能であるならば、常時導通状態のＭＯＳトランジスタを用いてもよい。

また、図１あるいは図３に示すコンデンサ２１とダイオード１９を１組とし、コンデンサ２２とダイオード２０を１組として、これら各組を複数個、交互に設けて、ノードＡとノードＢでの昇圧を交互に効率よく行うようにしてもよい。この場合、電圧発生回路としての構成要素は増えるが、より高い昇圧電圧を得られることになる。

また、非接触ＩＣカードには、記憶装置としてＥＥＰＲＯＭ等の電気的に書き換え可能な不揮発性メモリを内蔵しているものがある。このような不揮発性メモリの消去や書込みには２０Ｖ程度の高い電圧が必要である。非接触ＩＣカードに限らず、このような高電圧を必要とするメモリを内蔵する装置に、本発明の電圧発生回路を内蔵しておくことにより、本発明の電圧発生回路にて発生した昇圧電圧を、高電圧を必要とするメモリの消去や書込みのための電圧として使用することができる。この場合、高電圧を必要とするメモリの消去や書込みのための電圧用の昇圧回路（例えば、クロック発振器とチャージポンプ回路）を電圧発生回路とは別に設ける必要がなくなる。よって、高電圧を必要とするメモリを内蔵する装置としての装置サイズの縮小化や低コスト化が実現できる。特に、非接触ＩＣカードのように低コスト化が強く要求されるものにおいては本発明の電圧発生回路は有効である。

さらに、図１や図３におけるダイオード１８あるいはダイオード１４及び１６は設けなくとも本発明の電圧発生回路の効果は得られる。つまり、ダイオード１８がない場合には、ノードＤがコンデンサ２１の他端に直接接続されることになる。この場合、昇圧されたノードＤ（あるいはノードＥ）の電圧がノードＡあるいはノードＢに戻ることはダイオード１４あるいは１６により防がれる。また、ダイオード１４及び１６がない場合には、ダイオード１３のカソード側がノードＡに接続され、ダイオード１５のカソード側がノードＢに接続されるとともに、ノードＢがノードＤに接続される。この場合、昇圧されたノードＥの電圧がノードＤに戻ることはダイオード１８により防がれる。このように、図１あるいは図３の効果を損なうことなく、昇圧すべきノードのダイオード１個分の電圧降下がなくなるので、より高速で効果的に各ノードを昇圧することができる。

また、トランジスタ２３、２４はＮチャネル型ＭＯＳトランジスタとしてもよい。この場合、コンパレータ２５の出力の電圧レベルは上記実施の形態とは逆にする必要がある。また、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用してもよい。

また、電圧発生回路は他の回路（例えば、電圧発生回路から出力される電圧を電源電圧やデータ等の動作電圧として使用する回路）とともに１チップに集積するようにしてもよい。この場合、上述のように本発明の電圧発生回路は構成要素の増大を抑えているため、電圧発生回路による半導体集積回路のチップサイズの縮小化を妨げない効果が望める。

このように、本発明の電圧発生回路は、本発明と同様な動作により同様な効果が得られるものであれば、種々の変更が可能である。

本発明の第１の実施の形態における電圧発生回路１００の回路図である。図１の電圧発生回路１００の動作を説明する信号波形図である。本発明の第２の実施の形態における電圧発生回路２００の回路図である。本発明の電圧発生回路の構成要素であるダイオードの変形例を示す図である。

符号の説明

１１コイル
１２コンデンサ（共振用）
１３、１４、１５、１６ダイオード（整流回路用）
１７コンデンサ（平滑回路用）
１８、１９、２０ダイオード（昇圧回路用）
２１、２２コンデンサ（昇圧回路用）
２３、２４Ｐチャネル型ＭＯＳトランジスタ
２５コンパレータ
２６、２７抵抗素子
１００、２００電圧発生回路

Claims

電磁誘導により受信した信号を用いて動作電圧を発生し、前記電磁誘導により生成された交流電圧が供給される第１及び第２の端子を備え、前記交流電圧を整流する整流回路を有する電圧発生回路に於いて、
前記第１及び第２の端子に接続され、該第１及び第２の端子の前記交流電圧によって、前記整流回路にて整流された信号を昇圧する昇圧回路と、
前記昇圧回路にて昇圧された信号を平滑して前記動作電圧を発生する平滑回路と、
前記平滑回路から発生した前記動作電圧のレベルを監視して、該監視結果に応じて前記昇圧回路による昇圧動作を制御する監視回路を有する電圧発生回路であって、
前記監視回路は、前記動作電圧が、前記電圧発生回路の出力として必要な電圧より低い場合は、前記昇圧回路への充電経路を開放し、前記動作電圧が、前記電圧発生回路の出力として必要な電圧より高い場合には、前記昇圧回路への充電経路を遮断する制御手段を備えたことを特徴とする電圧発生回路。
前記制御手段は、前記動作電圧に基づく第１比較電圧と基準電圧に基づく第２比較電圧とを比較して比較信号を出力する比較回路と、該比較信号に基づいて、導通状態が制御されるトランジスタを備え、該導通状態の制御により、前記昇圧回路の昇圧用容量素子に対する充電経路を開閉することを特徴とする請求項１記載の電圧発生回路。
請求項１又は請求項２に記載の電圧発生回路に於いて、前記第１の端子と前記第２の端子間に接続されたコイルから構成され、前記交流電圧を発生する受信回路を有する事を特徴とする電圧発生回路。
請求項１又は請求項２に記載の電圧発生回路に於いて、前記第１の端子と前記第２の端子間にそれぞれ接続されたコイルと容量素子から構成され、前記交流電圧を発生する受信回路を有する事を特徴とする電圧発生回路。
請求項１〜４のいずれか１項に記載の電圧発生回路に於いて、前記昇圧回路は、前記整流回路にて整流された信号に基づく信号が供給される第１の整流素子と、前記第１の整流素子の入力端子と前記第１の端子との間に接続された第１の昇圧用容量素子と、前記第１の整流素子の出力端子と接続される第２の整流素子と、前記第２の整流素子の入力側端子と前記第２の端子間に接続された第２の昇圧用容量素子とを有する事を特徴とする電圧発生回路。
請求項１〜４のいずれか１項に記載の電圧発生回路に於いて、前記昇圧回路は、前記整流回路にて整流された信号に基づく信号が供給される第１の整流素子と、前記第１の整流素子の入力端子側と前記第１端子との間に接続された第１の昇圧用容量素子とで構成される第１の組と、前記第１の整流素子の出力端子側と接続される第２の整流素子と、前記第２の端子との間に接続された第２の昇圧用容量素子とで構成される第２の組と、を複数交互に接続して構成されることを特徴とする電圧発生回路。
請求項１〜６のいずれか１項に記載の電圧発生回路に於いて、前記電圧発生回路は、携帯用記憶媒体に内蔵され、前記動作電圧は、該携帯用記憶媒体に於ける電圧源として使用されることを特徴とする電圧発生回路。