JPS5936766B2 - メモリ電源切換回路 - Google Patents
メモリ電源切換回路Info
- Publication number
- JPS5936766B2 JPS5936766B2 JP53143713A JP14371378A JPS5936766B2 JP S5936766 B2 JPS5936766 B2 JP S5936766B2 JP 53143713 A JP53143713 A JP 53143713A JP 14371378 A JP14371378 A JP 14371378A JP S5936766 B2 JPS5936766 B2 JP S5936766B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- terminal
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は全体として主回路とメモリ回路を備える回路手
段のうちのメモリ回路には他の主回路への印加電源とは
別異なメモリ電源からの電力をバックアップし、そのメ
モリ回路の状態を保持し続けるようにしたメモリ電源切
換回路に関するものである。
段のうちのメモリ回路には他の主回路への印加電源とは
別異なメモリ電源からの電力をバックアップし、そのメ
モリ回路の状態を保持し続けるようにしたメモリ電源切
換回路に関するものである。
従来例の構成とその問題点
一般に、全体として主回路とメモリ回路を備える回路手
段に対して電源供給を行なう場合には、第１図に示すよ
うに主電源１からの電力をトランジスタ８とツエナーダ
イオード９及び抵抗１０でなる電圧安定化回路３を介し
て主回路５とメモリ回路４を備える回路手段１１のそれ
ぞれの電源入力端子ＳＳ，ＶＤＤ間に加え、一方、上記
メモリ回路４の電源入力端子ＶＭＭには上記回路手段１
０の夫々の電源入力端子Ｖ８Ｓ，ＶＤＤに接続したダイ
オード６，７およびメモリ電源２の直列回路の上記ダイ
オード６，７の接続点電位を加えるように構成していた
。
段に対して電源供給を行なう場合には、第１図に示すよ
うに主電源１からの電力をトランジスタ８とツエナーダ
イオード９及び抵抗１０でなる電圧安定化回路３を介し
て主回路５とメモリ回路４を備える回路手段１１のそれ
ぞれの電源入力端子ＳＳ，ＶＤＤ間に加え、一方、上記
メモリ回路４の電源入力端子ＶＭＭには上記回路手段１
０の夫々の電源入力端子Ｖ８Ｓ，ＶＤＤに接続したダイ
オード６，７およびメモリ電源２の直列回路の上記ダイ
オード６，７の接続点電位を加えるように構成していた
。
この場合、電源スイツチ１２がオフの状態にあつて上記
主電源１からの電力が上記回路手段１１中の主回路５へ
供給されず、上記メモリ回路４のみがメモリ電源２から
電力供給されることにより、上記メモリ回路４の情報を
保持し続けるときには上記メモリ回路４の電源電圧は両
回路の動作中のものに比べて低くてもよい。そして、上
記回路４，５がともに動作中の場合には供給される電源
の電圧値はほぼ等しくないと互いの回路のデータのやり
とりがうまくゆかないのが普通である。その為にダイオ
ード７としては順方向電圧降下のより大きいシリコン型
でなく、ゲルマニウム型を使用していた。し力化、この
場合にはダイオード７の逆方向のリーク電流が大きくな
り、メモリ電源２の電力消費が大きいという問題点があ
つた。一方、上述のゲルマニウムダイオード７に代え第
２図に示すようにトランジスタ１３を使用し、そのトラ
ンジスタ１３のベースを抵抗１４を介して電圧安定化回
路３の出力点に接続することによりバイアスすると、上
記回路手段１１の両回路４，５の動作中はトランジスタ
１３のコレクターエミツタ間の電位が下がるので回路４
と５の印加電圧の差はほとんどなく、両回路４，５は満
足に動作する。しかし、メモリ回路４のみにメモリ電源
２から電圧が印加されている場合、トランジスタ１３の
ベースからコレクタに電圧が順方向に印加されてトラン
ジスタ１３のエミツタからコレクタの方向にリーク電流
が流れ、メモリ電源２の電力消費が大きいという問題点
があつた。発明の目的本発明はこのような従来の欠点を
解消するものであり、リーク電流に起因するメモリ電源
の電力消費を少なくすることができるメモリ電源切換回
路を提供することを目的とする。
主電源１からの電力が上記回路手段１１中の主回路５へ
供給されず、上記メモリ回路４のみがメモリ電源２から
電力供給されることにより、上記メモリ回路４の情報を
保持し続けるときには上記メモリ回路４の電源電圧は両
回路の動作中のものに比べて低くてもよい。そして、上
記回路４，５がともに動作中の場合には供給される電源
の電圧値はほぼ等しくないと互いの回路のデータのやり
とりがうまくゆかないのが普通である。その為にダイオ
ード７としては順方向電圧降下のより大きいシリコン型
でなく、ゲルマニウム型を使用していた。し力化、この
場合にはダイオード７の逆方向のリーク電流が大きくな
り、メモリ電源２の電力消費が大きいという問題点があ
つた。一方、上述のゲルマニウムダイオード７に代え第
２図に示すようにトランジスタ１３を使用し、そのトラ
ンジスタ１３のベースを抵抗１４を介して電圧安定化回
路３の出力点に接続することによりバイアスすると、上
記回路手段１１の両回路４，５の動作中はトランジスタ
１３のコレクターエミツタ間の電位が下がるので回路４
と５の印加電圧の差はほとんどなく、両回路４，５は満
足に動作する。しかし、メモリ回路４のみにメモリ電源
２から電圧が印加されている場合、トランジスタ１３の
ベースからコレクタに電圧が順方向に印加されてトラン
ジスタ１３のエミツタからコレクタの方向にリーク電流
が流れ、メモリ電源２の電力消費が大きいという問題点
があつた。発明の目的本発明はこのような従来の欠点を
解消するものであり、リーク電流に起因するメモリ電源
の電力消費を少なくすることができるメモリ電源切換回
路を提供することを目的とする。
発明の構成
上記の目的を達成するため、本発明のメモリ電源切換回
路は、回路手段を構成する主回路の負の電源端子とメモ
リ回路の負の電源端子との間に接続したＮＰＮトランジ
スタのベースに抵抗を介して電圧安定化回路の電圧安定
化点を接続することにより、上記電圧安定化回路を構成
するトランジスタおよびダイオードのＰＮ接合の逆方向
特性を利用して上記ＮＰＮトランジスタのベース抵抗を
高めるように構成したことを特長とするものである。
路は、回路手段を構成する主回路の負の電源端子とメモ
リ回路の負の電源端子との間に接続したＮＰＮトランジ
スタのベースに抵抗を介して電圧安定化回路の電圧安定
化点を接続することにより、上記電圧安定化回路を構成
するトランジスタおよびダイオードのＰＮ接合の逆方向
特性を利用して上記ＮＰＮトランジスタのベース抵抗を
高めるように構成したことを特長とするものである。
かかる構成によれば、トランジスタ１３のベースからコ
レクタの方向に電流が流れ、その結果トランジスタ１３
のエミツタからコレクタにり−ク電流が流れるのを防止
することができ、メモリ電源の電力消費を少なくするこ
とができるものである。実施例の説明 以下、本発明について実施例の図面と共に説明する。
レクタの方向に電流が流れ、その結果トランジスタ１３
のエミツタからコレクタにり−ク電流が流れるのを防止
することができ、メモリ電源の電力消費を少なくするこ
とができるものである。実施例の説明 以下、本発明について実施例の図面と共に説明する。
第３図は本発明の一実施例を示し、図中、２１は第１の
回路例えばメモリ回路、２２は第２の回路、２３はＤＣ
主電源、２４はＤＣ副電源、２５は電源スイツチ、２６
はＰＮＰトランジスタ、２７〜２８はＮＰＮトランジス
タ、２９〜３２は抵抗、３３はツエナーダイオード、３
４と３５はシリコンダイオード、３６は第１の回路２１
と第２の回路２２の正の共通電源端子、３７は第１の回
路２１の負の電源端子、３８は第２の回路２２の負の電
源端子である。ここで、電源２３の電圧は電源２４より
も大きく設定してあるので、電源スイツチ２５が閉じら
れている時、ダイオード３５は逆方向にバイアスされ、
トランジスタ２８のコレクターエミツタ間はほぼＯ近く
の電圧にさがる。
回路例えばメモリ回路、２２は第２の回路、２３はＤＣ
主電源、２４はＤＣ副電源、２５は電源スイツチ、２６
はＰＮＰトランジスタ、２７〜２８はＮＰＮトランジス
タ、２９〜３２は抵抗、３３はツエナーダイオード、３
４と３５はシリコンダイオード、３６は第１の回路２１
と第２の回路２２の正の共通電源端子、３７は第１の回
路２１の負の電源端子、３８は第２の回路２２の負の電
源端子である。ここで、電源２３の電圧は電源２４より
も大きく設定してあるので、電源スイツチ２５が閉じら
れている時、ダイオード３５は逆方向にバイアスされ、
トランジスタ２８のコレクターエミツタ間はほぼＯ近く
の電圧にさがる。
従つて第１の回路２１と第２の回路２２はほぼ等しい電
源電圧を印加されるので、正常に動作することになる。
次にスイツチ２５を開くと、第１の回路２１にはＤＣ副
電源２４よりダイオード３５の順方向電圧低下分をさし
引いた電圧が印加され、その結果第１の回路２１の情報
を保持し続ける。そして、この時トランジスタ２８のベ
ースからコレクタには電流が流れなく、その結果、トラ
ンジスタ２８のエミツタからコレクタにリーク電流がほ
とんど流れない。なぜならば、トランジスタ２７、ダイ
オード３４、トランジスタ２６に含まれるいずれも逆方
向のＰＮ接合が抵抗３２を通してトランジスタ２８のベ
ースに接続されており、且つ電源スイツチ２５が開かれ
て電源２３が切り放されているからである。すなわち、
第１の回路２１の情報を保持するために電源２４から電
力を供給する時、不要な電流を減らすことができ、電源
２４が電池の場合その電池の寿命を伸ばすことができる
という効果がある。また、第２の効果として電源２３，
２４がともに電池であつて、電池２３の電圧が電池２４
よりも減つた場合に電源スイツチ２５を投入したまま放
置した場合にもトランジスタ２８のエミツタからコレタ
タに流れる電流をほとんどなくすことが出来る。なぜな
らば、電池２３の電圧が下がるとトランジスタ２６のエ
ミツターベース間が遮断状態になり、その結果抵抗３２
に電流が流れる為の条件が消失するからである。しかも
、第３の効果として、電源２３の代りに抵抗がつながり
且つ電源スイツチ２５が投入された場合にも同様にトラ
ンジスタ２８のエミツタからコレクタに流れる電流をほ
とんどなくすことができる。なぜならぱ、トランジスタ
２６のエミツタからベースに電流が流れず従つてトラン
ジスタ２６のエミツタからコレクタに電流が流れないか
らである。この第３の効果に対応する場合とはトランス
とダイオードおよび静電容量から成る簡単な交流一直流
変換器を電源２３の代りにつなぎ且つ交流電源がこの交
流一直流変換器に印加されていない場合などが考えられ
る。発明の効果 以上のように本発明によれば、メモリ回路を電池で常に
バツクアツプしたとき、その電池の電力消費を少なくす
ることができ、その電池の寿命を長く保つ上で非常に効
果的である。
源電圧を印加されるので、正常に動作することになる。
次にスイツチ２５を開くと、第１の回路２１にはＤＣ副
電源２４よりダイオード３５の順方向電圧低下分をさし
引いた電圧が印加され、その結果第１の回路２１の情報
を保持し続ける。そして、この時トランジスタ２８のベ
ースからコレクタには電流が流れなく、その結果、トラ
ンジスタ２８のエミツタからコレクタにリーク電流がほ
とんど流れない。なぜならば、トランジスタ２７、ダイ
オード３４、トランジスタ２６に含まれるいずれも逆方
向のＰＮ接合が抵抗３２を通してトランジスタ２８のベ
ースに接続されており、且つ電源スイツチ２５が開かれ
て電源２３が切り放されているからである。すなわち、
第１の回路２１の情報を保持するために電源２４から電
力を供給する時、不要な電流を減らすことができ、電源
２４が電池の場合その電池の寿命を伸ばすことができる
という効果がある。また、第２の効果として電源２３，
２４がともに電池であつて、電池２３の電圧が電池２４
よりも減つた場合に電源スイツチ２５を投入したまま放
置した場合にもトランジスタ２８のエミツタからコレタ
タに流れる電流をほとんどなくすことが出来る。なぜな
らば、電池２３の電圧が下がるとトランジスタ２６のエ
ミツターベース間が遮断状態になり、その結果抵抗３２
に電流が流れる為の条件が消失するからである。しかも
、第３の効果として、電源２３の代りに抵抗がつながり
且つ電源スイツチ２５が投入された場合にも同様にトラ
ンジスタ２８のエミツタからコレクタに流れる電流をほ
とんどなくすことができる。なぜならぱ、トランジスタ
２６のエミツタからベースに電流が流れず従つてトラン
ジスタ２６のエミツタからコレクタに電流が流れないか
らである。この第３の効果に対応する場合とはトランス
とダイオードおよび静電容量から成る簡単な交流一直流
変換器を電源２３の代りにつなぎ且つ交流電源がこの交
流一直流変換器に印加されていない場合などが考えられ
る。発明の効果 以上のように本発明によれば、メモリ回路を電池で常に
バツクアツプしたとき、その電池の電力消費を少なくす
ることができ、その電池の寿命を長く保つ上で非常に効
果的である。
第１図および第２図は従来のメモリ電源切換回路を示す
回路結線図、第３図は本発明のメモリ電源切換回路の一
実施例を示す回路結線図である。 ２６，２７，２８・・・・・・トランジスタ、３４，３
５・・・・・・ダイオード、２９〜３２・・・・・・抵
抗、３３・・・・・・ツエナーダイオード、２３，２４
・・・・・・ＤＣ電源。
回路結線図、第３図は本発明のメモリ電源切換回路の一
実施例を示す回路結線図である。 ２６，２７，２８・・・・・・トランジスタ、３４，３
５・・・・・・ダイオード、２９〜３２・・・・・・抵
抗、３３・・・・・・ツエナーダイオード、２３，２４
・・・・・・ＤＣ電源。
Claims (1)
- 【特許請求の範囲】 １ 第１の回路と第２の回路を有する回路手段の共通の
正の電源端子に正極が接続されたメモリ用直流電源と、
上記回路手段を構成する第１の回路の負の電源端子にコ
レクタが接続されると共に上記回路手段を構成する第２
の回路の負の電源端子にエミッタが接続されたＮＰＮト
ランジスタと、上記メモリ用直流電源の負極にカソード
が接続されると共に上記ＮＰＮトランジスタのコレクタ
にアノードが接続されたダイオードと、上記回路手段を
構成する第１および第２の回路の共通の正の電源端子と
上記回路手段を構成する第２の回路の負の電源端子との
間に接続され、スイッチにて断続されるメイン用直流電
源からの電圧を安定化して上記回路手段を構成する第１
および第２の回路に供給する電圧安定化回路を備えてな
り、上記ＮＰＮトランジスタのベース抵抗を上記電圧安
定化回路を構成するトランジスタおよびダイオードのＰ
Ｎ接合の逆方向特性を利用して高めるように上記電圧安
定化回路の安定化電位点を抵抗を介して上記ＮＰＮトラ
ンジスタのベースに接続したことを特徴とするメモリ電
源切換回路。 ２ 電圧安定化回路は第１回路および第２回路を備える
回路手段の共通の正の電源端子にエミッタが接続される
と共にメイン用直流電源の正極にコレクタが接続される
ＮＰＮトランジスタと、上記ＮＰＮトランジスタのコレ
クタにエミッタが接続されると共にベースが上記メイン
用直流電源の正負極間に接続される第１および第２の抵
抗の分圧点に接続され、コレクタが第３の抵抗を介して
上記ＮＰＮトランジスタのベースに接続されたＰＮＰト
ランジスタと、上記ＮＰＮトランジスタのベースにカソ
ードが接続されたツェナーダイオードと、そのツェナー
ダイオードのアノードにアノードが接続されると共にカ
ソードが上記メイン用直流電源の負極に接続されたダイ
オードを備えてなり上記ツェナーダイオードのカソード
と上記第３の抵抗および上記ＮＰＮトランジスタのベー
スとの接続点に上記回路手段を構成する第１回路の負の
電源端子と上記第２回路の負の電源端子間に設けたＮＰ
Ｎトランジスタのベースを第４の抵抗を介して接続した
ことを特徴とする特許請求の範囲第１項記載のメモリ電
源切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143713A JPS5936766B2 (ja) | 1978-11-20 | 1978-11-20 | メモリ電源切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143713A JPS5936766B2 (ja) | 1978-11-20 | 1978-11-20 | メモリ電源切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5570999A JPS5570999A (en) | 1980-05-28 |
| JPS5936766B2 true JPS5936766B2 (ja) | 1984-09-05 |
Family
ID=15345240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53143713A Expired JPS5936766B2 (ja) | 1978-11-20 | 1978-11-20 | メモリ電源切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936766B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148649U (ja) * | 1983-03-26 | 1984-10-04 | 矢野 利人 | 椅子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0693253B2 (ja) * | 1988-06-17 | 1994-11-16 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
-
1978
- 1978-11-20 JP JP53143713A patent/JPS5936766B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148649U (ja) * | 1983-03-26 | 1984-10-04 | 矢野 利人 | 椅子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5570999A (en) | 1980-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636829B2 (ja) | 差動回路 | |
| JPH09162298A (ja) | 半導体装置 | |
| JPH0548054B2 (ja) | ||
| US9774321B1 (en) | One-direction conduction devices | |
| JPS5936766B2 (ja) | メモリ電源切換回路 | |
| US4103220A (en) | Low dissipation voltage regulator | |
| EP0104777B1 (en) | A constant current source circuit | |
| JPS6353566B2 (ja) | ||
| JPS59178980A (ja) | インバ−タ用ベ−ス電流ドライブ回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| US5666076A (en) | Negative input voltage comparator | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP3335984B2 (ja) | 電流発生装置 | |
| JPH0638402A (ja) | 電源回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP3570338B2 (ja) | 電源逆接続保護回路 | |
| JPH02266612A (ja) | トランジスタ回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0278095A (ja) | 半導体集積回路 | |
| JPH0620178Y2 (ja) | 定電流源回路 | |
| JPH10201239A (ja) | 整流回路 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPH06310998A (ja) | コンパレータ回路 | |
| JPS61295830A (ja) | 電源装置 | |
| JPH02183320A (ja) | 電圧安定化回路 |