JPH0548054B2 - - Google Patents
Info
- Publication number
- JPH0548054B2 JPH0548054B2 JP60181921A JP18192185A JPH0548054B2 JP H0548054 B2 JPH0548054 B2 JP H0548054B2 JP 60181921 A JP60181921 A JP 60181921A JP 18192185 A JP18192185 A JP 18192185A JP H0548054 B2 JPH0548054 B2 JP H0548054B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- power
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000004134 energy conservation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は特にページング受信機やポータブルト
ランシーバのような電池駆動装置用の電池エネル
ギー節約回路に関するものである。
ランシーバのような電池駆動装置用の電池エネル
ギー節約回路に関するものである。
多くの既知の電池エネルギー節約回路は、負荷
を構成する動作回路（例えば無線受信機の音声
段）を電池から切り離す原理に基づいている。多
くの場合、動作回路を電池に接続したり電池から
切り離すスイツチとして、エミツタ接地モードで
動作するトランジスタが使用されている。斯かる
構成には、トランジスタ両端間の電圧降下がある
用途において有効電池寿命を約５％減少すると共
にトランジスタがON状態のときに流れるベース
電流が有効電池寿命を更に約２％減少するという
欠点がある。従つて、ある場合には電池エネルギ
ー節約回路は動作回路に対し電池エネルギーの節
約を行うことにより節約される電流と略々同量の
電流をこの節約回路自体が消費してしまうことが
ある。
を構成する動作回路（例えば無線受信機の音声
段）を電池から切り離す原理に基づいている。多
くの場合、動作回路を電池に接続したり電池から
切り離すスイツチとして、エミツタ接地モードで
動作するトランジスタが使用されている。斯かる
構成には、トランジスタ両端間の電圧降下がある
用途において有効電池寿命を約５％減少すると共
にトランジスタがON状態のときに流れるベース
電流が有効電池寿命を更に約２％減少するという
欠点がある。従つて、ある場合には電池エネルギ
ー節約回路は動作回路に対し電池エネルギーの節
約を行うことにより節約される電流と略々同量の
電流をこの節約回路自体が消費してしまうことが
ある。
本発明の目的は電池エネルギー節約回路自体に
より消費される電流を著しく低減することにあ
る。
より消費される電流を著しく低減することにあ
る。
本発明は電池に接続された電源回路と、害電源
回路をパワーオン信号に応答して動作回路へ電力
を供給する状態にせしめ、パワーオフ信号に応答
して動作回路への電力供給を遮断する状態にせし
める制御回路とを具えた電池エネルギー節約回路
において、前記電源回路は、２個の相補形電流ミ
ラー回路を具え、これら電流ミラー回路の各々を
その出力電流が他方の電流ミラー回路を駆動する
よう接続すると共に一方の電流ミラー回路をその
少なくとも一方のトランジスタにエミツタ抵抗を
挿入して非対称にして成る切換可能な基準電流回
路で構成し、且つ前記制御回路はパワーオフ信号
に応答して瞬間的にのみ導通し前記電流ミラー回
路の少なくとも一方の出力電流からその一部分を
分流させて前記切換可能な基準電流回路を非導通
にせしめる分流手段で構成したことを特徴とす
る。
回路をパワーオン信号に応答して動作回路へ電力
を供給する状態にせしめ、パワーオフ信号に応答
して動作回路への電力供給を遮断する状態にせし
める制御回路とを具えた電池エネルギー節約回路
において、前記電源回路は、２個の相補形電流ミ
ラー回路を具え、これら電流ミラー回路の各々を
その出力電流が他方の電流ミラー回路を駆動する
よう接続すると共に一方の電流ミラー回路をその
少なくとも一方のトランジスタにエミツタ抵抗を
挿入して非対称にして成る切換可能な基準電流回
路で構成し、且つ前記制御回路はパワーオフ信号
に応答して瞬間的にのみ導通し前記電流ミラー回
路の少なくとも一方の出力電流からその一部分を
分流させて前記切換可能な基準電流回路を非導通
にせしめる分流手段で構成したことを特徴とす
る。
必要に応じ、本発明電池エネルギー節約回路は
更にON信号に応答して基準回路に電流を注入し
てON状態への遷移を加速する手段を含むことが
できる。
更にON信号に応答して基準回路に電流を注入し
てON状態への遷移を加速する手段を含むことが
できる。
相補形電流ミラー型の基準回路を使用すること
により電池は再充電又は交替のために取外すまで
動作回路に連続的に接続されるため、半導体スイ
ツチにおける電流損が避けられる。動作回路に供
給される電流をスイツチオン又はスイツチオフす
るのに消費される電流量は殆ど無視できる。更
に、ターンオフ及びターンオン時間が短いので、
音声信号に関する限りこの時間は瞬間的とみなす
ことができる。
により電池は再充電又は交替のために取外すまで
動作回路に連続的に接続されるため、半導体スイ
ツチにおける電流損が避けられる。動作回路に供
給される電流をスイツチオン又はスイツチオフす
るのに消費される電流量は殆ど無視できる。更
に、ターンオフ及びターンオン時間が短いので、
音声信号に関する限りこの時間は瞬間的とみなす
ことができる。
本発明の一例においては、制御回路はベース回
路に制御信号が供給される接合トランジスタを具
えるものとする。この目的のために接合トランジ
スタを用いる利点は制御信号を例えばページング
受信機のような受信機をスイツチオン及びオフす
るタイミング信号を得るのに使用し得る論理回路
に使用される電圧とコンパチブルにすることがで
きる点にある。
路に制御信号が供給される接合トランジスタを具
えるものとする。この目的のために接合トランジ
スタを用いる利点は制御信号を例えばページング
受信機のような受信機をスイツチオン及びオフす
るタイミング信号を得るのに使用し得る論理回路
に使用される電圧とコンパチブルにすることがで
きる点にある。
本発明の他の例においては、制御回路はエミツ
タを相互接続してロングテールペアとして接続し
た同一導電型の第１及び第２トランジスタを具え
るものとする。第１トランジスタのコレクタと相
互接続エミツタを相補形電流ミラー間の電流通路
内に接続する。第２トランジスタのコレクタを電
圧供給ラインに結合する。制御入力端子を第１ト
ランジスタのベースに接続し、第２トランジスタ
のベースを基準電圧点に接続する。動作中、制御
入力端子の電圧が基準電圧より大きくなると、回
路はON状態になり、制御電圧が基準電圧より低
くなると回路はOFF状態になる。これがため、
基準電圧を変えることにより回路の動作に若干の
フレキシビリテイが得られる。
タを相互接続してロングテールペアとして接続し
た同一導電型の第１及び第２トランジスタを具え
るものとする。第１トランジスタのコレクタと相
互接続エミツタを相補形電流ミラー間の電流通路
内に接続する。第２トランジスタのコレクタを電
圧供給ラインに結合する。制御入力端子を第１ト
ランジスタのベースに接続し、第２トランジスタ
のベースを基準電圧点に接続する。動作中、制御
入力端子の電圧が基準電圧より大きくなると、回
路はON状態になり、制御電圧が基準電圧より低
くなると回路はOFF状態になる。これがため、
基準電圧を変えることにより回路の動作に若干の
フレキシビリテイが得られる。
２個以上の制御回路が存在し、各々が関連する
基準回路を有する場合には、これら制御回路の入
力端子を結ぶ共通信号バスを設けることができ
る。
基準回路を有する場合には、これら制御回路の入
力端子を結ぶ共通信号バスを設けることができ
る。
図面につき本発明を説明する。
第１図において、負荷を構成する動作回路１０
（無線受信機の一部分、例えばオーデイオセクシ
ヨンとし得る）は複数個の動作部分を含み、各動
作部分の動作は所定のトランジスタ１２，１４，
１６により流される電流に依存する。これらトラ
ンジスタ１２，１４，１６は切換可能な電流基準
回路１８により制御される。この電流基準回路１
８はオン状態とオフ状態の２つの安定状態を有
し、オン状態のときは電池２０の電圧と無関係に
一定の基準電流を流すので、トランジスタ１２，
１４，１６が導通して電池２０から動作回路１０
に所定の電流を供給し、オフ状態のときは何の電
流も流さないのでこれらトランジスタが非導通に
なつて電池から動作回路１０への給電を遮断す
る。このタイプの電流基準回路自体は
「Integration of Analogue Electronic
citcuts″J.Davidse著、Academic Press発行、第
95〜98頁から既知である。このタイプの基準回路
においては一般に設計者はこの基準回路を通常の
如く電池２０を接続することにより付勢するとき
この基準回路は零電流状態になり、目的とする他
方の安定状態にならないことがある点に注意を要
する。
（無線受信機の一部分、例えばオーデイオセクシ
ヨンとし得る）は複数個の動作部分を含み、各動
作部分の動作は所定のトランジスタ１２，１４，
１６により流される電流に依存する。これらトラ
ンジスタ１２，１４，１６は切換可能な電流基準
回路１８により制御される。この電流基準回路１
８はオン状態とオフ状態の２つの安定状態を有
し、オン状態のときは電池２０の電圧と無関係に
一定の基準電流を流すので、トランジスタ１２，
１４，１６が導通して電池２０から動作回路１０
に所定の電流を供給し、オフ状態のときは何の電
流も流さないのでこれらトランジスタが非導通に
なつて電池から動作回路１０への給電を遮断す
る。このタイプの電流基準回路自体は
「Integration of Analogue Electronic
citcuts″J.Davidse著、Academic Press発行、第
95〜98頁から既知である。このタイプの基準回路
においては一般に設計者はこの基準回路を通常の
如く電池２０を接続することにより付勢するとき
この基準回路は零電流状態になり、目的とする他
方の安定状態にならないことがある点に注意を要
する。
電流基準回路１８の状態は、制御回路２２を回
路１８内の電流を引き出すことができる点に接続
することにより所望の如く制御することができ
る。制御回路２２は、その入力端子２４に供給さ
れるオフ論理信号に応答して基準回路１８の電流
の一部分を分流して回路１８を急速にオフ状態に
せしめ、またオン論理信号に応答して、基準回路
１８に電荷を注入して回路１８を急速にオン状態
にせしめる。この制御回路２２は基準回路１８が
オン状態からオフ状態へ及びその逆へ変化する間
のみ電流を流すだけである。
路１８内の電流を引き出すことができる点に接続
することにより所望の如く制御することができ
る。制御回路２２は、その入力端子２４に供給さ
れるオフ論理信号に応答して基準回路１８の電流
の一部分を分流して回路１８を急速にオフ状態に
せしめ、またオン論理信号に応答して、基準回路
１８に電荷を注入して回路１８を急速にオン状態
にせしめる。この制御回路２２は基準回路１８が
オン状態からオフ状態へ及びその逆へ変化する間
のみ電流を流すだけである。
オン及びオフ論理信号は、例えば無線受信機の
場合には受信信号の有無を検出し、受信信号があ
る場合にオン論理信号を、受信信号がない場合に
オフ論理信号を発生する既知の論理回路から得ら
れるものとすることができる。
場合には受信信号の有無を検出し、受信信号があ
る場合にオン論理信号を、受信信号がない場合に
オフ論理信号を発生する既知の論理回路から得ら
れるものとすることができる。
なお、複数個の動作回路（負荷）を一つの電流
基準回路１８と関連させることができるが、他の
動作回路１０′に供給される電流を制御するため
に第２の電流基準回路１８′を設ける必要がある
場合には、この回路１８′のための制御回路２
２′を設ける必要がある。しかし、回路１８及び
１８′の制御信号入力端子２４及び２４′はオン及
びオフ論理信号を発生する論理回路（図示せず）
に接続された共通信号バス２６により相互接続す
ることができる。
基準回路１８と関連させることができるが、他の
動作回路１０′に供給される電流を制御するため
に第２の電流基準回路１８′を設ける必要がある
場合には、この回路１８′のための制御回路２
２′を設ける必要がある。しかし、回路１８及び
１８′の制御信号入力端子２４及び２４′はオン及
びオフ論理信号を発生する論理回路（図示せず）
に接続された共通信号バス２６により相互接続す
ることができる。
第２図は動作回路１０と制御回路２２に結合さ
れた切換可能な電流基準回路１８の簡単な例を示
す。本例回路１８は２個の相補形電流ミラー回路
２８，３０を具える。回路２８はベースが相互接
続された２個の同一のPNPトランジスタ３２，
３４を具え、トランジスタ３２はベース電極とコ
レクタ電極が相互接続されたダイオードとして動
作する。回路３０は２個の同一でないNPNトラ
ンジスタ３６，３８を具える。トランジスタ３６
と関連する記号“ｎ”はトランジスタ３６がトラ
ンジスタ３８のエミツタ面積のｎ倍のエミツタ面
積を有すること、即ちトランジスタ３８と同一タ
イプのトランジスタのｎ倍であることを示す。ト
ランジスタ３８のベース電極とコレクタ電極は相
互接続すると共にトランジスタ３４のコレクタ電
極に接続する。トランジスタ３６のコレクタはト
ランジスタ３２のコレクタ／ベース電極に接続す
る。抵抗Ｒをトラジスタ３６のエミツタ回路内に
接続する。
れた切換可能な電流基準回路１８の簡単な例を示
す。本例回路１８は２個の相補形電流ミラー回路
２８，３０を具える。回路２８はベースが相互接
続された２個の同一のPNPトランジスタ３２，
３４を具え、トランジスタ３２はベース電極とコ
レクタ電極が相互接続されたダイオードとして動
作する。回路３０は２個の同一でないNPNトラ
ンジスタ３６，３８を具える。トランジスタ３６
と関連する記号“ｎ”はトランジスタ３６がトラ
ンジスタ３８のエミツタ面積のｎ倍のエミツタ面
積を有すること、即ちトランジスタ３８と同一タ
イプのトランジスタのｎ倍であることを示す。ト
ランジスタ３８のベース電極とコレクタ電極は相
互接続すると共にトランジスタ３４のコレクタ電
極に接続する。トランジスタ３６のコレクタはト
ランジスタ３２のコレクタ／ベース電極に接続す
る。抵抗Ｒをトラジスタ３６のエミツタ回路内に
接続する。
回路２８，３０を上述のように相互接続する
と、下側回路３０の電流利得が抵抗Ｒ両端間の電
圧降下Ｖにより１に低下した電流安定状態が存在
する。
と、下側回路３０の電流利得が抵抗Ｒ両端間の電
圧降下Ｖにより１に低下した電流安定状態が存在
する。
この電流安定状態においては
Ｉ・Ｒ＝（KT／ｑ）log(n)
が成立する。従つて電流Ｉは１／Ｒに比例すると
共にlog(n)にも比例する。電流Ｉは電源電圧とは
上式に含まれない二次項の影響を受けるのみであ
る。Ｉ＝０においてオフ安定状態が存在する。こ
れはＩ＝０おいてはこれらトランジスタの利得が
零になるためであり、この状態では上式は成立し
ない。
共にlog(n)にも比例する。電流Ｉは電源電圧とは
上式に含まれない二次項の影響を受けるのみであ
る。Ｉ＝０においてオフ安定状態が存在する。こ
れはＩ＝０おいてはこれらトランジスタの利得が
零になるためであり、この状態では上式は成立し
ない。
図示の制御回路２２はエミツカ−ベース通路を
トランジスタ３６，３８のベース電極と電圧ライ
ン４２との間に接続した単一のPNPトランジス
タ４０を具える。小容量値（数マイクロフアラツ
ド）のコンデンサ４４をトランジスタ４０のエミ
ツタ−ベースとの間に接続する。
トランジスタ３６，３８のベース電極と電圧ライ
ン４２との間に接続した単一のPNPトランジス
タ４０を具える。小容量値（数マイクロフアラツ
ド）のコンデンサ４４をトランジスタ４０のエミ
ツタ−ベースとの間に接続する。
電流基準回路１８がオン状態であるものとする
と、基準電流Ｉが電源電圧と無関係に設定される
と共に動作回路１０が電流Ｉを流す。この状態に
おいてはトランジスタ４０のエミツタとライン４
２との間に約0.6ボルトの電圧が存在する。制御
入力端子２４の制御信号が高値から低値になると
（第２図の場合にはライン４２の電圧に対し負に
なると）、電流Ｉの一部分がトランジスタ４０の
エミツタ回路に分流される。この再生動作の結果
として基準回路１８はオン状態電流を維持し得な
くなり、極めて急速にＩ＝０のオフ状態になり、
従つて関連する動作回路１０の電流が零により、
これによりこの回路１０が不作動にされると共に
トランジスタ４０のエミツタ−コレクタ通路の電
流が零になる。
と、基準電流Ｉが電源電圧と無関係に設定される
と共に動作回路１０が電流Ｉを流す。この状態に
おいてはトランジスタ４０のエミツタとライン４
２との間に約0.6ボルトの電圧が存在する。制御
入力端子２４の制御信号が高値から低値になると
（第２図の場合にはライン４２の電圧に対し負に
なると）、電流Ｉの一部分がトランジスタ４０の
エミツタ回路に分流される。この再生動作の結果
として基準回路１８はオン状態電流を維持し得な
くなり、極めて急速にＩ＝０のオフ状態になり、
従つて関連する動作回路１０の電流が零により、
これによりこの回路１０が不作動にされると共に
トランジスタ４０のエミツタ−コレクタ通路の電
流が零になる。
基準回路から分流により除去される電流Ｉの部
分はｎの値に依存し、ｎ＝２のときはこの電流部
分は17％になる。
分はｎの値に依存し、ｎ＝２のときはこの電流部
分は17％になる。
ｎの値は通常は小さく維持して過度の雑音を避
ける必要があり、ｎを大きくすると電流の一層大
きな部分を分流しなければならない。
ける必要があり、ｎを大きくすると電流の一層大
きな部分を分流しなければならない。
動作回路１０の動作電流を再設定するために
は、入力端子２４の制御信号を低値から高値に変
化させ、コンデンサ４４及びトランジスタ４０の
接合面の残留電荷を基準回路１８に注入して回路
１８をオン状態に切換える。これを第４ｃ図に示
す。
は、入力端子２４の制御信号を低値から高値に変
化させ、コンデンサ４４及びトランジスタ４０の
接合面の残留電荷を基準回路１８に注入して回路
１８をオン状態に切換える。これを第４ｃ図に示
す。
第３図に示す実施回路は第２図の簡単回路と
は、トランジスタ３２，３８のベース−コレクタ
相互接続の代わりにエミツタホロワトランジスタ
４６，４８を設け、トランジスタ４０のエミツタ
をトランジスタ３８のコレクタとトランジスタ４
８のベースとの接続点５０に接続した点が相違す
る。エミツタホロワ４６，４８を設けることによ
り電流Ｉの精度が多数のトランジスタを具える動
作回路１０により劣化するのを避けることができ
る。トランジスタ４０のエミツタを接続点５０に
接続することは、そのエミツタとライン４２との
間に1.2Vの電圧差が存在することを意味する。
このことは電流基準回路をターンオフするのに制
御電圧を負にする必要がなくなり、従つて基準回
路１８及び制御回路２２は入力端子２４における
トランジエントによりターンオンされ難くなり、
このターンオンは“オフ”状態中の制御信号の正
確なレベルにのみ応答するようになるという利点
をもたらす。
は、トランジスタ３２，３８のベース−コレクタ
相互接続の代わりにエミツタホロワトランジスタ
４６，４８を設け、トランジスタ４０のエミツタ
をトランジスタ３８のコレクタとトランジスタ４
８のベースとの接続点５０に接続した点が相違す
る。エミツタホロワ４６，４８を設けることによ
り電流Ｉの精度が多数のトランジスタを具える動
作回路１０により劣化するのを避けることができ
る。トランジスタ４０のエミツタを接続点５０に
接続することは、そのエミツタとライン４２との
間に1.2Vの電圧差が存在することを意味する。
このことは電流基準回路をターンオフするのに制
御電圧を負にする必要がなくなり、従つて基準回
路１８及び制御回路２２は入力端子２４における
トランジエントによりターンオンされ難くなり、
このターンオンは“オフ”状態中の制御信号の正
確なレベルにのみ応答するようになるという利点
をもたらす。
第４Ａ〜４Ｄにつき第３図に示す回路の動作を
説明すると、基準電流回路がオンのとき、入力端
子２４の制御電圧Vcは高値であり、トランジス
タ４０のベース／エミツタ接合は逆バイアスであ
るからトランジスタ４０により何の電流も引出さ
れない。時間t1において制御電圧が低値に変化す
るとトランジスタ４０は順方向にバイアスされ、
基準回路１８から電流Ｉを分流する。回路１８が
電流の損失のためにオン状態を維持し得なくなる
と、この回路はオフ状態になり、トランジスタ４
０及び動作回路１０は何の電流も流さなくなる。
これは本質的に静的なプロセスである。t1〜t2中
導通するトランジスタ４０により流されるベース
電流Ib（第４ｂ図）は代表的には基準回路のオン
電流の１％以下である。
説明すると、基準電流回路がオンのとき、入力端
子２４の制御電圧Vcは高値であり、トランジス
タ４０のベース／エミツタ接合は逆バイアスであ
るからトランジスタ４０により何の電流も引出さ
れない。時間t1において制御電圧が低値に変化す
るとトランジスタ４０は順方向にバイアスされ、
基準回路１８から電流Ｉを分流する。回路１８が
電流の損失のためにオン状態を維持し得なくなる
と、この回路はオフ状態になり、トランジスタ４
０及び動作回路１０は何の電流も流さなくなる。
これは本質的に静的なプロセスである。t1〜t2中
導通するトランジスタ４０により流されるベース
電流Ib（第４ｂ図）は代表的には基準回路のオン
電流の１％以下である。
逆に、時間t3において制御電圧Vcが再び高値変
化すると、0.6ボルトと1.2ボルトの間の電圧にお
いてコンデンサ４４の電荷が基準回路１８に注入
されてこの回路がオン状態になるため電流Ｉが時
間t4において略々瞬間的に高レベルに増大する。
このとき動作回路１０は再び電流を流し、動作状
態になる。これは動的なプロセスであり、電流Ic
（第４ｃ図）は制御信号の変化速度の関数である。
化すると、0.6ボルトと1.2ボルトの間の電圧にお
いてコンデンサ４４の電荷が基準回路１８に注入
されてこの回路がオン状態になるため電流Ｉが時
間t4において略々瞬間的に高レベルに増大する。
このとき動作回路１０は再び電流を流し、動作状
態になる。これは動的なプロセスであり、電流Ic
（第４ｃ図）は制御信号の変化速度の関数である。
図において制御回路２２はPNPトランジスタ
４０を具えるが、制御回路２２′に示すように
NPNトランジスタ４０′を用い、そのエミツタ−
コレクタ通路をトランジスタ３２のそれと並列に
接続してもよい。
４０を具えるが、制御回路２２′に示すように
NPNトランジスタ４０′を用い、そのエミツタ−
コレクタ通路をトランジスタ３２のそれと並列に
接続してもよい。
第５及び第６図の回路は本発明の他の実施例を
示し、本例回路は基準電圧Vrefをロングテールペ
ア６０，６２の一方のトランジスタ６０のベース
電極に供給すると共に制御電圧Vcを制御入力端
子２４からロングテールペアの他方のトランジス
タ６２のベースに供給してVrefと比較する原理に
基づいて動作する。VcがVrefより少なくとも100
ｍＶだけ大きい間はトランジスタ６２が導通し、
電流Ｉが維持されるが、VrefがVcより大きくなる
とその状態は逆転し、電流Ｉが急激に零に減少す
る。
示し、本例回路は基準電圧Vrefをロングテールペ
ア６０，６２の一方のトランジスタ６０のベース
電極に供給すると共に制御電圧Vcを制御入力端
子２４からロングテールペアの他方のトランジス
タ６２のベースに供給してVrefと比較する原理に
基づいて動作する。VcがVrefより少なくとも100
ｍＶだけ大きい間はトランジスタ６２が導通し、
電流Ｉが維持されるが、VrefがVcより大きくなる
とその状態は逆転し、電流Ｉが急激に零に減少す
る。
特に第５図について説明すると、トランジスタ
６０，６２はNPN型で、それらの共通接続エミ
ツタはトランジスタ３６のコレクタ回路に接続し
てある。トランジスタ６０のコレクタを電圧供給
ラインに接続すると共にトランジスタ６２のコレ
クタをトランジスタ３２のコレクタとトランジス
タ４６のベースとの接続点６４に接続してある。
コンデンサ４４は制御入力端子２４と接続点５０
との間に結合してある。
６０，６２はNPN型で、それらの共通接続エミ
ツタはトランジスタ３６のコレクタ回路に接続し
てある。トランジスタ６０のコレクタを電圧供給
ラインに接続すると共にトランジスタ６２のコレ
クタをトランジスタ３２のコレクタとトランジス
タ４６のベースとの接続点６４に接続してある。
コンデンサ４４は制御入力端子２４と接続点５０
との間に結合してある。
第６図の場合にはトランジスタ６０，６２は
PNP型で、第５図に示すものと実際上逆向きに
配置され、簡単なため詳細な説明は省略する。
PNP型で、第５図に示すものと実際上逆向きに
配置され、簡単なため詳細な説明は省略する。
第５及び第６図に示す回路の動作原理は既に述
べた通りであり、ここでは細部について述べる。
べた通りであり、ここでは細部について述べる。
入力制御電圧VcがVrefより高いときは、トラン
ジスタ６２が導通し、トランジスタ６０が非導通
になる。制御信号が高電位から低電位になると、
トランジスタ６０が導通し、トランジスタ３２及
び６２のコレクタ−エミツタ通路の電流をトラン
ジスタ６０を経て電圧供給ラインに分流する。再
生動作の結果として相補形電流ミラー回路２８，
３０を具える基準回路はオン状態電流を維持し得
なくなり、極めて急速にＩ＝０のオフ状態にな
る。
ジスタ６２が導通し、トランジスタ６０が非導通
になる。制御信号が高電位から低電位になると、
トランジスタ６０が導通し、トランジスタ３２及
び６２のコレクタ−エミツタ通路の電流をトラン
ジスタ６０を経て電圧供給ラインに分流する。再
生動作の結果として相補形電流ミラー回路２８，
３０を具える基準回路はオン状態電流を維持し得
なくなり、極めて急速にＩ＝０のオフ状態にな
る。
動作電流Ｉを動作回路（図示せず）に再設定す
るために制御信号Vcを低値から高値に変化させ
ると、トランジスタ６０がカツトオフし、トラン
ジスタ６２が完全に導通する。このときコンデン
サ４４の残留電荷が回路に注入されてそのスイツ
チオンを加速する。
るために制御信号Vcを低値から高値に変化させ
ると、トランジスタ６０がカツトオフし、トラン
ジスタ６２が完全に導通する。このときコンデン
サ４４の残留電荷が回路に注入されてそのスイツ
チオンを加速する。
Vrefの値を変えることにより第５及び第６図の
回路をオン及びオフ間の状態切換えを生ぜしめる
のに必要な制御電圧のレベルを換えることができ
る。
回路をオン及びオフ間の状態切換えを生ぜしめる
のに必要な制御電圧のレベルを換えることができ
る。
第１図は動作回路と本発明による電池エネルギ
ー節約回路を示すブロツク回路図、第２図は本発
明電池エネルギー節約回路の簡単化した例の回路
図、第３図は本発明電池エネルギー節約回路の実
施例の回路図、第４Ａ〜４Ｄ図は第３図に示す回
路の動作説明用波形図、第５及び第６図は本発明
の他の実施例の回路図である。 １０，１０′……動作回路、１２〜１６……ト
ランジスタ、１８，１８′……電流基準回路、２
０……電池、２２，２２′……制御回路、２４，
２４′……制御信号入力端子、２６……共通信号
バス、２８，３０……電流ミラー回路、３２，３
４……PNPトランジスタ、３６，３８……NPN
トランジスタ、Ｒ……抵抗、４０……PNPトラ
ンジスタ、４４……コンデンサ、４６，４８……
エミツタホロワトランジスタ、６０，６２……ロ
ングテールペアトランジスタ。
ー節約回路を示すブロツク回路図、第２図は本発
明電池エネルギー節約回路の簡単化した例の回路
図、第３図は本発明電池エネルギー節約回路の実
施例の回路図、第４Ａ〜４Ｄ図は第３図に示す回
路の動作説明用波形図、第５及び第６図は本発明
の他の実施例の回路図である。 １０，１０′……動作回路、１２〜１６……ト
ランジスタ、１８，１８′……電流基準回路、２
０……電池、２２，２２′……制御回路、２４，
２４′……制御信号入力端子、２６……共通信号
バス、２８，３０……電流ミラー回路、３２，３
４……PNPトランジスタ、３６，３８……NPN
トランジスタ、Ｒ……抵抗、４０……PNPトラ
ンジスタ、４４……コンデンサ、４６，４８……
エミツタホロワトランジスタ、６０，６２……ロ
ングテールペアトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 電池に接続された電源回路と、該電源回路を
パワーオン信号に応答して動作回路へ電力を供給
する状態にせしめ、パワーオフ信号に応答して動
作回路への電力供給を遮断する状態にせしめる制
御回路とを具えた電池エネルギー節約回路におい
て、前記電源回路は、２個の相補形電流ミラー回
路２８，３０を具え、これら電流ミラー回路の
各々をその出力電流が他方の電流ミラー回路を駆
動するよう接続すると共に一方の電流ミラー回路
３０をその少なくとも一方のトランジスタ３６に
エミツタ抵抗Ｒを挿入して非対称にして成る切換
可能な基準電流回路１８で構成し、且つ前記制御
回路はパワーオフ信号に応答して瞬間的にのみ導
通し前記電流ミラー回路２８，３０の少なくとも
一方の出力電流からその一部分を分流させて前記
切換可能な基準電流回路１８を非導通にせしめる
分流手段２２で構成したことを特徴とする電池エ
ネルギー節約回路。 ２ 前記電流ミラー回路２８，３０の各々は同一
導電型の一対のトランジスタ３２，３４及び３
６，３８を具え、一方のトランジスタ対の導電型
は他方のトランジスタ対の導電型と反対導電型で
あり、且つ各電流ミラー回路２８，３０はベース
及びエミツタ電極が各トランジスタ対の一方のト
ランジス３２，３８のコレクタ及びベース電極間
にそれぞれ接続されたエミツタホロワトランジス
タ４６，４８を具え、且つ前記分流手段２２は一
方の電流ミラーの一方のトランジスタのコレクタ
電極に接続してあることを特徴とする特許請求の
範囲第１項記載の電池エネルギー節約回路。 ３ 前記分流手段２２はエミツタ電極が前記電流
ミラー回路２８，３０の一方の出力電流路に接続
された接合トランジスタ４０又は４０′を具え、
このトランジスタのベースにパワーオン及びパワ
オフ信号用制御入力端子２４を接続したことを特
徴とする特許請求の範囲第２項記載の電池エネル
ギー節約回路。 ４ 前記接合トランジスタ４０又は４０′のエミ
ツタ及びベース電極間にコンデンサ４４を接続
し、このコンデンサがパワーオン信号に応答して
前記電流ミラー回路の一方の出力電流路に電流を
注入して前記基準電流回路を導通状態へ急速に遷
移するようにしたことを特徴とする特許請求の範
囲第３項記載の電池エネルギー節約回路。 ５ 前記分流手段２２はエミツタを相互接続して
ロングテールペアとして接続した同一導電型の第
１及び第２トランジスタ６０，６２を具え、且つ
第１トランジスタ６２のコレクタ及び相互接続エ
ミツタを２個の相補形電流ミラー回路間の出力電
流路の一方内に接続し、且つ第２トランジスタ６
０のコレクタを電圧供給ラインに結合し且つ制御
入力端子２４を第１トランジスタ６２のベースに
結合し、且つ第２トランジスタ６０のベースを基
準電圧点Vrefに接続したことを特徴とする特許請
求の範囲第１項又は第４項記載の電池エネルギー
節約回路。 ６ 複数個の分流手段２２，２２′を具え、各分
流手段は各別の切換可能電流基準回路１８，１
８′に接続され、且つこれら分流手段の制御入力
端子を結ぶ共通の信号バス２６を具えることを特
徴とする特許請求の範囲第１項又は第５項記載の
電池エネルギー節約回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08421315A GB2163614A (en) | 1984-08-22 | 1984-08-22 | Battery economising circuit |
| GB8421315 | 1984-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6162321A JPS6162321A (ja) | 1986-03-31 |
| JPH0548054B2 true JPH0548054B2 (ja) | 1993-07-20 |
Family
ID=10565669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181921A Granted JPS6162321A (ja) | 1984-08-22 | 1985-08-21 | 電池エネルギー節約回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4683414A (ja) |
| EP (1) | EP0173367B1 (ja) |
| JP (1) | JPS6162321A (ja) |
| AU (1) | AU576998B2 (ja) |
| CA (1) | CA1256939A (ja) |
| DE (1) | DE3580545D1 (ja) |
| GB (1) | GB2163614A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666708B2 (ja) * | 1987-02-05 | 1994-08-24 | 日本電気株式会社 | スピ−カ駆動回路 |
| US4950913A (en) * | 1989-04-21 | 1990-08-21 | Kephart David A | Programmable timer power switch unit |
| US5013934A (en) * | 1989-05-08 | 1991-05-07 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
| US4999516A (en) * | 1989-07-17 | 1991-03-12 | At&E Corporation | Combined bias supply power shut-off circuit |
| JP2513854B2 (ja) * | 1989-08-22 | 1996-07-03 | 富士通株式会社 | 起動回路 |
| US4958122A (en) * | 1989-12-18 | 1990-09-18 | Motorola, Inc. | Current source regulator |
| KR940004026Y1 (ko) * | 1991-05-13 | 1994-06-17 | 금성일렉트론 주식회사 | 바이어스의 스타트업회로 |
| GB2264573B (en) * | 1992-02-05 | 1996-08-21 | Nec Corp | Reference voltage generating circuit |
| FR2688905A1 (fr) * | 1992-03-18 | 1993-09-24 | Philips Composants | Circuit miroir de courant a commutation acceleree. |
| JP3125821B2 (ja) * | 1992-05-08 | 2001-01-22 | ソニー株式会社 | 電源供給回路 |
| GB2298499B (en) * | 1995-02-28 | 1999-09-15 | Motorola Ltd | Method and apparatus for limiting peak current levels in electronic equipment |
| DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
| US5818271A (en) * | 1996-04-16 | 1998-10-06 | Exar Corporation | Power-up/interrupt delay timer |
| US5945873A (en) * | 1997-12-15 | 1999-08-31 | Caterpillar Inc. | Current mirror circuit with improved correction circuitry |
| TWI692166B (zh) * | 2018-05-16 | 2020-04-21 | 國立交通大學 | 無線電力系統 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768620A (en) * | 1980-10-13 | 1982-04-27 | Matsushita Electric Ind Co Ltd | Power source device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3787757A (en) * | 1973-02-05 | 1974-01-22 | Rca Corp | Circuit for supplying regulated power upon demand |
| US3940760A (en) * | 1975-03-21 | 1976-02-24 | Analog Devices, Inc. | Digital-to-analog converter with current source transistors operated accurately at different current densities |
| DE2616363C3 (de) * | 1975-04-24 | 1981-07-16 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven | Vorrichtung zur Lieferung eines konstanten Speisegleichstromes |
| US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
| US4342953A (en) * | 1980-05-02 | 1982-08-03 | Nicholl Brothers, Inc. | Battery protection circuit |
| JPS5710025U (ja) * | 1980-06-16 | 1982-01-19 | ||
| US4340851A (en) * | 1980-06-18 | 1982-07-20 | Precision Monolithics, Inc. | Powerless starting circuit |
| DE3146600A1 (de) * | 1981-11-25 | 1983-07-07 | Robert Bosch Gmbh, 7000 Stuttgart | Ringstromquelle |
| DE3238880A1 (de) * | 1982-10-21 | 1984-04-26 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung |
| NL8301186A (nl) * | 1983-04-05 | 1984-11-01 | Philips Nv | Stroomstabilisatieschakeling. |
-
1984
- 1984-08-22 GB GB08421315A patent/GB2163614A/en not_active Withdrawn
-
1985
- 1985-07-12 EP EP85201174A patent/EP0173367B1/en not_active Expired - Lifetime
- 1985-07-12 DE DE8585201174T patent/DE3580545D1/de not_active Expired - Lifetime
- 1985-07-22 US US06/757,234 patent/US4683414A/en not_active Expired - Lifetime
- 1985-08-14 CA CA000488724A patent/CA1256939A/en not_active Expired
- 1985-08-21 AU AU46494/85A patent/AU576998B2/en not_active Ceased
- 1985-08-21 JP JP60181921A patent/JPS6162321A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768620A (en) * | 1980-10-13 | 1982-04-27 | Matsushita Electric Ind Co Ltd | Power source device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4683414A (en) | 1987-07-28 |
| EP0173367B1 (en) | 1990-11-14 |
| JPS6162321A (ja) | 1986-03-31 |
| GB2163614A (en) | 1986-02-26 |
| AU576998B2 (en) | 1988-09-08 |
| GB8421315D0 (en) | 1984-09-26 |
| EP0173367A1 (en) | 1986-03-05 |
| CA1256939A (en) | 1989-07-04 |
| AU4649485A (en) | 1986-02-27 |
| DE3580545D1 (de) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548054B2 (ja) | ||
| GB2112598A (en) | Control circuit for switching inductive loads | |
| JP2703983B2 (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| US4922208A (en) | Output stage for an operational amplifier | |
| US4929883A (en) | Circuit for sensing the transistor current waveform | |
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| EP0251403A1 (en) | Transistor arrangement | |
| US5140282A (en) | Current amplifier arrangement | |
| JPS61114615A (ja) | トランジスタのモノリシツク集積化スイツチング制御回路 | |
| US5717347A (en) | Logic circuit of the emitter-coupled type, operating at a low supply voltage | |
| US6154063A (en) | Class AB emitter follower buffers | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| US4259599A (en) | Complementary transistor switching circuit | |
| JP4104767B2 (ja) | 基準電圧回路 | |
| US5764042A (en) | Controlled power supply source | |
| US5087837A (en) | Electronic circuit with capacitively enhanced switching | |
| US6127847A (en) | High-speed bipolar-to-CMOS logic converter circuit | |
| JPS61294924A (ja) | スイツチング回路 | |
| US6011427A (en) | High efficiency base current helper | |
| US20030231049A1 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| JP3273528B2 (ja) | 出力選択制御回路 | |
| JP2554543B2 (ja) | 電源回路 | |
| JPS62283717A (ja) | 容量性負荷のドライブ回路 | |
| JPH0259652B2 (ja) | ||
| JPH0620178Y2 (ja) | 定電流源回路 |