JP2513854B2 - 起動回路 - Google Patents
起動回路Info
- Publication number
- JP2513854B2 JP2513854B2 JP1215846A JP21584689A JP2513854B2 JP 2513854 B2 JP2513854 B2 JP 2513854B2 JP 1215846 A JP1215846 A JP 1215846A JP 21584689 A JP21584689 A JP 21584689A JP 2513854 B2 JP2513854 B2 JP 2513854B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- collector
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［概要］ 半導体集積回路の内部回路を活性化するためのバイア
ス電圧供給回路を起動する起動回路に関し、 バイアス電圧供給回路の起動回路の消費電力を低減す
ることを目的とし、 ベースが共通に接続され、一方のコレクタと前記ベー
スとが短絡されてなる一対のPNPトランジスタと、ベー
スが共通に接続され、各々のコレクタが前記一対のPNP
トランジスタのコレクタの各々に接続されてなり、且つ
一方のトランジスタのベースとコレクタとが短絡されて
なる一対のNPNトランジスタと、前記一対のPNPトランジ
スタの各々に対して形成され、エミッタが前記PNPトラ
ンジスタのエミッタと接続され、コレクタが電源に接続
され、且つ一方のトランジスタのベースとコレクタとが
短絡されてなる二個のNPNトランジスタと、前記短絡さ
れたPNPトランジスタのベースと前記一対のNPNトランジ
スタのベースの間に接続され、前記短絡されたNPNトラ
ンジスタの電圧降下より大きい順方向電圧降下を有する
ダイオードとを有するように構成する。
ス電圧供給回路を起動する起動回路に関し、 バイアス電圧供給回路の起動回路の消費電力を低減す
ることを目的とし、 ベースが共通に接続され、一方のコレクタと前記ベー
スとが短絡されてなる一対のPNPトランジスタと、ベー
スが共通に接続され、各々のコレクタが前記一対のPNP
トランジスタのコレクタの各々に接続されてなり、且つ
一方のトランジスタのベースとコレクタとが短絡されて
なる一対のNPNトランジスタと、前記一対のPNPトランジ
スタの各々に対して形成され、エミッタが前記PNPトラ
ンジスタのエミッタと接続され、コレクタが電源に接続
され、且つ一方のトランジスタのベースとコレクタとが
短絡されてなる二個のNPNトランジスタと、前記短絡さ
れたPNPトランジスタのベースと前記一対のNPNトランジ
スタのベースの間に接続され、前記短絡されたNPNトラ
ンジスタの電圧降下より大きい順方向電圧降下を有する
ダイオードとを有するように構成する。
［産業上の利用分野］ この発明は半導体集積回路の内部回路を活性化するた
めのバイアス電圧供給回路を起動する起動回路に関する
ものである。
めのバイアス電圧供給回路を起動する起動回路に関する
ものである。
近年、蓄電池を電源に使用した携帯用電子機器が多数
開発され、このような電子機器では限られた電源での長
時間使用を可能とするために低消費電力化が要請されて
いる。一方、上記電子機器に使用される半導体集積回路
においてはその内部回路にバイアス電圧を供給するバイ
アス電圧供給回路が設けられ、この回路は別個に形成さ
れた起動回路により起動される。そして、低消費電力化
の要請によりバイアス電圧供給回路の起動後は起動回路
の消費電力を極力抑える必要がある。
開発され、このような電子機器では限られた電源での長
時間使用を可能とするために低消費電力化が要請されて
いる。一方、上記電子機器に使用される半導体集積回路
においてはその内部回路にバイアス電圧を供給するバイ
アス電圧供給回路が設けられ、この回路は別個に形成さ
れた起動回路により起動される。そして、低消費電力化
の要請によりバイアス電圧供給回路の起動後は起動回路
の消費電力を極力抑える必要がある。
［従来の技術］ 従来の起動回路を備えたバイアス電圧供給回路の一例
を第３図に従って説明する。
を第３図に従って説明する。
バイアス電圧供給回路１に例えばバッテリ電源２から
電源電圧が供給されると、抵抗R1及びダイオードD1を介
してトランジスタTr1,Tr2のベースに電源電圧が印加さ
れて同トランジスタTr1,Tr2がオンされる。すると、ト
ランジスタTr3,Tr4がオンされ、そのベース電位が出力
端子Toからバイアス電圧として内部回路（図示しない）
に出力される。従って、抵抗R1及びダイオードD1により
バイアス電圧供給回路１の起動回路が構成されている。
電源電圧が供給されると、抵抗R1及びダイオードD1を介
してトランジスタTr1,Tr2のベースに電源電圧が印加さ
れて同トランジスタTr1,Tr2がオンされる。すると、ト
ランジスタTr3,Tr4がオンされ、そのベース電位が出力
端子Toからバイアス電圧として内部回路（図示しない）
に出力される。従って、抵抗R1及びダイオードD1により
バイアス電圧供給回路１の起動回路が構成されている。
一方、トランジスタTr3,Tr4がオンされると、そのベ
ース電位がトランジスタTr5のベースにも入力されて同
トランジスタTr5がオンされ、これにともなってトラン
ジスタTr6がオンされる。すると、ダイオードD1のアノ
ード電位はカソード電位より低下し、ダイオードD1の順
方向電流は遮断される。従って、トランジスタTr5,Tr6
及びダイオードD2は起動回路を停止させるための停止回
路を構成し、バイアス電圧供給回路１が起動された後は
その停止回路の動作により起動回路の動作が停止され、
起動回路によるバイアス電圧供給回路１への影響を除く
とともに、起動回路に流れる無用な電流による電力消費
を防止している。
ース電位がトランジスタTr5のベースにも入力されて同
トランジスタTr5がオンされ、これにともなってトラン
ジスタTr6がオンされる。すると、ダイオードD1のアノ
ード電位はカソード電位より低下し、ダイオードD1の順
方向電流は遮断される。従って、トランジスタTr5,Tr6
及びダイオードD2は起動回路を停止させるための停止回
路を構成し、バイアス電圧供給回路１が起動された後は
その停止回路の動作により起動回路の動作が停止され、
起動回路によるバイアス電圧供給回路１への影響を除く
とともに、起動回路に流れる無用な電流による電力消費
を防止している。
［発明が解決しようとする課題］ ところが、上記のようなバイアス電圧供給回路１では
停止回路の動作により抵抗R1を経てダイオードD1に流れ
る電流が遮断された後にも、停止回路を構成するトラン
ジスタTr5,Tr6にコレクタ電流が流れ続けるため、バイ
アス電圧供給には直接関係のない電力が消費され、低消
費電力化が未だ不十分であるという問題点があった。
停止回路の動作により抵抗R1を経てダイオードD1に流れ
る電流が遮断された後にも、停止回路を構成するトラン
ジスタTr5,Tr6にコレクタ電流が流れ続けるため、バイ
アス電圧供給には直接関係のない電力が消費され、低消
費電力化が未だ不十分であるという問題点があった。
この発明の目的は、消費電力をさらに低減可能とする
バイアス電圧供給回路の起動回路を提供するにある。
バイアス電圧供給回路の起動回路を提供するにある。
［課題を解決するための手段］ 第１図はこの発明の原理説明図である。すなわち、一
対のPNPトランジスタQ1,Q2のベースは共通に接続され、
一方のコレクタと前記ベースとは短絡されている。
対のPNPトランジスタQ1,Q2のベースは共通に接続され、
一方のコレクタと前記ベースとは短絡されている。
一対のNPNトランジスタQ3,Q4はベースが共通に接続さ
れ、各々のコレクタが前記一対のPNPトランジスタのコ
レクタの各々に接続され、且つ一方のトランジスタのベ
ースとコレクタとが短絡されている。
れ、各々のコレクタが前記一対のPNPトランジスタのコ
レクタの各々に接続され、且つ一方のトランジスタのベ
ースとコレクタとが短絡されている。
また、二個のNPNトランジスタQ5,Q6は前記一対のPNP
トランジスタQ1,Q2の各々に対して形成され、エミッタ
が前記PNPトランジスタのエミッタと接続され、コレク
タが電源に接続され、且つ一方のトランジスタのベース
とコレクタとが短絡されている。
トランジスタQ1,Q2の各々に対して形成され、エミッタ
が前記PNPトランジスタのエミッタと接続され、コレク
タが電源に接続され、且つ一方のトランジスタのベース
とコレクタとが短絡されている。
そして、前記短絡されたNPNトランジスタQ6のベース
と前記一対のNPNトランジスタQ3,Q4のベースの間にはダ
イオードＤが接続され、そのダイオードＤは前記短絡さ
れたNPNトランジスタQ6の電圧降下より大きい順方向電
圧降下を有する。
と前記一対のNPNトランジスタQ3,Q4のベースの間にはダ
イオードＤが接続され、そのダイオードＤは前記短絡さ
れたNPNトランジスタQ6の電圧降下より大きい順方向電
圧降下を有する。
［作用］ 電源投入時はダイオードＤを介して一対のNPNトラン
ジスタQ3,Q4に電源電圧が印加されてオンされ、同NPNト
ランジスタQ3,Q4がオンされると一対のPNPトランジスタ
Q1,Q2及びNPNトランジスタQ5,Q6がオンされ、これにと
もなってダイオードＤに流れる順方向電流が自動的に遮
断される。そして、NPNトランジスタQ3,Q4はNPNトラン
ジスタQ5,Q6及びPNPトランジスタQ1,Q2のコレクタ電流
によりそのオン状態が維持される。
ジスタQ3,Q4に電源電圧が印加されてオンされ、同NPNト
ランジスタQ3,Q4がオンされると一対のPNPトランジスタ
Q1,Q2及びNPNトランジスタQ5,Q6がオンされ、これにと
もなってダイオードＤに流れる順方向電流が自動的に遮
断される。そして、NPNトランジスタQ3,Q4はNPNトラン
ジスタQ5,Q6及びPNPトランジスタQ1,Q2のコレクタ電流
によりそのオン状態が維持される。
［実施例］ 以下、この発明を具体化した一実施例を第２図に従っ
て説明する。
て説明する。
バイアス電圧供給回路11は内部回路12の定電流源とな
るトランジスタTr11,Tr12,Tr13,Tr14にバイアス電圧を
供給するものであり、電源電圧ＶEEを供給することによ
り動作する。すなわち、トランジスタTr15,Tr16は特性
の揃ったペアトランジスタで構成され、トランジスタTr
15のコレクタはグランドＧに接続され、ベースは抵抗R1
1を介してグランドＧに接続されている。トランジスタT
r16のコレクタは抵抗R12を介してグランドＧに接続さ
れ、ベースはコレクタに接続されている。
るトランジスタTr11,Tr12,Tr13,Tr14にバイアス電圧を
供給するものであり、電源電圧ＶEEを供給することによ
り動作する。すなわち、トランジスタTr15,Tr16は特性
の揃ったペアトランジスタで構成され、トランジスタTr
15のコレクタはグランドＧに接続され、ベースは抵抗R1
1を介してグランドＧに接続されている。トランジスタT
r16のコレクタは抵抗R12を介してグランドＧに接続さ
れ、ベースはコレクタに接続されている。
トランジスタTr17,Tr18は同じくペアトランジスタで
構成され、そのエミッタは前記トランジスタTr15,Tr16
のエミッタにそれぞれ接続され、ベースは互いに接続さ
れてカレントミラー回路を構成している。
構成され、そのエミッタは前記トランジスタTr15,Tr16
のエミッタにそれぞれ接続され、ベースは互いに接続さ
れてカレントミラー回路を構成している。
同じくペアトランジスタで構成されるトランジスタTr
19,Tr20はそのコレクタが前記トランジスタTr17,Tr18の
コレクタに接続され、エミッタにはそれぞれ抵抗R13,R1
4を介して電源ＶEEが供給される。また、両トランジス
タTr19,Tr20のベースは互いに接続されるとともに前記
内部回路12のトランジスタTr11〜Tr14のベースに接続さ
れてバイアス電圧を供給するようになっている。
19,Tr20はそのコレクタが前記トランジスタTr17,Tr18の
コレクタに接続され、エミッタにはそれぞれ抵抗R13,R1
4を介して電源ＶEEが供給される。また、両トランジス
タTr19,Tr20のベースは互いに接続されるとともに前記
内部回路12のトランジスタTr11〜Tr14のベースに接続さ
れてバイアス電圧を供給するようになっている。
前記トランジスタTr17,Tr18のベースはトランジスタT
r21のエミッタに接続され、同トランジスタTr21のベー
スはトランジスタTr17,Tr19のコレクタに接続され、コ
レクタは電源ＶEEに接続されている。そして、このトラ
ンジスタTr21はトランジスタTr17,Tr18のベース電流を
電源ＶEEに流してそのベース電流によるトランジスタTr
19,Tr20の動作への影響を軽減している。
r21のエミッタに接続され、同トランジスタTr21のベー
スはトランジスタTr17,Tr19のコレクタに接続され、コ
レクタは電源ＶEEに接続されている。そして、このトラ
ンジスタTr21はトランジスタTr17,Tr18のベース電流を
電源ＶEEに流してそのベース電流によるトランジスタTr
19,Tr20の動作への影響を軽減している。
前記トランジスタTr18のコレクタにはトランジスタＴ
r22のベースが接続され、そのトランジスタTr22のコレ
クタはグランドＧに接続され、エミッタは前記トランジ
スタTr19,Tr20のベースに接続されている。また、同ト
ランジスタTr22のベースと前記トランジスタTr16のコレ
クタとの間にはこのバイアス電圧供給回路11の起動回路
を構成する３個のダイオードD11,D12,D13がトランジス
タTr22側をカソードとして直列に接続されている。そし
て、この３個のダイオードD11,D12,D13は直列に接続さ
れたトランジスタTr16,Tr18に対し並列に接続された状
態となり、同ダイオードD11,D12,D13の順方向電圧降下
はトランジスタTr16,Tr18のオン状態における電圧降下
より大きくなるように設定されている。
r22のベースが接続され、そのトランジスタTr22のコレ
クタはグランドＧに接続され、エミッタは前記トランジ
スタTr19,Tr20のベースに接続されている。また、同ト
ランジスタTr22のベースと前記トランジスタTr16のコレ
クタとの間にはこのバイアス電圧供給回路11の起動回路
を構成する３個のダイオードD11,D12,D13がトランジス
タTr22側をカソードとして直列に接続されている。そし
て、この３個のダイオードD11,D12,D13は直列に接続さ
れたトランジスタTr16,Tr18に対し並列に接続された状
態となり、同ダイオードD11,D12,D13の順方向電圧降下
はトランジスタTr16,Tr18のオン状態における電圧降下
より大きくなるように設定されている。
次に、内部回路12の構成を説明すると、入力端子Ti1
はトランジスタTr23のベースに接続され、同トランジス
タTr23のコレクタはトランジスタTr24のコレクタに接続
され、エミッタはトランジスタTr24のベースに接続され
ている。そして、両トランジスタTr23,Tr24のコレクタ
には抵抗R15及びダイオードD14を介して電Vccが供給さ
れ、トランジスタTr24のエミッタは前記トランジスタTr
11のコレクタに接続されている。従って、トランジスタ
Tr11がオン状態にあって入力端子Ti1にＨレベルの信号
が入力されるとトランジスタTr23,Tr24がオンされる。
はトランジスタTr23のベースに接続され、同トランジス
タTr23のコレクタはトランジスタTr24のコレクタに接続
され、エミッタはトランジスタTr24のベースに接続され
ている。そして、両トランジスタTr23,Tr24のコレクタ
には抵抗R15及びダイオードD14を介して電Vccが供給さ
れ、トランジスタTr24のエミッタは前記トランジスタTr
11のコレクタに接続されている。従って、トランジスタ
Tr11がオン状態にあって入力端子Ti1にＨレベルの信号
が入力されるとトランジスタTr23,Tr24がオンされる。
入力端子Ti2はトランジスタTr25のベースに接続さ
れ、同トランジスタTr25のコレクタはトランジスタTr26
のコレクタに接続され、エミッタはトランジスタTr26の
ベースに接続されている。そして、両トランジスタTr2
5,Tr26のコレクタには抵抗R15及びダイオードD15を介し
て電源Vccが供給され、トランジスタTr26のエミッタは
前記トランジスタTr12のコレクタに接続されている。従
って、トランジスタTr12がオン状態にあって入力端子Ti
2にＨレベルの信号が入力されるとトランジスタTr25,Tr
26がオンされる。なお、トランジスタTr24,Tr26のエミ
ッタは抵抗R16を介して接続されて、両エミッタが常に
同電位に保持されている。
れ、同トランジスタTr25のコレクタはトランジスタTr26
のコレクタに接続され、エミッタはトランジスタTr26の
ベースに接続されている。そして、両トランジスタTr2
5,Tr26のコレクタには抵抗R15及びダイオードD15を介し
て電源Vccが供給され、トランジスタTr26のエミッタは
前記トランジスタTr12のコレクタに接続されている。従
って、トランジスタTr12がオン状態にあって入力端子Ti
2にＨレベルの信号が入力されるとトランジスタTr25,Tr
26がオンされる。なお、トランジスタTr24,Tr26のエミ
ッタは抵抗R16を介して接続されて、両エミッタが常に
同電位に保持されている。
トランジスタTr23,Tr24のコレクタはトランジスタTr2
7,Tr31のベースに接続され、トランジスタTr25,Tr26の
コレクタはトランジスタTr28,Tr30のベースに接続され
ている。そして、トランジスタTr27,Tr28及び同Tr30,Tr
31はそれぞれ差動増幅器を構成し、トランジスタTr27,T
r28のエミッタはトランジスタTr29のコレクタに接続さ
れ、トランジスタTr30,Tr31のエミッタはトランジスタT
r32のコレクタに接続されている。
7,Tr31のベースに接続され、トランジスタTr25,Tr26の
コレクタはトランジスタTr28,Tr30のベースに接続され
ている。そして、トランジスタTr27,Tr28及び同Tr30,Tr
31はそれぞれ差動増幅器を構成し、トランジスタTr27,T
r28のエミッタはトランジスタTr29のコレクタに接続さ
れ、トランジスタTr30,Tr31のエミッタはトランジスタT
r32のコレクタに接続されている。
トランジスタTr27,Tr30のコレクタは電源Vccに接続さ
れ、トランジスタTr28,Tr31のコレクタは抵抗R20を介し
て電源Vccに接続されている。また、トランジスタTr28,
Tr31のコレクタは抵抗R21を介してトランジスタTr32の
ベースに接続され、そのトランジスタTr32のコレクタは
電源Vccに接続されるとともにエミッタは出力端子Toに
接続されている。
れ、トランジスタTr28,Tr31のコレクタは抵抗R20を介し
て電源Vccに接続されている。また、トランジスタTr28,
Tr31のコレクタは抵抗R21を介してトランジスタTr32の
ベースに接続され、そのトランジスタTr32のコレクタは
電源Vccに接続されるとともにエミッタは出力端子Toに
接続されている。
前記トランジスタTr29のベースは入力端子Ti3に接続
されるとともに抵抗R17を介して接地され、エミッタは
トランジスタTr13のコレクタに接続されている。また、
前記トランジスタTr32のベースは入力端子Ti4に接続さ
れるとともに抵抗R18を介して接地され、エミッタは前
記トランジスタTr14のコレクタに接続されている。そし
て、入力端子Ti3にＨレベルの信号が入力されるとトラ
ンジスタTr29がオンされ、この時トランジスタTr13がオ
ンされていればトランジスタTr27,Tr28が動作可能な状
態となり、入力端子Ti4にＨレベルの信号が入力される
とトランジスタTr32がオンされ、この時トランジスタTr
14がオンされていればトランジスタTr30,Tr31が動作可
能な状態となる。なお、トランジスタTr29,Tr32のエミ
ッタは抵抗R19を介して接続されて常に同電位に保持さ
れている。
されるとともに抵抗R17を介して接地され、エミッタは
トランジスタTr13のコレクタに接続されている。また、
前記トランジスタTr32のベースは入力端子Ti4に接続さ
れるとともに抵抗R18を介して接地され、エミッタは前
記トランジスタTr14のコレクタに接続されている。そし
て、入力端子Ti3にＨレベルの信号が入力されるとトラ
ンジスタTr29がオンされ、この時トランジスタTr13がオ
ンされていればトランジスタTr27,Tr28が動作可能な状
態となり、入力端子Ti4にＨレベルの信号が入力される
とトランジスタTr32がオンされ、この時トランジスタTr
14がオンされていればトランジスタTr30,Tr31が動作可
能な状態となる。なお、トランジスタTr29,Tr32のエミ
ッタは抵抗R19を介して接続されて常に同電位に保持さ
れている。
このように構成された内部回路12では、トランジスタ
Tr11〜Tr14がオンされている状態で入力端子Ti1,Ti3に
Ｈレベル、入力端子Ti2,Ti4にＬレベルの信号が入力さ
れると、トランジスタTr27がオフされるとともにトラン
ジスタTr28がオンされ、トランジスタTr30,Tr31はオフ
される。従って、トランジスタTr32はオフされる。一
方、この状態で入力端子Ti3にＬレベル、入力端子Ti4に
Ｈレベルの信号が入力されると、トランジスタTr27,Tr2
8がオフされ、トランジスタTr30がオン、トランジスタT
r31がオフされる。すると、トランジスタTr32がオンさ
れて出力端子Toにそのコレクタ電流が出力される。
Tr11〜Tr14がオンされている状態で入力端子Ti1,Ti3に
Ｈレベル、入力端子Ti2,Ti4にＬレベルの信号が入力さ
れると、トランジスタTr27がオフされるとともにトラン
ジスタTr28がオンされ、トランジスタTr30,Tr31はオフ
される。従って、トランジスタTr32はオフされる。一
方、この状態で入力端子Ti3にＬレベル、入力端子Ti4に
Ｈレベルの信号が入力されると、トランジスタTr27,Tr2
8がオフされ、トランジスタTr30がオン、トランジスタT
r31がオフされる。すると、トランジスタTr32がオンさ
れて出力端子Toにそのコレクタ電流が出力される。
さて、上記のように構成されたバイアス電圧供給回路
11では電源ＶEEが供給されると、抵抗R12、ダイオードD
11〜D13を介してトランジスタTr22にベース電流が供給
されて同トランジスタTr22がオンされ、そのエミッタ電
流によりトランジスタTr19,Tr20がオンされると同時に
内部回路12の各トランジスタTr11〜Tr14にベース電流が
供給される。そして、トランジスタTr19,Tr20がオンさ
れるとトランジスタTr15,Tr16,Tr17,Tr18,Tr21がオンさ
れる。すると、ダイオードD11〜D13の順方向電圧降下は
トランジスタTr16,Tr18による電圧降下より大きくなる
のでダイオードD11〜D13に流れる順方向電流は遮断さ
れ、トランジスタTr22にはトランジスタTr18のコレクタ
からベース電流が供給される。従って、このトランジス
タTr22はオンし続けるとともに、内部回路12の各トラン
ジスタTr11〜Tr14にはバイアス電圧が供給され、バイア
ス電圧供給回路11の起動が完了する。
11では電源ＶEEが供給されると、抵抗R12、ダイオードD
11〜D13を介してトランジスタTr22にベース電流が供給
されて同トランジスタTr22がオンされ、そのエミッタ電
流によりトランジスタTr19,Tr20がオンされると同時に
内部回路12の各トランジスタTr11〜Tr14にベース電流が
供給される。そして、トランジスタTr19,Tr20がオンさ
れるとトランジスタTr15,Tr16,Tr17,Tr18,Tr21がオンさ
れる。すると、ダイオードD11〜D13の順方向電圧降下は
トランジスタTr16,Tr18による電圧降下より大きくなる
のでダイオードD11〜D13に流れる順方向電流は遮断さ
れ、トランジスタTr22にはトランジスタTr18のコレクタ
からベース電流が供給される。従って、このトランジス
タTr22はオンし続けるとともに、内部回路12の各トラン
ジスタTr11〜Tr14にはバイアス電圧が供給され、バイア
ス電圧供給回路11の起動が完了する。
以上のようにこのバイアス電圧供給回路11では、その
起動時において電源ＶEEが供給されると、起動回路であ
るダイオードD11〜D13に順方向電流が流れて起動され、
起動後はダイオードD11〜D13の順方向電流がバイアス電
圧供給回路11の作用により自動的に遮断される。従っ
て、起動後にダイオードD11〜D13に流れる起動電流を遮
断し、かつその起動電流を停止させるための停止回路を
設ける必要もないので、消費電力の大幅な低減を図るこ
とができる。
起動時において電源ＶEEが供給されると、起動回路であ
るダイオードD11〜D13に順方向電流が流れて起動され、
起動後はダイオードD11〜D13の順方向電流がバイアス電
圧供給回路11の作用により自動的に遮断される。従っ
て、起動後にダイオードD11〜D13に流れる起動電流を遮
断し、かつその起動電流を停止させるための停止回路を
設ける必要もないので、消費電力の大幅な低減を図るこ
とができる。
［発明の効果］ 以上詳述したように、この発明はバイアス電圧供給回
路の起動時に起動回路に流れる起動電流は同バイアス電
圧供給回路の起動後は停止回路を必要とすることなく自
動的に停止されるので、起動回路の低消費電力化を図る
ことができる優れた効果を発揮する。
路の起動時に起動回路に流れる起動電流は同バイアス電
圧供給回路の起動後は停止回路を必要とすることなく自
動的に停止されるので、起動回路の低消費電力化を図る
ことができる優れた効果を発揮する。
第１図はこの発明の原理説明図、 第２図はこの発明を具体化した実施例を示す回路図、 第３図は従来例を示す回路図である。 図中、 Q1,Q2（Tr17,Tr18）はPNPトランジスタ、 Q3,Q4（Tr19,Tr20）はNPNトランジスタ、 Q5,Q6（Tr15,Tr16）はNPNトランジスタ、 Ｄはダイオードである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−235122（ＪＰ，Ａ) 特開 平２−214911（ＪＰ，Ａ) 特開 昭62−296213（ＪＰ，Ａ) 特開 昭59−133618（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ベースが共通に接続され、一方のコレクタ
と前記ベースとが短絡されてなる一対のPNPトランジス
タ（Q1,Q2）と、 ベースが共通に接続され、各々のコレクタが前記一対の
PNPトランジスタのコレクタの各々に接続されてなり、
且つ一方のトランジスタのベースとコレクタとが短絡さ
れてなる一対のNPNトランジスタ（Q3,Q4）と、 前記一対のPNPトランジスタ（Q1,Q2）の各々に対して形
成され、エミッタが前記PNPトランジスタのエミッタと
接続され、コレクタが電源に接続され、且つ一方のトラ
ンジスタのベースとコレクタとが短絡されてなる二個の
NPNトランジスタ（Q5,Q6）と、 前記短絡されたNPNトランジスタ（Q6）のベースと前記
一対のNPNトランジスタ（Q3,Q4）のベースの間に接続さ
れ、前記短絡されたNPNトランジスタ（Q6）の電圧降下
より大きい順方向電圧降下を有するダイオード（Ｄ）と
を有することを特徴とする起動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215846A JP2513854B2 (ja) | 1989-08-22 | 1989-08-22 | 起動回路 |
| DE69014021T DE69014021D1 (de) | 1989-08-22 | 1990-08-21 | Vorspannungsversorgungsschaltung. |
| EP90309134A EP0414482B1 (en) | 1989-08-22 | 1990-08-21 | Bias voltage supplying circuit |
| US07/572,134 US5034677A (en) | 1989-08-22 | 1990-08-22 | Bias voltage supplying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215846A JP2513854B2 (ja) | 1989-08-22 | 1989-08-22 | 起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0379106A JPH0379106A (ja) | 1991-04-04 |
| JP2513854B2 true JP2513854B2 (ja) | 1996-07-03 |
Family
ID=16679242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215846A Expired - Fee Related JP2513854B2 (ja) | 1989-08-22 | 1989-08-22 | 起動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5034677A (ja) |
| EP (1) | EP0414482B1 (ja) |
| JP (1) | JP2513854B2 (ja) |
| DE (1) | DE69014021D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2262675A (en) * | 1991-12-20 | 1993-06-23 | Codex Corp | Comparator start-up arrangement |
| JP2861593B2 (ja) * | 1992-01-29 | 1999-02-24 | 日本電気株式会社 | 基準電圧発生回路 |
| US6995126B2 (en) * | 2000-04-28 | 2006-02-07 | The Procter & Gamble Company | Pouched compositions |
| JP5256413B2 (ja) * | 2007-08-29 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | モータ駆動回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7110700A (ja) * | 1970-08-17 | 1972-02-21 | ||
| NL7316556A (nl) * | 1973-12-04 | 1975-06-06 | Philips Nv | Stroomstabilisatieschakeling. |
| DE2616363C3 (de) * | 1975-04-24 | 1981-07-16 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven | Vorrichtung zur Lieferung eines konstanten Speisegleichstromes |
| JPS5955518A (ja) * | 1982-09-24 | 1984-03-30 | Mitsubishi Electric Corp | 定電流回路 |
| JPS616717A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 基準出力回路 |
| GB2163614A (en) * | 1984-08-22 | 1986-02-26 | Philips Electronic Associated | Battery economising circuit |
| US4786855A (en) * | 1988-02-04 | 1988-11-22 | Linear Technology Inc. | Regulator for current source transistor bias voltage |
-
1989
- 1989-08-22 JP JP1215846A patent/JP2513854B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-21 EP EP90309134A patent/EP0414482B1/en not_active Expired - Lifetime
- 1990-08-21 DE DE69014021T patent/DE69014021D1/de not_active Expired - Lifetime
- 1990-08-22 US US07/572,134 patent/US5034677A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379106A (ja) | 1991-04-04 |
| EP0414482B1 (en) | 1994-11-09 |
| EP0414482A2 (en) | 1991-02-27 |
| EP0414482A3 (en) | 1991-10-09 |
| US5034677A (en) | 1991-07-23 |
| DE69014021D1 (de) | 1994-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513854B2 (ja) | 起動回路 | |
| JPH0650454B2 (ja) | 電流安定化回路 | |
| JPH0535350A (ja) | 定電流源 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JP4689126B2 (ja) | 電子回路 | |
| JP4745559B2 (ja) | オペアンプ | |
| JP2682175B2 (ja) | 定電圧回路 | |
| JPS6310215A (ja) | 定電流回路 | |
| JP2942589B2 (ja) | 半導体集積回路 | |
| JP3851404B2 (ja) | 差動増幅回路 | |
| JPS6045445B2 (ja) | 定電流源回路 | |
| JP3045097B2 (ja) | 安定化電源回路 | |
| JPH07193432A (ja) | 電圧生成回路 | |
| JPH0192818A (ja) | Ｉｃ化電子回路の定電流電源 | |
| JPS6145625Y2 (ja) | ||
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPH0690125A (ja) | 差動入力回路 | |
| JP2601404Y2 (ja) | シャントレギュレータ自己バイアス回路 | |
| JP2538695B2 (ja) | 整流回路 | |
| JP2002124378A (ja) | 表示装置駆動回路 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPS616715A (ja) | 定電流回路 | |
| JPH07122990A (ja) | 出力制御回路 | |
| JP2003195958A (ja) | 定電流源回路および集積回路 | |
| JPH01114204A (ja) | トランジスタを用いた出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |