JPS60117818A - アナログ信号切換回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アナログ信号切換回路装置に関するもので、
特に集積回路に最適な回路を提供するものである。

〔従来技術〕

従来この種の装置として第１図に示すものがあった。図
において、１は電源端子、２は接地端子であり、本装置
はそれぞれ破線で囲んだアナログ信号切換回路Ａど、該
アナログ信号切換回路Ａを駆動する駆動回路Ｂとによっ
て構成されている。

上記アナログ信号切換回路Ａは、ｎｐｎ）ランジスタ１
６，１７と吸込定電流源２１．抵抗２９゜入力端子４．
出力端子５．及び入力端子４の直流電圧を設定するため
のバイアス電源７により構成されている。上記駆動回路
Ｂはｎｐｎ　トランジスタ８．９，１０，１１，１５．
ｐｎｐ）ランジスタ１０２，１０６．ダイオード１０１
，１０５゜抵抗１０３，１０４．．１０７．２Ｂ、吸込
定電流源２０，３０，３１．　／＜イアス電ｉ６及び１
ｔｉｌｌ　ｉ’Ｊロ入力端子３により構成されている。

次に動作について説明する。今、制御入力端子３に加え
る電圧がバイアス電源６の電圧より十分低い（以下“Ｌ
”レベルと略す）場合、トランジスタ８．９はオン状態
、トランジスタ１０．１１はオフ状態となる。よって吸
込定電流源２０の電流は、トランジスタのベース電流を
無視すると、電源端子Ｉからダイオード１０１を通って
トランジスタ９に流れる。ここでダ・イオート１０１と
トランジスタ１０２は電流ミラーの回路構成になってお
り、トランジスタ１０２のコレクタから電流が流出しよ
うとするが、ダイオード１０５及びトランジスタ１０６
が逆バイアスであるためＩ・ランジスタ１０２は飽和状
態となる。ここで抵抗１０３とダイオード１０５及び抵
抗１０４とトランジスタ１０６は電流ミラーの回路構成
になっており、ダイオード１０５には電流が流れな（、
ｚので、トランジスタ１５はオフとなり、トランジスタ
１６のベース電位はほぼ電源端子１の電圧となる。バイ
アス電源７の電圧が電源端子１電圧の１／２とすると、
トランジスタ１６のベース電位がトランジスタ１７のベ
ース電位より高いため、トランジスタ１７はオフとなり
、入力端子４に加えられたアナログ信号は出力端子５に
は現れない。

次に、制御入力端子３に加えられる電圧が、バイアス電
源６の電位より十分高い（以下“Ｈ”レベルと略す）場
合、トランジスタ８．９はオフ状態、トランジスタ１０
．１１はオン状態となり、吸込定電流源２０の電流は電
源端子１から抵抗１０３、ダイオード１０５を通ってト
ランジスタ１０に流れる。従ってトランジスタ１０６よ
り流出した電流によってトランジスタ１５が駆動される
。

この時トランジスタ１５が飽和状態となる様に抵、抗２
８を設定しておけば、トランジスタ１６のベース電位は
ほぼ接地電位となり、入力端子４に加えられたアナログ
信号は出力端子５に現れる。

一般的にはｐｎｐ）ランジスタはスイ・ノチングスピー
ドが遅く、ｎｐｎのトランジスタも飽和動作をさせると
、遅延時間が長くなること番よ良く知られている。

以上の説明の様に従来のものは制御入力ｈｉ子３の電圧
が“Ｌ”レベル及び”＋ルヘルＧこなるｌ１Ｍ、トラン
ジスタ１０２及び１５が飽和状態になるため、応答速度
が遅いという欠点があった。

〔発明の概要〕

この発明は上記の様な従来のものの欠点を除去するため
になされたもので、制御人力に対する応答速度の速いア
ナログ信号切換回路装置を提（Ｊｉ、ｌ−ることを目的
としている。

〔発明の実施例〕 以下、！郡発明の一実施例を図６０−シ・て８発明する
。第２図は本発明の一実施例によるアナログ゛（信号切
換回路装置を示し、図におし）で、１番よ電源α高子、
２は接地端子で、本回路はそれぞれ破奪泉で囲んだアナ
ログ信号切換回路Ａと、該アナロク°ｆ言号切換回路Ａ
を駆動する駆動回路ＣとＧこよって（構成されている。

アナログ信号切換回路Ａ４よ第１．第２のｎｐｎ　トラ
ンジスタ１６．１７と吸込定電流源２１とによる差動増
幅器と、抵抗２９．入力端子４．出力端子５及び入力端
子４の直流電圧を設定する為のバイアス電源７により構
成されている。

上記駆動回路Ｃは第３．第４．第５．第６のｎｐｎトラ
ンジスタ８．’９．１０．１１．抵抗２３゜２４、及び
吸込定電流源２０，３０．３１による差動増幅器と、そ
のバイアス電源６．制御入力端子３．第７．第８のｎｐ
ｎ　）ランジスタ１２．１３、第９．第１０のｎｐｎシ
ョットキトランジスタ１４．１５．抵抗２６，２７．２
８．及びダイオード１０１により構成されている。

そして上記アナログ信号切換回路Ａでは、コレクタが共
に電源に接続された第１．第２のトランジスタ１６．１
７のエミッタが共通接続され、その接続点がアナログ信
号出力端子５とされると共に吸込定電流源２１を介して
接地され、第２のトランジスタ１７のベースがアナログ
信号入力端子４とされ、かつ該入力端子４に抵抗２９を
介−してバイアス電＃ｉ７が接続され、バイアス電源７
の他端が接地されている。

また上記駆動回路Ｂでは、コレクタが電源に接続された
第３トランジスタ８のベースがバイアス電源６に接続さ
れ、該第３のトランジスタ８のエミッタと第４のトラン
ジスタ９のベースが接続され、その接続点が吸込定電流
源３０を介して接地され、該第４のトランジスタ９と第
５のトランジスタ１０のエミッタが共通接続され、その
接続点が吸込定電流ａ２０を介して接地され、コレクタ
が電源に接続されベースが制御入力端子３とされた第６
のトランジスタ１１のエミッタと第５のトランジスタ１
０のベースが接続され、その接続点が吸込定電流源３１
を介して接地され、第４．第５のトランジスタ９．１０
のコレクタがそれぞれ抵抗２３．２４を介して電源に接
続され、コレクタが電源に接続された第７．第８のトラ
ンジスタ１２．１３のベースがそれぞれ第５．第４のト
ランジスタ１０．９のコレクタに接続され、第７のトラ
ンジスタ１２のエミッタは抵抗２６を介してカソードを
接地したダイオード１０１のアノード及び第９のショッ
トキトランジスタ１４のへ−スに接続され、第８のトラ
ンジスタ１３のエミッタは抵抗２７を介して第９のショ
ットキトランジスタ１４のコレクタ及び第１０のショッ
トキトランジスタ１５のベースに接続され、第９．第１
０のショットキトランジスタ１４．１５のエミッタは共
に接地され、第１０のショットキトランジスタ１５のコ
レクタは抵抗２８を介して電源に接続されている。

次に動作について説明する。

第２図において、制御入力端子３の電圧が“Ｈ”レベル
の時、第５．第６トランジスタ１０．１１がオン状態と
なり、吸込定電流源２０の電流が抵抗２４を流れて電圧
降下Ｅを生じる。この時ダイオード１０１に流れる電流
はトランジスタのベース、エミッタ間順方向電圧降下及
びダイオードの順方向電圧降下をＶＢＥ、抵抗２６．２
７の抵抗値をＲ１電源電圧をＶｃｃとすると、（Ｖｃｃ
−Ｅ−２・ＶＢＥ）　／Ｒとなる。一方抵抗２７に流れ
る電流は第１０トランジスタ１５がオンするため、（Ｖ
ｃｃ　−２・ＶＢＥ）　／　Ｒとなる。

すなわち、Ｅ／Ｒなる電流が第１０トランジスタ１５の
ベース電流となる。このとき該第１０トランジスタ１５
はショットキトランジスタであるため、飽和しない。又
第１トランジスタ１６のベース電位はほぼ接地電位とな
る。バイアス電源７の電圧が電源端子１電圧の１／２と
すると、第２トランジスタ１７がオンする為、アナログ
信号は出力端子５に現れる。

次に制御入力端子３に加えられる電圧が“Ｌ”レベルの
場合、第５．第６トランジスタ１０．１１はオフとなり
、第７トランジスタ１２のエミッタの電圧が第８トラン
ジスタ１３のエミッタの電圧よりもＥはど高い。従って
第１０トランジスタ１５はオフして第１トランジスタ１
６のベース電位はほぼ電源端子１の電圧となり、アナロ
グ信号は出力端子５に現れない。ここで第９トランジス
タ１４はショットキトランジスタである為、飽和しない
。

このように本回路では、駆動回路Ｃを構成する第３ない
し第８トランジスタをすべてｎｐｎ）うンジスタとし、
飽和動作をする第９．第１０トランジスタ１４．１５を
ショットキトランジスタとしたので、図示のとおりの構
成になるアナログ信号切換回路と組合せ制御入力に対し
て応答の速いアナログ信号切換回路装置が得られた。又
従来のものと比較して遅延時間を１／２以下にすること
が出来た。

〔発明の効果〕

以上のように、この発明によれば、第１．第２のｎｐｎ
ｌ−ランジスタと吸込定電流源とによる差動増幅器を有
するアナログ信号切換回路装置に対し、駆動回路を構成
するトランジスタをすべてｎｐｎ）ランジスタとし、飽
和動作をするトランジスタをｎｐｎショットキトランジ
スタとしたので、制御入力に対して応答速度が速く、か
つ遅延時間の短いアナログ信号切換回路装置が得られる
効果がある。

【図面の簡単な説明】

第１図は従来のアナログ信号切換回路装置の回路図、第
２図はこの発明の一実施例によるアナログ信号切換回路
装置の回路図である。 図中、１は電源端子、２は接地端子、１６，１７は第１
．第２トランジスタ、２１は吸込定電流源、２９は抵抗
、４は入力端子、５は出力端子、７はバイアス電源、Ａ
はアナログ信号切換回路、８．９，１０，１１，１２．
１３は第３．第４゜第５．第６．第７．第８トランジス
ダ、１４，１５は第９．第１０トランジスタ、１，２３
．２４は抵抗、２０，３０．３１は吸込定電流源、６は
バイアス電源、３は制御入力端子、２６，２７゜２８は
抵抗、１０１はダイオードである。 なお図中、同一符号は同−又は相当部分を示す。 代理人　大岩増雄 ｃｏ’

Claims (1)

【特許請求の範囲】
1. （１）　コレクタが共に電源に接続された第１．第２の
   ｎｐｎ）−ランジスタのエミッタが共通接続され、その
   接続点がアナログ信号出力端子とされると共に吸込定電
   流源を介して接地され、上記第２のトランジスタのベー
   スがアナログ信号入力端子とされ、かつ該入力端子に抵
   抗を介してバイアス電源が接続され、バイアス電源の他
   端が接地されてなるアナログ信号切換回路と、コレクタ
   が電源に接続された第３のｎｐｎ　）ランジスタのベー
   スがバイアス電源に接続され、該第３のトランジスタの
   エミッタと第４のｎｐｎトランジスタのへ一スとが接続
   され、その接続点が吸込定電流源を介して接地され、該
   第４のトランジスタと第５のｎｐｎトランジスタのエミ
   ッタとが共通接続され、その接続点が吸込定電流源を介
   して接地され、コレクタが電源に接続されベースが制御
   入力端子とされた第６のｎｐｎ）ランジスタのエミ・ツ
   タと上記第５のトランジスタのヘ−スとが接続され、そ
   の接続点が吸込電流源を介して接地され、」二記第４、
   第５のトランジスタのコレクタがそれぞれ抵抗を介して
   電源に接続され、コレクタが電源に接続された第７．第
   ８のｎｐｎトランジスタのベースがそれぞれ上記第５．
   第４のトランジスタのコレクタに接続され、上記第７の
   トランジスタのエミッタは抵抗を介してカソードを接地
   したダイオードのアノード及び第９のｎｐｎンヨソトキ
   トランジスタのベースに接続され、上記第８のトランジ
   スタの舌ミッタは抵抗を介して上記第９のｎｐｎショッ
   トキトランジスタのコレクタ及び第１０のショットキト
   ランジスタのベースに接続され、上記第９のショットキ
   トランジスタのエミッタは接地され、上記第１０のショ
   ットキトランジスタのコレクタは抵抗を介して電源に接
   続されてなる駆動回路とを備え、該駆動回路の出力であ
   る上記第１０のショットキトランジスタのコレクタと上
   記アナログ信号切換回路の上記第１のトランジス夕のベ
   ースとが接続されてなることを特徴とするアナログ信号
   切換回路装置。