JPS62171213A - 電流演算回路 - Google Patents
電流演算回路Info
- Publication number
- JPS62171213A JPS62171213A JP61012379A JP1237986A JPS62171213A JP S62171213 A JPS62171213 A JP S62171213A JP 61012379 A JP61012379 A JP 61012379A JP 1237986 A JP1237986 A JP 1237986A JP S62171213 A JPS62171213 A JP S62171213A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- collector
- transistor
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 108091023242 Internal transcribed spacer Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカレントミラー回路による電流演算口に関し、
特にそのカレントミラー回路自身による電流減算回路に
関する。
特にそのカレントミラー回路自身による電流減算回路に
関する。
従来、この種のカレントミラーによる減算回路は、単純
にカレントミラーの出力同士を共通接続して、加算、減
算を行なっていた。７２図は従来の、電流Ｉｔｓ１とｌ
ｌＮ２ との減算回路である。第２１において、カレ
ントミラー回路ＣＭｔの入力端子Ｈこ入力電流源Ｉｆ％
１が接続され、カレントミラー回路ＣＭＩの出力端子２
に入力電流源Ｉ！Ｎ２が接続され、同じくこの点がＫＲ
出力端となる。
にカレントミラーの出力同士を共通接続して、加算、減
算を行なっていた。７２図は従来の、電流Ｉｔｓ１とｌ
ｌＮ２ との減算回路である。第２１において、カレ
ントミラー回路ＣＭｔの入力端子Ｈこ入力電流源Ｉｆ％
１が接続され、カレントミラー回路ＣＭＩの出力端子２
に入力電流源Ｉ！Ｎ２が接続され、同じくこの点がＫＲ
出力端となる。
そして、このｉｌ！流出力出力端通基準電位ＧＮＤとの
間に抵抗Ｒが接続される。この抵抗Ｒは電流−電圧変換
用のものであり出力端子ＯＵＴに得られる出力電圧Ｖｏ
ｕτは Ｖｏｕｒ ＝＝ Ｒ（ＩＦＮＩ −ｌｌＮ２ ）
゛となり、ｊｘＮｔとＩｔＮｚの減算イ直が几によ
って電圧に変換される。 − 〔発明が解決しようとする問題点〕 上述した従来の電流演算回路は、減算する電流の′電流
源Ｉ ｔＮｚが直接電圧出力端子ＯＵＴに接続されてい
るため、出力電圧ＶＯＵ ｉの変動により、４流源Ｉ
ｔＮｚの両端にかかる電圧が変動して、電流源１ｔｗｚ
の出力インピーダンスによる誤差が生じるという欠点が
ある。父、出力電圧ＶｏＵＴがｌＶ以下になると電流源
１ｔＮｚが飽和状態になり、正常に動作しないという欠
点もある。この欠点を解決するには、電流源１１Ｎｚの
基準をレベル変換する必要があり、更にカレントミラー
回路を必要とする等消費電力上の問題が生じる。
間に抵抗Ｒが接続される。この抵抗Ｒは電流−電圧変換
用のものであり出力端子ＯＵＴに得られる出力電圧Ｖｏ
ｕτは Ｖｏｕｒ ＝＝ Ｒ（ＩＦＮＩ −ｌｌＮ２ ）
゛となり、ｊｘＮｔとＩｔＮｚの減算イ直が几によ
って電圧に変換される。 − 〔発明が解決しようとする問題点〕 上述した従来の電流演算回路は、減算する電流の′電流
源Ｉ ｔＮｚが直接電圧出力端子ＯＵＴに接続されてい
るため、出力電圧ＶＯＵ ｉの変動により、４流源Ｉ
ｔＮｚの両端にかかる電圧が変動して、電流源１ｔｗｚ
の出力インピーダンスによる誤差が生じるという欠点が
ある。父、出力電圧ＶｏＵＴがｌＶ以下になると電流源
１ｔＮｚが飽和状態になり、正常に動作しないという欠
点もある。この欠点を解決するには、電流源１１Ｎｚの
基準をレベル変換する必要があり、更にカレントミラー
回路を必要とする等消費電力上の問題が生じる。
Ｃ問題点を解決するための手段〕
本発明の目的は、上記の欠点を簡単に解決し、又、素子
数を増加することなく電流の引き算回路を実現すること
にある。
数を増加することなく電流の引き算回路を実現すること
にある。
本発明の電流演算回路は、エミッタとベースとが各々共
通接続された稟１と第２のトランジスタと、エミッタが
前記第２のトランジスタのベースとコレクタとに共通接
続された第３のトランジスタとで構成され、第１のトラ
ンジスタのコレクタと第３のトランジスタのベースとを
共通接続して第１の１！流入力端子とし、第２のトラン
ジスタの共通接続されたベースとコレクタを栗２の電流
入力端子とし、第３のトランジスタのコレクタを電流出
力端子としたことを特徴としている。
通接続された稟１と第２のトランジスタと、エミッタが
前記第２のトランジスタのベースとコレクタとに共通接
続された第３のトランジスタとで構成され、第１のトラ
ンジスタのコレクタと第３のトランジスタのベースとを
共通接続して第１の１！流入力端子とし、第２のトラン
ジスタの共通接続されたベースとコレクタを栗２の電流
入力端子とし、第３のトランジスタのコレクタを電流出
力端子としたことを特徴としている。
次に図面を用いて本発明を詳Ｍａｌこ説明する。
第１図は本発明の一実施例を示す回路図である。
第１図を参照すると、この電流減算回路は、カレントミ
ラー回路を構成する３閲のＰＮＰ ）ランジスタＱ１〜
Ｑ３と、第１の入力電流源Ｉ ｒｗｘと第２の入力電流
源Ｉ！Ｎｚと、電流−電圧変換用の抵抗Ｒとから構成さ
れる。そして上記のカレントミラー回路は、ＰＮＰ）ラ
ンジスタＱ１とＱ２のエミッタとベースは各々共通接続
され、又ＰＮＰ）ランジスタＱ２のベースとコレクタと
ＰＮＰトランジスタＱ３のエミッタとを共通接続して第
２の電流入力端子とする。そしてＰＮＰ ）ランジスタ
Ｑｌ（７）コレクタとＰＮＰ）ランジスタＱ、のベース
とを共通接続して＠１の入力端子とし、ＰＮＰトランジ
スタＱ３のコレクタを電流出力端子とする。そして上記
第１の入力端子には電流源Ｉｔ’ｓが接続され、第２の
入力端子には電流源Ｉ！ＮＺが接続され、カレントミラ
ー回路出力となるＰＮＰトランジスタＱ３のコレクタと
共通基準電圧端子ＧＮＤとの間に抵抗Ｒが接続される。
ラー回路を構成する３閲のＰＮＰ ）ランジスタＱ１〜
Ｑ３と、第１の入力電流源Ｉ ｒｗｘと第２の入力電流
源Ｉ！Ｎｚと、電流−電圧変換用の抵抗Ｒとから構成さ
れる。そして上記のカレントミラー回路は、ＰＮＰ）ラ
ンジスタＱ１とＱ２のエミッタとベースは各々共通接続
され、又ＰＮＰ）ランジスタＱ２のベースとコレクタと
ＰＮＰトランジスタＱ３のエミッタとを共通接続して第
２の電流入力端子とする。そしてＰＮＰ ）ランジスタ
Ｑｌ（７）コレクタとＰＮＰ）ランジスタＱ、のベース
とを共通接続して＠１の入力端子とし、ＰＮＰトランジ
スタＱ３のコレクタを電流出力端子とする。そして上記
第１の入力端子には電流源Ｉｔ’ｓが接続され、第２の
入力端子には電流源Ｉ！ＮＺが接続され、カレントミラ
ー回路出力となるＰＮＰトランジスタＱ３のコレクタと
共通基準電圧端子ＧＮＤとの間に抵抗Ｒが接続される。
ここでＰＮＰト９ンジスタＱ３のコレクタと抵抗Ｒとの
共通接続点が電流−電圧変換された電圧出力端子ＯＵＴ
となる。この出力電圧をＶＯＵＴとするとＶｏｕτ＝
Ｒ（ＩＩＮＩ −ｌｌＮ２ ）（ここでＲは抵抗Ｒの抵
抗値、ｌｌＮ５ ｌｌＮ２ はそれぞれ電流＠Ｉｘｓｔ
、ＩｔＮｚ の電流値）となり電流源ＩＩＮＩとＩｔＮ
ｚ との電流の減算値が抵抗Ｒによって出力電圧に変
換される。
共通接続点が電流−電圧変換された電圧出力端子ＯＵＴ
となる。この出力電圧をＶＯＵＴとするとＶｏｕτ＝
Ｒ（ＩＩＮＩ −ｌｌＮ２ ）（ここでＲは抵抗Ｒの抵
抗値、ｌｌＮ５ ｌｌＮ２ はそれぞれ電流＠Ｉｘｓｔ
、ＩｔＮｚ の電流値）となり電流源ＩＩＮＩとＩｔＮ
ｚ との電流の減算値が抵抗Ｒによって出力電圧に変
換される。
以上説明したように本発明は、減算するｔ流源Ｉ ｔ
Ｎｔをカレントミラー回路内部の固定電圧端に接続する
ことにより、電流源Ｉ ｔ Ｎ、２の両端には、Ｖｃｃ
−Ｖａｔ （Ｑ２） （Ｖｃｃ ： ４源’ｇ［圧、
ＶｅＥ（Ｑ２） ： Ｑ２のエミッタ、ペース間電圧）
の一定電圧がかかり、出力電圧値ＶＯＵＴによって従来
例のように電流源Ｉｗｓｚが飽和して正常な動作をしな
くなるというようなＯとを防止する効果がある。父、電
流源ｌｌＮ２ ノｎｌ［ｉｉｉ！圧（Ｖｃｃ −Ｖｅｘ
（Ｑ２） ） ハＶＯＵＴ カ変動しても、はとんど
変化せず、電流源ｌｌＮ２の出力インピーダンスによる
誤差の変動がないという効果もある。
Ｎｔをカレントミラー回路内部の固定電圧端に接続する
ことにより、電流源Ｉ ｔ Ｎ、２の両端には、Ｖｃｃ
−Ｖａｔ （Ｑ２） （Ｖｃｃ ： ４源’ｇ［圧、
ＶｅＥ（Ｑ２） ： Ｑ２のエミッタ、ペース間電圧）
の一定電圧がかかり、出力電圧値ＶＯＵＴによって従来
例のように電流源Ｉｗｓｚが飽和して正常な動作をしな
くなるというようなＯとを防止する効果がある。父、電
流源ｌｌＮ２ ノｎｌ［ｉｉｉ！圧（Ｖｃｃ −Ｖｅｘ
（Ｑ２） ） ハＶＯＵＴ カ変動しても、はとんど
変化せず、電流源ｌｌＮ２の出力インピーダンスによる
誤差の変動がないという効果もある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の電流演算回路を示す回路図である。 Ｑｌ−Ｑ３・−・・・・ＰＮＰ ）ランジスタ、Ｒ・−
・・・・抵抗、ＩＩＮＩ、ｌｌＮ２ ・・・・・・電流
源、ＣＭＩ・・・・・・カレントミラー回路、Ｖｃｃ・
−・・・・・電源電圧端子、ＯＵＴ・・・・・・電圧出
力端子、ＧＮＤ・・・・・・共通基準電圧端子。
の電流演算回路を示す回路図である。 Ｑｌ−Ｑ３・−・・・・ＰＮＰ ）ランジスタ、Ｒ・−
・・・・抵抗、ＩＩＮＩ、ｌｌＮ２ ・・・・・・電流
源、ＣＭＩ・・・・・・カレントミラー回路、Ｖｃｃ・
−・・・・・電源電圧端子、ＯＵＴ・・・・・・電圧出
力端子、ＧＮＤ・・・・・・共通基準電圧端子。
Claims (1)
- エミッタとベースとが各々共通接続された第１と第２の
トランジスタと、エミッタが前記第２のトランジスタの
ベースとコレクタとに共通接続された第３のトランジス
タとで構成され、前記第１のトランジスタのコレクタと
前記第３のトランジスタのベースとを共通接続して第１
の電流入力端子とし、前記第２のトランジスタの共通接
続されたベースとコレクタを第２の電流入力端子とし、
前記第３のトランジスタのコレクタを電流出力端子とし
たことを特徴とした電流演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012379A JPS62171213A (ja) | 1986-01-22 | 1986-01-22 | 電流演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012379A JPS62171213A (ja) | 1986-01-22 | 1986-01-22 | 電流演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171213A true JPS62171213A (ja) | 1987-07-28 |
Family
ID=11803636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61012379A Pending JPS62171213A (ja) | 1986-01-22 | 1986-01-22 | 電流演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654945A1 (fr) * | 1993-11-23 | 1995-05-24 | Thomson-Csf | Circuit d'injection, en imagerie thermique |
-
1986
- 1986-01-22 JP JP61012379A patent/JPS62171213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0654945A1 (fr) * | 1993-11-23 | 1995-05-24 | Thomson-Csf | Circuit d'injection, en imagerie thermique |
| FR2713037A1 (fr) * | 1993-11-23 | 1995-06-02 | Thomson Csf | Circuit d'injection, en imagerie thermique. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6144360B2 (ja) | ||
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS62171213A (ja) | 電流演算回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0326435B2 (ja) | ||
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS637012A (ja) | ヒステリシス内蔵電圧比較器 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0448011Y2 (ja) | ||
| JPH024519Y2 (ja) | ||
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0545093B2 (ja) | ||
| JPS6024707A (ja) | バイアス回路 | |
| JPS6155805B2 (ja) | ||
| JPH037409A (ja) | バッファ回路 | |
| JPS62232205A (ja) | 増幅回路 | |
| JPH0462606B2 (ja) | ||
| JPS61264821A (ja) | ３値出力回路 |