JPS62232205A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS62232205A JPS62232205A JP7579286A JP7579286A JPS62232205A JP S62232205 A JPS62232205 A JP S62232205A JP 7579286 A JP7579286 A JP 7579286A JP 7579286 A JP7579286 A JP 7579286A JP S62232205 A JPS62232205 A JP S62232205A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- emitter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 101000634404 Datura stramonium Tropinone reductase 1 Proteins 0.000 abstract 1
- 101000848007 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Thioredoxin-1 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅回路に関し、特に集積回路に適した出力歪
の少ない増幅回路に関する。
の少ない増幅回路に関する。
増幅回路は１種々提案されているが、その中でも従来第
２図に示すエミッタ・７才ロワ回路は。
２図に示すエミッタ・７才ロワ回路は。
インピーダンス変換又は、電力増幅回路として広く使用
されている。第２図の回路は、トランジスタ１０とトラ
ンジスタｌＯのエミッタに接続された定電流源１１とが
電源ｖ２と接地間に直列に接続され、トランジスタ１０
０ペースは入力端子ＩＮに導出されエミッタ！出力端子
ＯＵＴに導出される。
されている。第２図の回路は、トランジスタ１０とトラ
ンジスタｌＯのエミッタに接続された定電流源１１とが
電源ｖ２と接地間に直列に接続され、トランジスタ１０
０ペースは入力端子ＩＮに導出されエミッタ！出力端子
ＯＵＴに導出される。
しかしながらかかる増幅回路では、トランジスタが出力
信号に応じて負荷電流？供給する為、出力に歪みが発生
する。
信号に応じて負荷電流？供給する為、出力に歪みが発生
する。
即ち、かかる構成に於いて、負荷抵抗の抵抗値をＲＬ定
電流源の電流値’ｋ ＩＢＩムＳ、 ）ランジスタの
飽和電流なＩｓ、熱電圧ＹＶＴとすれば、出力電圧ｖＯ
υＴと入力電圧ＶＩＮ ０間には次式が成立つ。
電流源の電流値’ｋ ＩＢＩムＳ、 ）ランジスタの
飽和電流なＩｓ、熱電圧ＹＶＴとすれば、出力電圧ｖＯ
υＴと入力電圧ＶＩＮ ０間には次式が成立つ。
従って、ダイオード特性による２次歪みが発生するＣと
にある。故に、負荷ｉｔ流が大巾に変化する使用方法に
於いては著しく歪率が低下するＣとになる。
にある。故に、負荷ｉｔ流が大巾に変化する使用方法に
於いては著しく歪率が低下するＣとになる。
本発明の増幅回路は、ベースが入力端子に導出されコレ
クタが接地されたトランジスタと、入力端子に印加され
ろ電圧を電流に変換する変換回路と、該変換回路の出力
電流？入力とし出力端子が前記トランジスタのエミッタ
に接続されたカレントミラー回路と全含み、前記トラン
ジスタのエミッタから出力端子を導出したことを特徴と
する。
クタが接地されたトランジスタと、入力端子に印加され
ろ電圧を電流に変換する変換回路と、該変換回路の出力
電流？入力とし出力端子が前記トランジスタのエミッタ
に接続されたカレントミラー回路と全含み、前記トラン
ジスタのエミッタから出力端子を導出したことを特徴と
する。
次に１本発明ｔ、その実施例に従い１図面を用いて詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示す回路図である。
即ち、トランジスタ１とトランジスタ６とが、ペースを
共通接続されるとともに入力端子ＩＮに導出される。ト
ランジスタ６とエミッタ抵抗５とにより、入力信号電圧
を電流出力に変換し、その出力はトランジスタ３，７と
エミッタ抵抗４，８とで構成されるカレントミラー回路
の入力電流となる。また、カレントミラー回路の出力は
定電Ｒ，源２とともにトランジスタ１のエミッタに接続
され。
共通接続されるとともに入力端子ＩＮに導出される。ト
ランジスタ６とエミッタ抵抗５とにより、入力信号電圧
を電流出力に変換し、その出力はトランジスタ３，７と
エミッタ抵抗４，８とで構成されるカレントミラー回路
の入力電流となる。また、カレントミラー回路の出力は
定電Ｒ，源２とともにトランジスタ１のエミッタに接続
され。
さらに出力端子ＯＵＴに導出される。
かかる構成に於いて、入力信号が印加されると。
信号の大小に比例した電流がトランジスタ３に流れ、負
荷抵抗９に流れる電流の増減を補償する。
荷抵抗９に流れる電流の増減を補償する。
その結果、トランジスタ１のバイアス電流は入力信号の
大小にかかわらず、はぼ一定となり、出力信号？歪を生
じさせないことになる。
大小にかかわらず、はぼ一定となり、出力信号？歪を生
じさせないことになる。
又１本回路は所謂帰還効果による補償ではないので１発
振等の不安定現象は生じない。
振等の不安定現象は生じない。
以上説明したように本発明は、電圧電流変換回路とカレ
ントミラー回路とｔ用いることにより。
ントミラー回路とｔ用いることにより。
簡単な回路構成で負荷電流の大小に依存しない低歪率の
増幅回路を得ることが出来るという効果がある。
増幅回路を得ることが出来るという効果がある。
第１図は本発明の一実施例を示す回路図であり。
口
第２図は従来のエミッターフオＩア回路の回路図である
。 １．３，６，７．１０・・・・・・トランジスタ、４゜
５．８，９．１２・・・・・・抵抗、２．１１・・・・
・・定電流源。 代理人 弁理士 内 原 晋 “゛、塔／図 石Ｚ図
。 １．３，６，７．１０・・・・・・トランジスタ、４゜
５．８，９．１２・・・・・・抵抗、２．１１・・・・
・・定電流源。 代理人 弁理士 内 原 晋 “゛、塔／図 石Ｚ図
Claims (1)
- ベースが入力端子に導出されコレクタが接地されたトラ
ンジスタと、入力端子に印加される電圧を電流に変換す
る変換回路と、該変換回路の出力端が入力に接続され出
力が前記トランジスタのエミッタに接続されたカレント
ミラー回路とを含み、前記トランジスタのエミッタから
出力端子を導出したことを特徴とした増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7579286A JPS62232205A (ja) | 1986-04-01 | 1986-04-01 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7579286A JPS62232205A (ja) | 1986-04-01 | 1986-04-01 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62232205A true JPS62232205A (ja) | 1987-10-12 |
Family
ID=13586416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7579286A Pending JPS62232205A (ja) | 1986-04-01 | 1986-04-01 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62232205A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257609A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 出力回路 |
-
1986
- 1986-04-01 JP JP7579286A patent/JPS62232205A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257609A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS62232205A (ja) | 増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| US4573019A (en) | Current mirror circuit | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPH0342741Y2 (ja) | ||
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPS6133710Y2 (ja) | ||
| JP2665833B2 (ja) | リミッタ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0261172B2 (ja) | ||
| JPH0438568Y2 (ja) | ||
| JPS62171213A (ja) | 電流演算回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH037409A (ja) | バッファ回路 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPS6155805B2 (ja) |