JPH0371815B2 - - Google Patents
Info
- Publication number
- JPH0371815B2 JPH0371815B2 JP1065150A JP6515089A JPH0371815B2 JP H0371815 B2 JPH0371815 B2 JP H0371815B2 JP 1065150 A JP1065150 A JP 1065150A JP 6515089 A JP6515089 A JP 6515089A JP H0371815 B2 JPH0371815 B2 JP H0371815B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は論理回路に関し、特に低電力で動作さ
せる集積回路において有効なフリツプ・フロツプ
回路に関する。
せる集積回路において有効なフリツプ・フロツプ
回路に関する。
第１図は従来のトランジスタ論理回路の一例
で、いわゆるRTL（Reslstor Transistor Logic）
と呼ばれているものを示す回路接続図である。１
は入力端子、２，３，４はトランジスタ、５，
６，７は抵抗、８，９は出力端子、１０は電源で
ある。端子１より入力された信号はトランジスタ
２で反転され、そのコレクタから抵抗６，７を介
してそれぞれトランジスタ３，４のベースに入力
される。トランジスタ３および４によりさらに反
転されそれぞれ端子８，９より出力がとりだされ
る。抵抗５は負荷であり、１０は電源である。
で、いわゆるRTL（Reslstor Transistor Logic）
と呼ばれているものを示す回路接続図である。１
は入力端子、２，３，４はトランジスタ、５，
６，７は抵抗、８，９は出力端子、１０は電源で
ある。端子１より入力された信号はトランジスタ
２で反転され、そのコレクタから抵抗６，７を介
してそれぞれトランジスタ３，４のベースに入力
される。トランジスタ３および４によりさらに反
転されそれぞれ端子８，９より出力がとりだされ
る。抵抗５は負荷であり、１０は電源である。
上記回路を集積回路内に作る場合を考えると、
素子占有面積の点から抵抗５の値としては50kΩ
程度が実用上の上限である。また消費電力の点か
らは抵抗５は大きいほうが好ましいので、50kΩ
とすることを考える。一段あたりの消費電力は抵
抗５における消費電力とほぼひとしく、 122（V2）／50×103（Ω）≒0.00288（Ｗ） となる。第１図のような回路をたくさん用いる場
合には消費電力は大きくなつてしまう。たとえば
100ケ用いるとすると288mWとなつてしまう。こ
の値は集積回路のパツケージで決まる最大許容損
失に近い値であり、他に多くの回路を集積できな
いことを意味する。
素子占有面積の点から抵抗５の値としては50kΩ
程度が実用上の上限である。また消費電力の点か
らは抵抗５は大きいほうが好ましいので、50kΩ
とすることを考える。一段あたりの消費電力は抵
抗５における消費電力とほぼひとしく、 122（V2）／50×103（Ω）≒0.00288（Ｗ） となる。第１図のような回路をたくさん用いる場
合には消費電力は大きくなつてしまう。たとえば
100ケ用いるとすると288mWとなつてしまう。こ
の値は集積回路のパツケージで決まる最大許容損
失に近い値であり、他に多くの回路を集積できな
いことを意味する。
かかる論理回路を用いて構成された従来の
RTL形式のＲ−Ｓフリツプフロツプの一例を第
２図に示す。３１はＲ入力、３２はＳ入力、３３
はＱ出力であり、３４〜３８はトランジスタ、３
９〜４３は抵抗、４４は電源である。説明のつご
う上まず端子３１が“Ｈ”レベル、端子３２が
“Ｌ”レベルのときを考えると、トランジスタ３
４がON（導通）し、そのコレクタ電位は“Ｌ”
になり、トランジスタ３６がOFF（遮断）し、ま
たトランジスタ３７もOFFのため、トランジス
タ３６，３７のコレクタ電位が“Ｈ”になりトラ
ンジスタ３５と３８がONする。次に端子３１を
“Ｌ”にしても、前述のようにトランジスタ３５
がONしているため、他の状態は変化しない。次
に端子３２を“Ｈ”にすると、トランジスタ３７
がONし、そのコレクタ電位は“Ｌ”になり、ト
ランジスタ３５と３８がOFFになり、またトラ
ンジスタ３４もOFFのためトランジスタ３４，
３５のコレクタは“Ｈ”となり、トランジスタ３
６がONする。次に端子３２を“Ｌ”にしても、
前述のようにトランジスタ３６がONしているた
め、他の状態は変化しない。以上でＲ−Ｓフリツ
プフロツプの動作が説明された。この回路は第１
図と同様に低電力化するのはむずかしい。とく
に、抵抗４２の一端にはトランジスタ３５および
３８の２つのトランジスタが接続されることにな
るのでフアンアウト数が多い。ところで、電源ホ
ツギングを防止するためには抵抗４１，４３の値
を大きくしなければならず、素子専有面積が大き
くなり集積化しずらいという欠点がある。
RTL形式のＲ−Ｓフリツプフロツプの一例を第
２図に示す。３１はＲ入力、３２はＳ入力、３３
はＱ出力であり、３４〜３８はトランジスタ、３
９〜４３は抵抗、４４は電源である。説明のつご
う上まず端子３１が“Ｈ”レベル、端子３２が
“Ｌ”レベルのときを考えると、トランジスタ３
４がON（導通）し、そのコレクタ電位は“Ｌ”
になり、トランジスタ３６がOFF（遮断）し、ま
たトランジスタ３７もOFFのため、トランジス
タ３６，３７のコレクタ電位が“Ｈ”になりトラ
ンジスタ３５と３８がONする。次に端子３１を
“Ｌ”にしても、前述のようにトランジスタ３５
がONしているため、他の状態は変化しない。次
に端子３２を“Ｈ”にすると、トランジスタ３７
がONし、そのコレクタ電位は“Ｌ”になり、ト
ランジスタ３５と３８がOFFになり、またトラ
ンジスタ３４もOFFのためトランジスタ３４，
３５のコレクタは“Ｈ”となり、トランジスタ３
６がONする。次に端子３２を“Ｌ”にしても、
前述のようにトランジスタ３６がONしているた
め、他の状態は変化しない。以上でＲ−Ｓフリツ
プフロツプの動作が説明された。この回路は第１
図と同様に低電力化するのはむずかしい。とく
に、抵抗４２の一端にはトランジスタ３５および
３８の２つのトランジスタが接続されることにな
るのでフアンアウト数が多い。ところで、電源ホ
ツギングを防止するためには抵抗４１，４３の値
を大きくしなければならず、素子専有面積が大き
くなり集積化しずらいという欠点がある。
本発明は集積化し易くかつ消費電力が極めて少
ない論理回路を提供することを目的とする。
ない論理回路を提供することを目的とする。
第３図は本発明の原理を示す回路接続図で、１
は入力端子、２，３′，４はトランジスタ、５′は
定電流源、８′，９は出力端子、１０は電源であ
る。ダイオード１１とトランジスタ３′で入力ト
ランジスタ２のエミツタ電流を入力とするカレン
トミラー回路を構成している。ダイオード１２は
レベルシフト用ダイオードである。
は入力端子、２，３′，４はトランジスタ、５′は
定電流源、８′，９は出力端子、１０は電源であ
る。ダイオード１１とトランジスタ３′で入力ト
ランジスタ２のエミツタ電流を入力とするカレン
トミラー回路を構成している。ダイオード１２は
レベルシフト用ダイオードである。
第１図において抵抗５を小電流の定電流回路に
おきかえれば、消費電力を小さくすることは可能
であるが、抵抗６，７に生ずる電圧降下も小さく
なつて、トランジスタ３，４の電流ホツギング現
象が生じてしまい、トランジスタ３，４のコレク
タ電流がバランスよく流れなくなる。このため抵
抗６，７を大きくし所定の電圧降下をもたせる必
要があり、したがつて抵抗６，７の素子占有面積
の増大をまねき実用的でない。本発明において
は、この問題を避けるため、カレントミラー回路
の出力端子８′から一方の出力を得るようにして
ある。すなわち、トランジスタ２のコレクタに
は、レベルシフト用ダイオード１２を介してトラ
ンジスタ４のみがつくので電流ホツギングは生じ
ないのみでなく、トランジスタ１が導通時にその
エミツタ電流をカレントミラーの電流増幅度倍し
た電流がトランジスタ３′が流れうるので、トラ
ンジスタ３′を十分に駆動できることになる。
おきかえれば、消費電力を小さくすることは可能
であるが、抵抗６，７に生ずる電圧降下も小さく
なつて、トランジスタ３，４の電流ホツギング現
象が生じてしまい、トランジスタ３，４のコレク
タ電流がバランスよく流れなくなる。このため抵
抗６，７を大きくし所定の電圧降下をもたせる必
要があり、したがつて抵抗６，７の素子占有面積
の増大をまねき実用的でない。本発明において
は、この問題を避けるため、カレントミラー回路
の出力端子８′から一方の出力を得るようにして
ある。すなわち、トランジスタ２のコレクタに
は、レベルシフト用ダイオード１２を介してトラ
ンジスタ４のみがつくので電流ホツギングは生じ
ないのみでなく、トランジスタ１が導通時にその
エミツタ電流をカレントミラーの電流増幅度倍し
た電流がトランジスタ３′が流れうるので、トラ
ンジスタ３′を十分に駆動できることになる。
出力端子８′，９は、例えば定電流源（図示せ
ず）によつて、高電位にプルアツプされているも
のとする。この場合、トランジスタ３′，４の導
通時のコレクタ電流は、前記定電流源の電流をす
べてすいこみうる駆動能力をもつようにトランジ
スタ３′，４のエミツタ面積を設定しておく。（通
常１：１〜１：３程度でよい）入力端子に加わる
入力が“Ｈ”レベルすなわちトランジスタ２のベ
ース・エミツタ間の順方向電圧VBEとダイオード
１１の順方向電圧VF（＝VBE）の和（VBE＋VF）
より大きいときは、トランジスタ２，３′が導通
し、端子８′にはトランジスタ３′のコレクタ・エ
ミツタ間飽和電圧VCE（sat）に等しい低電位出力
が得られ、端子９には高電位にほぼ等しい“Ｈ”
レベル出力が得られ、入力が（VBE＋VF）未満の
“Ｌ”レベルのときには、端子８′に高電位（“Ｈ”
レベル）、端子９に低電位（“Ｌ”レベル）出力が
得られる。
ず）によつて、高電位にプルアツプされているも
のとする。この場合、トランジスタ３′，４の導
通時のコレクタ電流は、前記定電流源の電流をす
べてすいこみうる駆動能力をもつようにトランジ
スタ３′，４のエミツタ面積を設定しておく。（通
常１：１〜１：３程度でよい）入力端子に加わる
入力が“Ｈ”レベルすなわちトランジスタ２のベ
ース・エミツタ間の順方向電圧VBEとダイオード
１１の順方向電圧VF（＝VBE）の和（VBE＋VF）
より大きいときは、トランジスタ２，３′が導通
し、端子８′にはトランジスタ３′のコレクタ・エ
ミツタ間飽和電圧VCE（sat）に等しい低電位出力
が得られ、端子９には高電位にほぼ等しい“Ｈ”
レベル出力が得られ、入力が（VBE＋VF）未満の
“Ｌ”レベルのときには、端子８′に高電位（“Ｈ”
レベル）、端子９に低電位（“Ｌ”レベル）出力が
得られる。
定電流源を複数個設けることは、マルチコレク
タPNPトランジスタを用いて実現できるので、
従来と同程度の消費電力で比較した場合、素子占
有面積は著しく小さくできるし、定電流源の値は
理論上非常に小さくできるので、占有面積の小さ
な低消費電力の論理回路が実現される。実際上、
定電流源の値を各々10μA設定することができ、
その場合の一段当りの消費電力はほぼ 12（Ｖ）×10-5（Ａ）×３＝0.00036（Ｗ） となり従来の1/8に低減され、占有面積も同等以
下とすることができる。ここで３倍したのは第２
図の回路で論理回路１段に相当すると考えられる
からである。但し、後に示すように、特殊な場合
には、３倍する必要はない。
タPNPトランジスタを用いて実現できるので、
従来と同程度の消費電力で比較した場合、素子占
有面積は著しく小さくできるし、定電流源の値は
理論上非常に小さくできるので、占有面積の小さ
な低消費電力の論理回路が実現される。実際上、
定電流源の値を各々10μA設定することができ、
その場合の一段当りの消費電力はほぼ 12（Ｖ）×10-5（Ａ）×３＝0.00036（Ｗ） となり従来の1/8に低減され、占有面積も同等以
下とすることができる。ここで３倍したのは第２
図の回路で論理回路１段に相当すると考えられる
からである。但し、後に示すように、特殊な場合
には、３倍する必要はない。
第４図は本発明の一実施例である省電力化した
Ｒ−Ｓフリツプフロツプの回路接続図である。第
２図と同一のものには同一の符号を付してある。
第２図の負荷抵抗３９，４２のかわりに本発明で
はトランジスタ４７による定電流源を用いてい
る。また、第２図では、トランジスタ３６，３７
のコレクタにはトランジスタ３５と３８が接続さ
れているので、電流ホツギング防止のために抵抗
４１，４３が必要だつたが、本発明ではトランジ
スタ３８のベースの接続点を変更することにより
上記抵抗を不必要にした。トランジスタ３８に流
す電流はトランジスタ３６，３７のコレクタ電流
≒エミツタ電流と相反関係にある必要があるた
め、反転出力のトランジスタ３４，３５のエミツ
タ電流をダイオード４５とトランジスタ３８から
なるカレントミラー回路を用いて作つている。な
お、ダイオード４６はレベルシフト用である。
Ｒ−Ｓフリツプフロツプの回路接続図である。第
２図と同一のものには同一の符号を付してある。
第２図の負荷抵抗３９，４２のかわりに本発明で
はトランジスタ４７による定電流源を用いてい
る。また、第２図では、トランジスタ３６，３７
のコレクタにはトランジスタ３５と３８が接続さ
れているので、電流ホツギング防止のために抵抗
４１，４３が必要だつたが、本発明ではトランジ
スタ３８のベースの接続点を変更することにより
上記抵抗を不必要にした。トランジスタ３８に流
す電流はトランジスタ３６，３７のコレクタ電流
≒エミツタ電流と相反関係にある必要があるた
め、反転出力のトランジスタ３４，３５のエミツ
タ電流をダイオード４５とトランジスタ３８から
なるカレントミラー回路を用いて作つている。な
お、ダイオード４６はレベルシフト用である。
端子３１が“Ｈ”レベル、端子３２が“Ｌ”レ
ベルのときは、トランジスタ３４がONし、その
コレクタ電位は“Ｌ”となり、トランジスタ３６
がOFFし、またトランジスタ３７もOFFのため、
トランジスタ３６，３７のコレクタ電位が“Ｈ”
となり、トランジスタ３５がONする。トランジ
スタ３８はトランジスタ３４がONになることに
よつてONとなる。次に端子３１を“Ｌ”にして
も、トランジスタ３５がONになつているため、
他の状態の変化はない。次に端子３２を“Ｈ”に
すると、トランジスタ３７がONし、そのコレク
タ電位は“Ｌ”になり、トランジスタ３５が
OFFになり、トランジスタ３４もOFFしている
ため、トランジスタ３８となり、同時にトランジ
スタ３６もONとなる。次に端子３２を“Ｌ”に
してもトランジスタ３６がONしているため他の
状態は変化しない。
ベルのときは、トランジスタ３４がONし、その
コレクタ電位は“Ｌ”となり、トランジスタ３６
がOFFし、またトランジスタ３７もOFFのため、
トランジスタ３６，３７のコレクタ電位が“Ｈ”
となり、トランジスタ３５がONする。トランジ
スタ３８はトランジスタ３４がONになることに
よつてONとなる。次に端子３１を“Ｌ”にして
も、トランジスタ３５がONになつているため、
他の状態の変化はない。次に端子３２を“Ｈ”に
すると、トランジスタ３７がONし、そのコレク
タ電位は“Ｌ”になり、トランジスタ３５が
OFFになり、トランジスタ３４もOFFしている
ため、トランジスタ３８となり、同時にトランジ
スタ３６もONとなる。次に端子３２を“Ｌ”に
してもトランジスタ３６がONしているため他の
状態は変化しない。
このＲ−Ｓフリツプフロツプでは、電源回路４
８以外には抵抗を必要としないため小さな面積で
形成できる。さらに、Ｒ−Ｓフリツプフロツプ段
の消費電力はトランジスタ４７のコレクタ電流の
設定次第では本質的にいくらでも小さくできる。
たとえばこの電流を10μAに設定することにより
従来の1/20以下にすることが可能である。電源回
路４８の内部は電源４４から抵抗５２を介してダ
イオード５３に約0.7Vの電圧を発生させ、トラ
ンジスタ５０と抵抗５１からなる回路で、定電流
を発生させ、これをダイオード４９とトランジス
タ４７からなるカレントミラー回路で所望の電流
源を作つている。ここでたとえば抵抗５２を
22.6kΩ、抵抗５１を4.2kΩとすることにより、
トランジスタ４７の各コレクタ電流を10μAに設
定できる。これらの抵抗値は集積回路に適した値
である。電源回路４８からはトランジスタ４７に
供給するばかりでなく、他の論理回路へも供給す
ることが可能である。
８以外には抵抗を必要としないため小さな面積で
形成できる。さらに、Ｒ−Ｓフリツプフロツプ段
の消費電力はトランジスタ４７のコレクタ電流の
設定次第では本質的にいくらでも小さくできる。
たとえばこの電流を10μAに設定することにより
従来の1/20以下にすることが可能である。電源回
路４８の内部は電源４４から抵抗５２を介してダ
イオード５３に約0.7Vの電圧を発生させ、トラ
ンジスタ５０と抵抗５１からなる回路で、定電流
を発生させ、これをダイオード４９とトランジス
タ４７からなるカレントミラー回路で所望の電流
源を作つている。ここでたとえば抵抗５２を
22.6kΩ、抵抗５１を4.2kΩとすることにより、
トランジスタ４７の各コレクタ電流を10μAに設
定できる。これらの抵抗値は集積回路に適した値
である。電源回路４８からはトランジスタ４７に
供給するばかりでなく、他の論理回路へも供給す
ることが可能である。
以上のように本発明によれば本質的にはいくら
でも省電力化可能な論理回路を小さな面積で構成
でき、工業上きわめて有用である。
でも省電力化可能な論理回路を小さな面積で構成
でき、工業上きわめて有用である。
第１図は従来のRTL回路の一例、第２図は従
来のRSフリツプフロツプの一例、第３図は本発
明の原理図、第４図は本発明を実施したRSフリ
ツプフロツプを示す回路接続図である。 １，３１，３２……入力端子、２，３，３′，
４，３４，３５，３６，３７，３８，４７，５０
……トランジスタ、５，６，７，３９，４０，４
１，４２，４３，５１，５２……抵抗、５′……
定電流源、８，８′，９，３３，３３′……出力端
子、１０，４４……電源、１１，１２，４５，４
６，４９，５３……ダイオード、４８……電源回
路。
来のRSフリツプフロツプの一例、第３図は本発
明の原理図、第４図は本発明を実施したRSフリ
ツプフロツプを示す回路接続図である。 １，３１，３２……入力端子、２，３，３′，
４，３４，３５，３６，３７，３８，４７，５０
……トランジスタ、５，６，７，３９，４０，４
１，４２，４３，５１，５２……抵抗、５′……
定電流源、８，８′，９，３３，３３′……出力端
子、１０，４４……電源、１１，１２，４５，４
６，４９，５３……ダイオード、４８……電源回
路。
Claims (1)
- １ 第１の入力端子にベースが接続された第１の
トランジスタと、第２の入力端子にベースが接続
された第２のトランジスタと、前記第１および第
２のトランジスタのコレクタに接続された定電流
負荷回路と、前記第１のトランジスタと並列に接
続され、そのベースが前記第２のトランジスタの
コレクタに接続された第３のトランジスタと、前
記第２のトランジスタと並列に接続され、そのベ
ースが前記第１のトランジスタのコレクタに接続
された第４のトランジスタと、前記第１および第
３のトランジスタのエミツタに接続されたカレン
トミラー回路と、前記第２および第４のトランジ
スタのエミツタに接続されたレベルシフト回路と
を具備し、前記カレントミラー回路から出力を取
り出すことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065150A JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065150A JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178037A Division JPS5879334A (ja) | 1981-11-06 | 1981-11-06 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0220914A JPH0220914A (ja) | 1990-01-24 |
| JPH0371815B2 true JPH0371815B2 (ja) | 1991-11-14 |
Family
ID=13278563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065150A Granted JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220914A (ja) |
-
1989
- 1989-03-17 JP JP1065150A patent/JPH0220914A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220914A (ja) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0371815B2 (ja) | ||
| JPH0155778B2 (ja) | ||
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPH0666679B2 (ja) | Ｅｃｌ論理回路 | |
| JPH0338776B2 (ja) | ||
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JP2655045B2 (ja) | Ｅｃｌ回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPS6340915Y2 (ja) | ||
| JPS6211528B2 (ja) | ||
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPH0556047B2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JPH0785534B2 (ja) | パルス電流出力回路 | |
| JPH0918250A (ja) | 電圧−電流変換回路 | |
| JPH0583049A (ja) | 差動回路 | |
| JPH0251291B2 (ja) | ||
| JPH03266520A (ja) | Ｅｃｌ論理回路 | |
| JPH04369012A (ja) | バイアス回路 | |
| JPH05160714A (ja) | Ｔｔｌ回路 | |
| JPH0522051A (ja) | パルス電圧電流変換回路 | |
| JPH05297968A (ja) | 電流源回路 | |
| JPH053419A (ja) | 減衰回路 | |
| JPH09260971A (ja) | 差動増幅器 |