JPH0220914A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0220914A JPH0220914A JP1065150A JP6515089A JPH0220914A JP H0220914 A JPH0220914 A JP H0220914A JP 1065150 A JP1065150 A JP 1065150A JP 6515089 A JP6515089 A JP 6515089A JP H0220914 A JPH0220914 A JP H0220914A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はに１埋回路に関し、特に低電力で動作名せる集
積回路において有効なフリラグ・フロップ回路に関する
。
積回路において有効なフリラグ・フロップ回路に関する
。
第１図は従来のトランジスタ論理回路の一例で、いわゆ
るＲＴＬ （Ｒｔａｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ
Ｌｏｇｉｃ）と呼ばれているものを示す回路接続図で
ある。１は入力端子、２，３．４はトランジスタ、５，
６．７は抵抗、８．９は出力端子、１０は電源である。
るＲＴＬ （Ｒｔａｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ
Ｌｏｇｉｃ）と呼ばれているものを示す回路接続図で
ある。１は入力端子、２，３．４はトランジスタ、５，
６．７は抵抗、８．９は出力端子、１０は電源である。
端子１より入力され比信号はトランジスタ２で反転され
、そのコレクタから抵抗６．７を介してそれぞれトラン
ジスタ３．４のベースに入力される。
、そのコレクタから抵抗６．７を介してそれぞれトラン
ジスタ３．４のベースに入力される。
トランジスタ３および４によりさらに反転されそれぞれ
端子８，９より出力がとりだされる。抵抗５は負荷であ
り、１０は電源である。
端子８，９より出力がとりだされる。抵抗５は負荷であ
り、１０は電源である。
上記回路を集積回路内に作る場合を考えると、素子占有
面積の点から抵抗５の値としては５０にΩ根皮が実用上
の上限である。また消費電力の点からは抵抗５は大きい
ほうが好ましいので、５０にΩとすることを考える。−
段あたりの消費電力は抵抗５における消費電力とほぼひ
としく、となる。第１図のような回路をたくさん用いる
場合には消費電力は大きくなってしまう。たとえば１０
０ケ用いるとすると２８８ｍＷとなってしまう。
面積の点から抵抗５の値としては５０にΩ根皮が実用上
の上限である。また消費電力の点からは抵抗５は大きい
ほうが好ましいので、５０にΩとすることを考える。−
段あたりの消費電力は抵抗５における消費電力とほぼひ
としく、となる。第１図のような回路をたくさん用いる
場合には消費電力は大きくなってしまう。たとえば１０
０ケ用いるとすると２８８ｍＷとなってしまう。
この値は集積回路のパッケージで決まる最大許容損失に
近い値であ〕、他に多くの回路を集積できないことを意
味する。
近い値であ〕、他に多くの回路を集積できないことを意
味する。
かかる論理回路を用いて構成された従来のＲＴＬ形式の
Ｒ−８フリツグフロツデの一例を第２図に示す。３１は
Ｒ入力、３２はＳ入力、３３はＱ出力であり、３４〜３
８はトランジスタ、３９〜４３は抵抗、４４は電源であ
る。説明のつごう止まず端子３１が′Ｈ”レベル、端子
３２が１Ｌ”レベルのときを考えると、トランジスタ３
４がＯＮ（導通）し、そのコレクタ電位Ｆｉ＠Ｌ”にな
り、トランジスタ３６がＯＦＦ （遮断）し、またトラ
ンジスタ３７もＯＦＦのため、トランジスタ３６．３７
のコレクタ電位が”Ｈ“にな５トランジスタ３５と３８
がＯＮする。次に端子３１をＬ”にしても、前述のよう
にトランジスタ３５がＯＮ ｌ、ている九め、他の状態
は変化しない。次に端子３２を”Ｈ″にすると、トラン
ジスタ３７がＯＮシ、そのコレクタ電位はＬ”になり、
トランジスタ３５と３８がＯＦ’Ｆになり、またトラン
ジスタ３４もＯＦＦのためトランジスタ３４．３５のコ
レクタ＃−ｉ″′Ｈｍとなり、トランジスタ３６がＯＮ
する。次に端子３２を”Ｌ”にしても。
Ｒ−８フリツグフロツデの一例を第２図に示す。３１は
Ｒ入力、３２はＳ入力、３３はＱ出力であり、３４〜３
８はトランジスタ、３９〜４３は抵抗、４４は電源であ
る。説明のつごう止まず端子３１が′Ｈ”レベル、端子
３２が１Ｌ”レベルのときを考えると、トランジスタ３
４がＯＮ（導通）し、そのコレクタ電位Ｆｉ＠Ｌ”にな
り、トランジスタ３６がＯＦＦ （遮断）し、またトラ
ンジスタ３７もＯＦＦのため、トランジスタ３６．３７
のコレクタ電位が”Ｈ“にな５トランジスタ３５と３８
がＯＮする。次に端子３１をＬ”にしても、前述のよう
にトランジスタ３５がＯＮ ｌ、ている九め、他の状態
は変化しない。次に端子３２を”Ｈ″にすると、トラン
ジスタ３７がＯＮシ、そのコレクタ電位はＬ”になり、
トランジスタ３５と３８がＯＦ’Ｆになり、またトラン
ジスタ３４もＯＦＦのためトランジスタ３４．３５のコ
レクタ＃−ｉ″′Ｈｍとなり、トランジスタ３６がＯＮ
する。次に端子３２を”Ｌ”にしても。
前述のようにトランジスタ３６がＯＮ しているため、
他の状態は変化しない。以上でＲ−８７リツプフロツデ
の動作が説明された。この回路は第１図と同様に低電力
化するのはむずかしい。とくに、抵抗４２の一端にはト
ランジスタ３５および３８の２つのトランジスタが接続
されることになるのでファンアウト数が多い。ところで
、電源ホッギングを防止するためには抵抗４１．４３の
値を大きくしなければならず、Ｘ子専有面積が大きくな
り集積化しすらいという欠点がある。
他の状態は変化しない。以上でＲ−８７リツプフロツデ
の動作が説明された。この回路は第１図と同様に低電力
化するのはむずかしい。とくに、抵抗４２の一端にはト
ランジスタ３５および３８の２つのトランジスタが接続
されることになるのでファンアウト数が多い。ところで
、電源ホッギングを防止するためには抵抗４１．４３の
値を大きくしなければならず、Ｘ子専有面積が大きくな
り集積化しすらいという欠点がある。
本発明は集積化し易くかつ消費電力が極めて少ない論理
回路を提供することを目的とする。
回路を提供することを目的とする。
第３図は本発明の原理を示す回路接続図で、１は入力端
子、２．３’、４はトランジスタ、５′は定を流源、８
′、９は出力端子、１０は電源である。
子、２．３’、４はトランジスタ、５′は定を流源、８
′、９は出力端子、１０は電源である。
ダイオード１１とトランジスタ３′で入力トランジスタ
２のエミッタｔｆＬを入力とするカレントミラー回路を
構成している。ダイオード１２はレベルシフト用ダイオ
ードである。
２のエミッタｔｆＬを入力とするカレントミラー回路を
構成している。ダイオード１２はレベルシフト用ダイオ
ードである。
第１図において抵抗５を小電流の定電流回路におきかえ
れば、消費電力を小ζくすることは可能であるが、抵抗
６，７に生ずる電圧降下も小さくなって、トランジスタ
３．４の電流ホッギング現象が生じてしまい、トランジ
スタ３，４のコレクタ電流がバランスよく流れなくなる
。このため抵抗６．７を大きくし所定の電圧降下を屯た
せる必要があり、したがって抵抗６，７の素子占有面積
の増大をまねき実用的でない。本発明においては、この
問題を避けるため、カレントきラー回路の出力端子８′
から一方の出力を得るようにしである。
れば、消費電力を小ζくすることは可能であるが、抵抗
６，７に生ずる電圧降下も小さくなって、トランジスタ
３．４の電流ホッギング現象が生じてしまい、トランジ
スタ３，４のコレクタ電流がバランスよく流れなくなる
。このため抵抗６．７を大きくし所定の電圧降下を屯た
せる必要があり、したがって抵抗６，７の素子占有面積
の増大をまねき実用的でない。本発明においては、この
問題を避けるため、カレントきラー回路の出力端子８′
から一方の出力を得るようにしである。
すなわち、トランジスタ２のコレクタには、レベルシフ
ト用ダイオード１２を介してトランジスタ４のみがつく
ので電流ホッギングは生じないのみでなく、トランジス
タ１が導通時にそのエミッタ電流をカレントミラーのｔ
ｍ増幅度倍した電流がトランジスタ３′を流れうるので
、トランジスタ３′を十分に駆動できることになる。
ト用ダイオード１２を介してトランジスタ４のみがつく
ので電流ホッギングは生じないのみでなく、トランジス
タ１が導通時にそのエミッタ電流をカレントミラーのｔ
ｍ増幅度倍した電流がトランジスタ３′を流れうるので
、トランジスタ３′を十分に駆動できることになる。
出力端子８′、９は、例えば定電流源（図示せず）によ
って、高電位にプルアップされている本のとする。この
場合、トランジスタ３′、４の導通時のコレクタ電流は
、前記定電流源の電流をすべてすいこみつる駆動能力を
もつようにトランジスタ３′。
って、高電位にプルアップされている本のとする。この
場合、トランジスタ３′、４の導通時のコレクタ電流は
、前記定電流源の電流をすべてすいこみつる駆動能力を
もつようにトランジスタ３′。
４のエミッタ面積を設定しておく。（通常１：１〜１：
３ｓ度でよい）入力端子に加わる入力が＠Ｈ″レヘルス
ナワチトランジスタ２０ベース・エミッタ間の順方向電
圧Ｖ□とダイオード１１の順方向電圧Ｖｙ （＝Ｖｍｍ
）の和（Ｖ、、＋Ｖ、）！ リ大キイト１は、トランジ
スタ２．３′が導通し、端子８′にはトランジスタ３′
のコレクタ・エミッタ間飽和電圧Ｖｃｍ（ｓａｔ）に等
しい低電位出力が得られ、端子９には高電位にほぼ等し
い″Ｈルベル出力が得られ、入力が（Ｖ□＋ｖ、）未満
の′″Ｌ”レベルのときには、端子８’に高電位（”Ｈ
’レベル）、端子９に低電位（Ｉ Ｌ １ルベル）出力
が得られる。
３ｓ度でよい）入力端子に加わる入力が＠Ｈ″レヘルス
ナワチトランジスタ２０ベース・エミッタ間の順方向電
圧Ｖ□とダイオード１１の順方向電圧Ｖｙ （＝Ｖｍｍ
）の和（Ｖ、、＋Ｖ、）！ リ大キイト１は、トランジ
スタ２．３′が導通し、端子８′にはトランジスタ３′
のコレクタ・エミッタ間飽和電圧Ｖｃｍ（ｓａｔ）に等
しい低電位出力が得られ、端子９には高電位にほぼ等し
い″Ｈルベル出力が得られ、入力が（Ｖ□＋ｖ、）未満
の′″Ｌ”レベルのときには、端子８’に高電位（”Ｈ
’レベル）、端子９に低電位（Ｉ Ｌ １ルベル）出力
が得られる。
定電流源を複数個設けることは、マルチコレクタＰＮＰ
トランジスタを用いて実現できるので、従来と同程度の
消費電力で比較した場合、素子占有面積は著しく小さく
できるし、定電流源の値Ｉｆｉ理論上非常に小さくでき
るので、占有面積の小さな低消費電力の論理回路が実現
される。実際上、定ＩＩＬ流源の値を各々１０〃人に設
定することができ、その場合の一段当りの消費電力はほ
ぼ １２（Ｖ） Ｘ １Ｏ−５（Ａ） Ｘ３ ＝ ０．００
０３６ （ｗ）となり従来の１／８に低減され、占有面
積も同等以下とすることができる。ここで３倍したのは
第２図の回路で論理回路１段に相当すると考えられるか
らである。但し１．後に示すように、特殊な場合には、
３倍する必要はない。
トランジスタを用いて実現できるので、従来と同程度の
消費電力で比較した場合、素子占有面積は著しく小さく
できるし、定電流源の値Ｉｆｉ理論上非常に小さくでき
るので、占有面積の小さな低消費電力の論理回路が実現
される。実際上、定ＩＩＬ流源の値を各々１０〃人に設
定することができ、その場合の一段当りの消費電力はほ
ぼ １２（Ｖ） Ｘ １Ｏ−５（Ａ） Ｘ３ ＝ ０．００
０３６ （ｗ）となり従来の１／８に低減され、占有面
積も同等以下とすることができる。ここで３倍したのは
第２図の回路で論理回路１段に相当すると考えられるか
らである。但し１．後に示すように、特殊な場合には、
３倍する必要はない。
県４図は本発明の一実施例である省電力化したＲ−８フ
リツグフ四ツデの回路接続図である。第２図と同一のも
のには同一の符号を付しである。
リツグフ四ツデの回路接続図である。第２図と同一のも
のには同一の符号を付しである。
第２図の負荷抵抗３９，４２．のかわプに本発明ではト
ランジスタ４７による定電流源を用いている。
ランジスタ４７による定電流源を用いている。
また、５８２図では、トランジスタ３６．３７のコレク
タにはトランジスタ３５と３８が接続されているので、
電流ホッギング防止のために抵抗４１゜４３が必要だっ
九が、本発明ではトランジスタ３８のベースの接続点を
変更することにより上記抵抗を不必要にした。トランジ
スタ３８に流す電流はトランジスタ３６．３７のコレク
タ電流中エミッタ電流と相反関係にあろ必要があるため
、５．転出力のトランジスタ３４．３５のエミッタ電流
をダイオード４５とトランジスタ３８からなるカレント
ミラー回路を用いて作っている。なお、ダイオード４６
はレベルシフト用である。
タにはトランジスタ３５と３８が接続されているので、
電流ホッギング防止のために抵抗４１゜４３が必要だっ
九が、本発明ではトランジスタ３８のベースの接続点を
変更することにより上記抵抗を不必要にした。トランジ
スタ３８に流す電流はトランジスタ３６．３７のコレク
タ電流中エミッタ電流と相反関係にあろ必要があるため
、５．転出力のトランジスタ３４．３５のエミッタ電流
をダイオード４５とトランジスタ３８からなるカレント
ミラー回路を用いて作っている。なお、ダイオード４６
はレベルシフト用である。
端子ａ １ カ″ｌＨ″レベル、Ｉｍ子３２＞！＠Ｌ″
レベルのときは、トランジスタ３４がＯＮシ、そのコレ
クタ電位は６Ｌ′となシ、トランジスタ３６がＯＦＦ
ｌ、、マタトランジスタ３７もＯＦＦのため、トランジ
スタ３６．３７のコレクタ電位が＠ Ｈ，となり、トラ
ンジスタ３５がＯＮする。トランジスタ３８はトランジ
スタ３４がＯＮになることによってＯＮとなる、＆に端
子３工をｌ Ｌ １１にしても、トランジスタ３５がＯ
Ｎになっているため、他の状態の変化はない。
レベルのときは、トランジスタ３４がＯＮシ、そのコレ
クタ電位は６Ｌ′となシ、トランジスタ３６がＯＦＦ
ｌ、、マタトランジスタ３７もＯＦＦのため、トランジ
スタ３６．３７のコレクタ電位が＠ Ｈ，となり、トラ
ンジスタ３５がＯＮする。トランジスタ３８はトランジ
スタ３４がＯＮになることによってＯＮとなる、＆に端
子３工をｌ Ｌ １１にしても、トランジスタ３５がＯ
Ｎになっているため、他の状態の変化はない。
次に端子３２をＨ′にすると、トランジスタ３７がＯＮ
シ、そのコレクタ電位＃−ｉ’Ｌ”になり、トランジス
タ３５がＯＦＦになり、トランジスタ３４もＯＦＦ （
、ているため、トランジスタ３８となり、同時にトラン
ジスタ３６もＯＮとなる。次に端子３２を°ｔＬＪｌに
してもトランジスタ３６がＯＮしている九め他の状態は
変化しない。
シ、そのコレクタ電位＃−ｉ’Ｌ”になり、トランジス
タ３５がＯＦＦになり、トランジスタ３４もＯＦＦ （
、ているため、トランジスタ３８となり、同時にトラン
ジスタ３６もＯＮとなる。次に端子３２を°ｔＬＪｌに
してもトランジスタ３６がＯＮしている九め他の状態は
変化しない。
このＲ−８フリツ１フロツプでは、電源回路４８以外に
は抵抗を必要としないため小さな面積で形成できる。さ
らに、Ｒ−８フリツグフ四ツデ段の消費電力はトランジ
スタ４７のコレクタ電流の設定次第では本負的にいくら
でも小さくできる。たとえばこの電流を１０．ａＡ Ｋ
設定することにより従来の１／２０以下にすることが可
能である。電源回路４８の内部は電源４４から抵抗５２
を介してダイオード５３に約０．７ Ｖ ｏ電圧を発生
させ、トランジスタ５０と抵抗５１からなる回路で、定
電流を発生嘔せ、これをダイオード４９とトランジスタ
４７からなるカレントミラー回路で所望の電流源を作り
ている。ここでたとえば抵抗５２を２２．６にΩ、抵抗
５１を４．２にΩとすることにより、トランジスタ４７
の各コレクタ電流をｌＯμＡに設定できる。
は抵抗を必要としないため小さな面積で形成できる。さ
らに、Ｒ−８フリツグフ四ツデ段の消費電力はトランジ
スタ４７のコレクタ電流の設定次第では本負的にいくら
でも小さくできる。たとえばこの電流を１０．ａＡ Ｋ
設定することにより従来の１／２０以下にすることが可
能である。電源回路４８の内部は電源４４から抵抗５２
を介してダイオード５３に約０．７ Ｖ ｏ電圧を発生
させ、トランジスタ５０と抵抗５１からなる回路で、定
電流を発生嘔せ、これをダイオード４９とトランジスタ
４７からなるカレントミラー回路で所望の電流源を作り
ている。ここでたとえば抵抗５２を２２．６にΩ、抵抗
５１を４．２にΩとすることにより、トランジスタ４７
の各コレクタ電流をｌＯμＡに設定できる。
これらの抵抗値は集積回路に適し比値である。電源回路
４８からはトランジスタ４７に供給するばかシでなく、
他の論理回路へも供給することが可能である。
４８からはトランジスタ４７に供給するばかシでなく、
他の論理回路へも供給することが可能である。
以上のように本発明によれば本質的にはいくらでも省電
力化可能な論理回路を小さな面積で構成でき、工業上き
わめて有用である。
力化可能な論理回路を小さな面積で構成でき、工業上き
わめて有用である。
第１図は従来のＲＴＬ回路の一例、第２図は従来のＲ８
フリッグ７０ツブの一例、第３図は本発明のａｔ埋図、
第４図は本発明を実施したＲＳクリップフロップを示す
回路接続図である。 １．３１．３２・・・入力端子、２，３．３’、４゜３
４．３５，３６．３７，３８．４７．５０・・・トラン
ジスタ、５．６，７，３９，４０，４１ 。 ４２．４３，５１．５２・・・抵抗、５′・・・定電流
源、８ 、８’ 、 ９ 、３３ 、３３’・・・出力
端子、１０．４４・・・電源、１１，１２．４５，４６
，４９．５３°°・ダイオード、４８・・・電源回路。
フリッグ７０ツブの一例、第３図は本発明のａｔ埋図、
第４図は本発明を実施したＲＳクリップフロップを示す
回路接続図である。 １．３１．３２・・・入力端子、２，３．３’、４゜３
４．３５，３６．３７，３８．４７．５０・・・トラン
ジスタ、５．６，７，３９，４０，４１ 。 ４２．４３，５１．５２・・・抵抗、５′・・・定電流
源、８ 、８’ 、 ９ 、３３ 、３３’・・・出力
端子、１０．４４・・・電源、１１，１２．４５，４６
，４９．５３°°・ダイオード、４８・・・電源回路。
Claims (1)
- 第１の入力端子にベースが接続された第１のトランジス
タと、第２の入力端子にベースが接続された第２のトラ
ンジスタと、前記第１および第２のトランジスタのコレ
クタに接続された定電流負荷回路と、前記第１のトラン
ジスタと並列に接続され、そのベースが前記第２のトラ
ンジスタのコレクタに接続された第３のトランジスタと
、前記第２のトランジスタと並列に接続され、そのベー
スが前記第１のトランジスタのコレクタに接続された第
４のトランジスタと、前記第１および第３のトランジス
タのエミッタに接続されたカレントミラー回路と、前記
第２および第４のトランジスタのエミッタに接続された
レベルシフト回路とを具備し、前記カレントミラー回路
から出力を取り出すことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065150A JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065150A JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178037A Division JPS5879334A (ja) | 1981-11-06 | 1981-11-06 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0220914A true JPH0220914A (ja) | 1990-01-24 |
| JPH0371815B2 JPH0371815B2 (ja) | 1991-11-14 |
Family
ID=13278563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065150A Granted JPH0220914A (ja) | 1989-03-17 | 1989-03-17 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220914A (ja) |
-
1989
- 1989-03-17 JP JP1065150A patent/JPH0220914A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371815B2 (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220914A (ja) | 論理回路 | |
| JPH0243371B2 (ja) | ||
| JPH0155778B2 (ja) | ||
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0338776B2 (ja) | ||
| JPS59176680A (ja) | 電流検出回路 | |
| JPH02246618A (ja) | 論理回路 | |
| JPS5810860A (ja) | 半導体集積回路 | |
| JPS6255327B2 (ja) | ||
| JPH0522051A (ja) | パルス電圧電流変換回路 | |
| JPH0231528B2 (ja) | ||
| JPS6149521A (ja) | スイツチ回路 | |
| JPH01258505A (ja) | 論理回路 | |
| JPH09139636A (ja) | 電流ミラー回路 | |
| JPH0251291B2 (ja) | ||
| JPS60230718A (ja) | 分周回路 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPS6316713A (ja) | 信号切換回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPS63266909A (ja) | エミツタ・フオロワ回路 | |
| JPH0677783A (ja) | ヒステリシスアンプ | |
| JPH10200410A (ja) | Ｄ／ａコンバータのメモリセル用回路装置 | |
| JPS6042937A (ja) | レベル変換回路 | |
| JPH07183769A (ja) | ラッチ回路 |