JPS6042937A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPS6042937A JPS6042937A JP58151306A JP15130683A JPS6042937A JP S6042937 A JPS6042937 A JP S6042937A JP 58151306 A JP58151306 A JP 58151306A JP 15130683 A JP15130683 A JP 15130683A JP S6042937 A JPS6042937 A JP S6042937A
- Authority
- JP
- Japan
- Prior art keywords
- ttl
- circuit
- level
- input
- ecl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレベル変換回路に関し、ｌ特に電流切換型論理
回路を含む論理集積回路に関する。
回路を含む論理集積回路に関する。
電流切換型論理回路はその高速性から、コンビーータや
通信等量も高速な論理動作が要求される分野で広く使用
されており、特に集粕回路の高速用基本論理回路として
代表的外回路である。電流切換型論理回路による集積回
路で１は一般にその高速性を活かすためにデバイスの入
出力部も電流切換型論理回路により構成される。これＩ
−ｉ電流切換型論理回路が他のＴＴＬ、０ＭＯ８等の論
理回路と異方り魚雷、源であること、および全体として
の高速性から、隣接するデバイスもやはり電流切換型論
理回路（以下ＥＣＬデバイスと呼ぶ）が使用されること
が多い理由による。しかるに近年、集積回路デバイスの
集積度および入出力信号端子数の増大に伴い部分的には
高速性が要求されな（・個所も含まれ、そのような場合
にはＴＴＬデバイスが使用されることが多く、信号のイ
ンターフェースの点で問題となって−・た。
通信等量も高速な論理動作が要求される分野で広く使用
されており、特に集粕回路の高速用基本論理回路として
代表的外回路である。電流切換型論理回路による集積回
路で１は一般にその高速性を活かすためにデバイスの入
出力部も電流切換型論理回路により構成される。これＩ
−ｉ電流切換型論理回路が他のＴＴＬ、０ＭＯ８等の論
理回路と異方り魚雷、源であること、および全体として
の高速性から、隣接するデバイスもやはり電流切換型論
理回路（以下ＥＣＬデバイスと呼ぶ）が使用されること
が多い理由による。しかるに近年、集積回路デバイスの
集積度および入出力信号端子数の増大に伴い部分的には
高速性が要求されな（・個所も含まれ、そのような場合
にはＴＴＬデバイスが使用されることが多く、信号のイ
ンターフェースの点で問題となって−・た。
この場合の解決方法としては、まずＥＣＬからＴＴＬへ
のレベル変換回路ＩＣを使用する方法が考えられるが、
完全なレベル変換が可能なものの、変換用ＩＣの集積度
が低いために、多くのＩＣを必要とし、部品点数が増え
るとともに実装密度が低下する欠点があった。次に上記
レベル変換回路に相当する回路をＥＣＬデバイスの出力
部に内蔵する方法が考えられるが、この場合、最初から
ＴＴＬ回路用の最高電位の電源Ｖｃｃ端子および配線を
ＥＣＬデバイス内に準備する必要があり、またＴＴＬ部
分の占有面積も太き（・ためデバイスの端子数およびチ
ップサイズが増大するという問題があっブこ。
のレベル変換回路ＩＣを使用する方法が考えられるが、
完全なレベル変換が可能なものの、変換用ＩＣの集積度
が低いために、多くのＩＣを必要とし、部品点数が増え
るとともに実装密度が低下する欠点があった。次に上記
レベル変換回路に相当する回路をＥＣＬデバイスの出力
部に内蔵する方法が考えられるが、この場合、最初から
ＴＴＬ回路用の最高電位の電源Ｖｃｃ端子および配線を
ＥＣＬデバイス内に準備する必要があり、またＴＴＬ部
分の占有面積も太き（・ためデバイスの端子数およびチ
ップサイズが増大するという問題があっブこ。
本発明は以上の問題を解決し、基本的にはＥＣＬのデバ
イスにおいて簡単な構成で簡易的にＴＴＬ出力を得られ
るものである。
イスにおいて簡単な構成で簡易的にＴＴＬ出力を得られ
るものである。
すなわち、本発明はＮＰＮ）ランジスタにより構成され
た電流切換型論理回路のコレクタ出力を第１のＰ下Ｐ型
トランジスタのベースおよびコレクタと第２のＰＮＰ型
トランジスタのベースに接続し、前記の第１および第２
のＰＮＰｉｌ）ランジスタのエミッタを第１の電源に接
続し、前記第２ｏＰＮＰ型トランジスタのコレクタより
抵抗を介して第２の電源に接続するとともに出力を得る
構成を有するレベル変換回路である。
た電流切換型論理回路のコレクタ出力を第１のＰ下Ｐ型
トランジスタのベースおよびコレクタと第２のＰＮＰ型
トランジスタのベースに接続し、前記の第１および第２
のＰＮＰｉｌ）ランジスタのエミッタを第１の電源に接
続し、前記第２ｏＰＮＰ型トランジスタのコレクタより
抵抗を介して第２の電源に接続するとともに出力を得る
構成を有するレベル変換回路である。
本発明によるＥＣＬ−ＴＴＬレベル変換回路の具体的な
構成例を第１図（（示す。
構成例を第１図（（示す。
以下第１図により本発明の動作の詳Ｍ＋ｌｉｌを説明す
る。抵抗Ｒ２、ＮＰＮ）ランジスタＱ３．Ｑ、および定
電流源Ｉ、は電流切換型論理回路を形成しＣおり接地電
位ＧＮ’Ｄ、最低市１位の電源ＶＥＥにより動作し、入
力信＠ＶＩＮＣＤ論狸レベルに対してほぼ中央に設定さ
れたリファレンス電位■ＲＦ、Ｆによりスイッチング動
作を行っている。抵抗Ｒ１およびＰＮＰ型トランジスタ
Ｑ、、Ｑ２がＴＴＩ、出力回路を形成し、ＴＴＬ用の最
高電位１Ｌ１）電源ＶｃｃＫ接続することにより、ＥＣ
Ｌ部分のトランジスタＱ３のオンオンに応じてＴＴＬレ
ベルの出力が■。Ｕ。
る。抵抗Ｒ２、ＮＰＮ）ランジスタＱ３．Ｑ、および定
電流源Ｉ、は電流切換型論理回路を形成しＣおり接地電
位ＧＮ’Ｄ、最低市１位の電源ＶＥＥにより動作し、入
力信＠ＶＩＮＣＤ論狸レベルに対してほぼ中央に設定さ
れたリファレンス電位■ＲＦ、Ｆによりスイッチング動
作を行っている。抵抗Ｒ１およびＰＮＰ型トランジスタ
Ｑ、、Ｑ２がＴＴＩ、出力回路を形成し、ＴＴＬ用の最
高電位１Ｌ１）電源ＶｃｃＫ接続することにより、ＥＣ
Ｌ部分のトランジスタＱ３のオンオンに応じてＴＴＬレ
ベルの出力が■。Ｕ。
に得られるものである。
最初にＢＣＬの入力Ｖ’ｌ Ｎ ＩＪ’ ８＋レベル状
態の駆合を考えるとＥＣＬ部分のトランジスタＱ３がオ
ン。
態の駆合を考えるとＥＣＬ部分のトランジスタＱ３がオ
ン。
Ｑ４がオフ状態となり、ＰＮＰトランジスタ で構成さ
れたダイオードＱ０には定電流■１が外部の電源Ｖｃｃ
から流れる。ＰＮＰ ）ランジスタＱ２はＱ。
れたダイオードＱ０には定電流■１が外部の電源Ｖｃｃ
から流れる。ＰＮＰ ）ランジスタＱ２はＱ。
と共に定電流回路を形成しているため、オン状態とカリ
、やはり定電流１１が抵抗Ｒ１を介して接地−電位ＧＮ
Ｄに流れ、ＶＯＵＴに接続されたＴＴＬデバイスの入力
を高レベルに保持する。
、やはり定電流１１が抵抗Ｒ１を介して接地−電位ＧＮ
Ｄに流れ、ＶＯＵＴに接続されたＴＴＬデバイスの入力
を高レベルに保持する。
次に■□、が低レベル状態の場合金考えると、ＥＣＬ部
分のトランジスタＱ、がオフし、Ｑ４がオン状態となる
ため、ＴＴＬ部分のＰＮＰ）ランジスタＱ１には電流が
流れず、従ってＰＮＰ）ランジスタも電流が流れずにオ
フ状態となる。そのため出力ＶＯＵＴ電位はほとんど接
地電位に等しくなり、ＶＯＵＴに接続されたＴＴＬデバ
イスの入力からは低レベル入力電流Ｔ−ｒＬが抵抗■ｔ
１を介して接地電位ＧＮＤに流れ、その電位は低レベル
に保持される。本発明ではＴＴＬ用の電源Ｖｃｃは、こ
のレベル変換回路を使う時にのみ外部の電源Ｖｃｃに接
続して使用されるため、ＥＣＬデバイスの内部に特にＶ
ｃｅ用の電源配線、電源端子を用意する必要がない。従
って通常はＥＣＬデバイスとして動作し、ＴＴＬ出力が
必要な場合にのみ本発明による回路を通すことにより、
ＴＴＬｖベルの負荷を容易に駆動することが可能と々机 周知の如く、完全なＴＴＬ出力を得るには、十分な容量
性負荷の駆動能力と大幅な負荷電流の変動に対して安定
な直流出力レベルの確保が必要となるが、実際の使用状
況、特にＥＣＬ主体の論理設計においては軽い負荷状態
のＴＴＬゲートが駆動できさえすれば良（・という状況
が多く、そのよう表場合、本来のＥＣＬデバイスの回路
、構成に対して影響の少（・本発明によるＥＣＬ−ＴＴ
Ｌレベル変換回路が有効となる。なお、図１にお（・て
ＢＣＬ部の入力は１人力であるが、トランジスタＱ３と
並列に他のトランジスタを接続することにより、この部
分で多入力の論理機能を得ることができることは自明で
ある。また同じく図１ではＱ、のコレクタを用（・てい
るが、Ｑ４のコレクタを用いれば逆相の論理出力が得ら
れること、およびＴＴＬ用として使用しない側のコレク
タ出力はエミッタフォロワを接続することにより通常の
ＥＣＬ出力として使用可能なことにつ（・ても自明であ
る。
分のトランジスタＱ、がオフし、Ｑ４がオン状態となる
ため、ＴＴＬ部分のＰＮＰ）ランジスタＱ１には電流が
流れず、従ってＰＮＰ）ランジスタも電流が流れずにオ
フ状態となる。そのため出力ＶＯＵＴ電位はほとんど接
地電位に等しくなり、ＶＯＵＴに接続されたＴＴＬデバ
イスの入力からは低レベル入力電流Ｔ−ｒＬが抵抗■ｔ
１を介して接地電位ＧＮＤに流れ、その電位は低レベル
に保持される。本発明ではＴＴＬ用の電源Ｖｃｃは、こ
のレベル変換回路を使う時にのみ外部の電源Ｖｃｃに接
続して使用されるため、ＥＣＬデバイスの内部に特にＶ
ｃｅ用の電源配線、電源端子を用意する必要がない。従
って通常はＥＣＬデバイスとして動作し、ＴＴＬ出力が
必要な場合にのみ本発明による回路を通すことにより、
ＴＴＬｖベルの負荷を容易に駆動することが可能と々机 周知の如く、完全なＴＴＬ出力を得るには、十分な容量
性負荷の駆動能力と大幅な負荷電流の変動に対して安定
な直流出力レベルの確保が必要となるが、実際の使用状
況、特にＥＣＬ主体の論理設計においては軽い負荷状態
のＴＴＬゲートが駆動できさえすれば良（・という状況
が多く、そのよう表場合、本来のＥＣＬデバイスの回路
、構成に対して影響の少（・本発明によるＥＣＬ−ＴＴ
Ｌレベル変換回路が有効となる。なお、図１にお（・て
ＢＣＬ部の入力は１人力であるが、トランジスタＱ３と
並列に他のトランジスタを接続することにより、この部
分で多入力の論理機能を得ることができることは自明で
ある。また同じく図１ではＱ、のコレクタを用（・てい
るが、Ｑ４のコレクタを用いれば逆相の論理出力が得ら
れること、およびＴＴＬ用として使用しない側のコレク
タ出力はエミッタフォロワを接続することにより通常の
ＥＣＬ出力として使用可能なことにつ（・ても自明であ
る。
以上の説明で明らかなように本発明によれは基本とする
Ｅ、ＣＬデバイスに簡単な回路を付加するのみで他への
影響を最少に留めつつ、ＴＴＬレベルの出力が容易に得
られるため、ＥＣＬを主体とするデバイス、特にマスタ
ースライス、ゲートアＶイ等のセミカスタム製品におい
て、ＴＴＬ出力レベルを簡易的に得たい場合など、その
効果は太きいと考えられる。
Ｅ、ＣＬデバイスに簡単な回路を付加するのみで他への
影響を最少に留めつつ、ＴＴＬレベルの出力が容易に得
られるため、ＥＣＬを主体とするデバイス、特にマスタ
ースライス、ゲートアＶイ等のセミカスタム製品におい
て、ＴＴＬ出力レベルを簡易的に得たい場合など、その
効果は太きいと考えられる。
第１図は本発明による具体的な一構成例を示す図である
。 Ｖｃｃ：最高電位側の電源、■つＥ：最低電位側の電源
、ＧＮＤ：接地電位、Ｖ、Ｎ：ＢＣＬ入力端子、ＶｏＵ
Ｔ：ＴＴＬ出力端子、ＶＲＥＦ ：参照電圧、■。
。 Ｖｃｃ：最高電位側の電源、■つＥ：最低電位側の電源
、ＧＮＤ：接地電位、Ｖ、Ｎ：ＢＣＬ入力端子、ＶｏＵ
Ｔ：ＴＴＬ出力端子、ＶＲＥＦ ：参照電圧、■。
Claims (1)
- 一導電型トランジスタにより構成された電流切換型論理
回路のコレクタ出方を第１の逆導電型トランジスタのベ
ースおよびコレクタと第２の逆導電型トランジスタのベ
ースに接続し、前記の第１および第２の逆４Ｎ型トラン
ジスタのエミッタを第１の電源に接続し一１前記第２の
逆橋電型トランジスタのコレクタより抵抗を介して第２
の電源に接続するとともに出力を得る構成を有するレベ
ル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151306A JPS6042937A (ja) | 1983-08-19 | 1983-08-19 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151306A JPS6042937A (ja) | 1983-08-19 | 1983-08-19 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042937A true JPS6042937A (ja) | 1985-03-07 |
Family
ID=15515778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151306A Pending JPS6042937A (ja) | 1983-08-19 | 1983-08-19 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042937A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797583A (en) * | 1983-12-20 | 1989-01-10 | Hitachi, Ltd. | Level converting circuit for converting voltage levels, including a current amplifying arrangement |
-
1983
- 1983-08-19 JP JP58151306A patent/JPS6042937A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797583A (en) * | 1983-12-20 | 1989-01-10 | Hitachi, Ltd. | Level converting circuit for converting voltage levels, including a current amplifying arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186260B1 (en) | An emitter coupled logic gate circuit | |
| JPS6157118A (ja) | レベル変換回路 | |
| US4112314A (en) | Logical current switch | |
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| EP0068883A2 (en) | A level converter circuit | |
| JPS6042937A (ja) | レベル変換回路 | |
| US5073728A (en) | Active load for ECL type outputs | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US4259599A (en) | Complementary transistor switching circuit | |
| US5051621A (en) | Area-efficient low-power bipolar current-mode logic | |
| US4682056A (en) | Switching circuit having low speed/power product | |
| JPS6016022A (ja) | コンプリメンタリロジツク回路 | |
| JPH06104723A (ja) | Ｃｍｏｓレベル／ｅｃｌレベル変換回路 | |
| JPH01259623A (ja) | 非飽和型論理回路 | |
| JPH0377424A (ja) | 論理回路 | |
| JPS59228430A (ja) | 半導体回路 | |
| JP2570480B2 (ja) | レベル変換回路 | |
| JPS62104315A (ja) | レベル変換回路 | |
| JPS60140926A (ja) | 論理回路 | |
| JPS62146015A (ja) | レベル変換回路 | |
| JPS6184114A (ja) | レベル変換回路 | |
| JPH05152530A (ja) | 半導体集積回路 | |
| JPH04237213A (ja) | 半導体集積回路 | |
| JPH036920A (ja) | 半導体集積回路 | |
| JPH0156569B2 (ja) |