JPH01259623A

JPH01259623A - 非飽和型論理回路

Info

Publication number: JPH01259623A
Application number: JP63086608A
Authority: JP
Inventors: Katsuji Fujita; 藤田　勝治
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-04-08
Filing date: 1988-04-08
Publication date: 1989-10-17
Also published as: KR890016770A; EP0336396A2; EP0336396A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、出力部を改良して大容量負荷を高速で駆動
することができるようにした非飽和型論理回路に関する
。

（従来の技術）ＥＣＬ　（エミッタ結合論理）やＣＭＬ　（カレントモ
ード論理もしくはコモンモード論理）等の非飽和型論理
回路は、ＴＴＬ（トランジスタートランジスタ論理）等
の飽和型論理回路に比べて高速動作が実現できるという
利点を持っている。しかしながら、非飽和型論理回路で
も、ゲートアレイや超ＬＳＩ等のように負荷容量が極め
て大きくなってくると出力の遅れが目立ち、動作速度が
低下する。

第６図は非飽和型論理回路の一種である従来のＥＣＬ型
論理回路の一例を示す回路図である。この論理回路は、
入力信号Ｖｌｎｌ　、　Ｖｌｎ２が各ベースに供給され
る入力用のｎｐｎ　トランジスタ４１゜４２、ベースに
所定のバイアス電圧ｖｂｂが供給されるｎｐｎ　トラン
ジスタ４３、上記各トランジスタ４１゜４２、４３の共
通エミッタに接続された定電流源４４及び負荷抵抗４５
．４０とから構成された二人力の論理部５０と、ｎｐｎ
トランジスタ６１及びこのトランジスタ６１のエミッタ
に接続された定電流源６２とからなるエミッタフォロワ
型の出力部７０とから構成されており、出力部７０は論
理部５０の出力を♀けて負荷容量８０を駆動する。

この回路において、人力信号Ｖｌｎｌ及びＶｌｎ２が共
に低レベルにされているときには、出力部７０のトラン
ジスタ６１がオフ状態になり、負荷容量８０は出力部７
０の定電流源６２によってアースに放電されている。

ここで、入力信号Ｖ　ｌｎｌとして第７図のタイミング
チャートに示すようなパルス状の信号を供給した場合の
動作を考える。信号Ｖ１ｎｌが低レベルから高レベルに
変化する際には、オン状態になるトランジスタ６１のコ
レクタ電流によって負荷容量８０が急速に充電され、負
荷容量８０の端子電圧Ｖ　ｏｕｔが急速に立ち上がる。

他方、信号Ｖ　ｉｎｌが高レベルから低レベルに変化す
ると、出力部７０ノ定電流源６２によって負荷容量８０
がアースに放電される。この放電の際に、負荷容量８０
の値が大きいと、電圧Ｖ　ｏｕｔが緩慢に立ち下がり、
信号Ｖｉｎｌに対して遅れ時間ｔが発生する。この時間
ｔは、負荷容量８０における電圧振幅をＶＱ、負荷容量
８０の値をＣＳ　ｓ定電流源６２の電流値をｉｏとする
と、次式％式％従って、従来回路において、上記１式の遅れ時間ｔを減
少させ、動作の高速化を図るためには、上記の振幅ｖＯ
を小さくする、負荷容量８０の値ＣＳを低下させる、定
電流源６２の電流値ｉ。を大きくする、等の手段を講じ
る必要がある。しかし、振幅ｖｇを小さくすることはＥ
ＣＬ型論理回路の動作上、限度がある。また、負荷容量
８０の値Ｃ８を低下させることは、ゲートアレイや超Ｌ
ＳＩ等に適用した場合に必然的に増加するので、これも
限度がある。

従って、最良の方法は定電流源６２の電流値ｉ０を大き
くすることであり、この方法が現在では一般的である。

しかしながら、入力信号の状態にかかわらず、定電流源
６２には常に一定の電流が流れるので、常に一定の電力
が消費される。従って、定電流源６２の電流値を増加さ
せることは定常的な消費電力の増大につながる。しかも
、消費電力の増大に伴い発熱量が増加し、素子の接合温
度が上昇するため、定電流源６２の電流値もある程度に
制限されている。

（発明が解決しようとする課題）このように従来回路では、動作の高速化を図ろうとする
と定常的な消費電力が増大するという問題がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、定常的な消費電力の増大を伴わずに
動作の高速化を図ることができる非飽和型論理回路を提
供することにある。

［発明の構成］（課題を解決するための手段）この発明の非飽和型論理回路は、出力部を、論理部から
の出力が各ベースに並列に供給される第１極性の第１、
第２のトランジスタ、第１のトランジスタのエミッタに
結合された電流源、上記第２のトランジスタのエミッタ
にエミッタが結合され上記第１のトランジスタのエミッ
タにベースが結合された第２極性の第３のトランジスタ
で構成したことを特徴とする。

（作用）この発明では、第３のトランジスタのベースに電流源か
らの電流が供給され、負荷容量の放電がこの第３のトラ
ンジスタを介して行なわれる。従って、定常的に流れる
電流源の電流値を小さくしても、負荷容量は大きな電流
によって急速に放電され、これにより高速動作が達成さ
れる。

（実施例）以下、図面を参照してこの発明を実施例により説明する
。

第１図はこの発明の非飽和型論理回路をＥＣＬ型論理回
路に実施した場合の構成を示す回路図である。この論理
回路は論理部ｌＯと、この論理部１０からの出力に応じ
て負荷容量２０を駆動する出力部３０とから構成されて
いる。

論理部１０は、負荷用の抵抗１１．１２、各ベースに入
力信号Ｖ　ｌｎｌもしくはＶ１ｎ２が供給される入力用
のｎｐｎ）ランジスタ１３．１４、ベースに所定バイア
ス電圧ｖｂｂが供給されるｎｐｎ　トランジスタ１５及
び定電流源１Ｂとを備えている。上記抵抗１１゜１２そ
れぞれの一端は電源電圧ＶＣＣに接続されている。上記
両トランジスタ１３．１４のコレクタは上記抵抗１１の
他端に接続されている。上記トランジスタ１５のコレク
タは上記抵抗１２の他端に接続されている。上記各トラ
ンジスタ１３．１４．１５のエミッタは共通に接続され
、この共通エミッタとアースとの間に定電流′ＦＡ１８
が接続されている。そして、抵抗１２とトランジスタ１
５のコレクタが接続されている回路点１７の信号が上記
出力部３０に供給される。

出力部３０は、ｎｐｎ　）ランジスタ３１．３２、ｐｎ
接合ダイオードなどからなるダイオード３３、定電流Ｆ
ｉ、３４及びｐｎｐ）ランジスタ３５とを備えている。

上記ｎｐｎトランジスタ３１．３２のベースは上記論理
部ｌＯ内の回路点１７に共通に接続されており、それぞ
れのコレクタは電源電圧ＶＣＣに共通に接続されている
。ダイオード３３のアノードは上記トランジスタ３１の
エミッタに接続され、そのカソードは定電流源３４の一
端に接続されている。また、定電流源３４の他端はアー
スに接続されている。トランジスタ３５のエミッタは上
記トランジスタ３２のエミッタに接続され、そのベース
は定電流源３４の一端に、コレクタはアースにそれぞれ
接続されている。そして、上記両トランジスタ３２．３
５の共通エミッタが信号を取り出す回路点３６にされ、
この回路点３Ｂに上記負荷容量２０が接続されている。

すなわち、出力部３０はｎｐｎ）ランデスタ３１．ダイ
オード３３及び定電流源３４からなるエミッタフォロワ
回路と、上記論理部１０の回路点１７の信号で駆動され
るｎｐｎ）ランジスタ３２及びなるエミッタフォロワ回
路の出力信号で駆動されるｐｎｐ）ランジスタ３５から
なるプッシュプル出力回路とで構成されている。

次に、このような構成でなる回路の動作を説明する。い
ま、論理部ＩＯ内のトランジスタｔａ、　１４のベース
に供給されている入力信号Ｖ　ｌｎｌ及びＶ１ｎ２が共
に高レベルから低レベルに変化する場合を考えると、出
力部３０内のトランジスタ３１．３２は共にオフ状態に
なる。そして、定電流源３４の電流がｐｎｐ　）ランジ
スタ３５のベースに流れることにより、このトランジス
タ３５がオン状態になり、負荷容量２０がアースに放電
される。

入力信号ＶｌｎｌとＶＩｎ２のいずれか一方が高レベル
にされると、出力部３０内のトランジスタ３１゜３２が
共にオン状態になる。このとき、ｐｎｐトランジスタ３
５のベース電泣は、ｎｐｎ）ランジスタ３１及びダイオ
ード３３を介して電流が流れることにより高い電位とな
るため、このトランジスタ３５はオフ状態になる。他方
、負荷容量２０はオン状態のトランジスタ３２を介して
充電される。

ここで、入力信号Ｖ　ｌｎｌとして第２図のタイミング
チャートに示すようなパルス状の信号を供給した場合の
動作を考える。信号Ｖ　ｌｎｌが低レベルから高レベル
に変化する際には、オン状態になるトランジスタ３２の
大きなコレクタ電流によって負荷容量２０が急速に充電
され、負荷容ｆｉ１２０の端子電圧Ｖｏｕｔが急速に立
ち上がる。他方、信号Ｖｌｎｌが高レベルから低レベル
に変化すると、トランジスタ３５を介して負荷容量２０
がアースに放電される。

この放電の際に、負荷容量２０は定電流源３４の電流を
ｐｎｐ）ランジスタ３５で増幅した大きな電流で放電さ
れるので、立ち上がり時と同様に負荷容量２０の端子電
圧Ｖ　ｏｕｔは急速に立ち下がる。いま、定電流源３４
の電流値をｉｏ”、ｐｎｐｈランジスタ３５のエミッタ
電流をｌ　Ｏｓ　ｐｎ　ｐ　トランジスタ３５のベース
電流増幅率をβ（ｐｎｐ）とすると、定電流源３４の電
流値ｉｏ１は次式で与えられる。

１　ｏ　”−１＋β（ｐｎｐ）　　　　　”’　　”す
なわち、トランジスタ３５を介して負荷容量２０を十分
に大きな電流で放電するようにしても、定電流源３４自
体の電流値ｉｏ＊は上記２式で示されるようにｉ。より
も小さな値にすることができる。

このため、この実施例回路では定電流源３４で常時流れ
ている電流を従来よりも削減することができ、定常的な
消費電力を低減させることができる。

また、これにより素子の発熱量の増加を押さえることが
できるので、チップを収納するパッケージとして安価な
プラスチック製のものを使用することができ、製造コス
トの低減化を図ることもできる。

しかも、負荷容量２０を放電する際にはトランジスタ３
５により十分に大きな電流で行なうことができるので、
出力信号の入力信号に対する遅れ時間が短縮され、高速
動作が達成される。

なお、出力部３０内に設けられているダイオード３３は
、負荷容量２０を充電する際にその最高レベルをほぼ電
源電圧ＶＣＣまで上昇させるために設けられていると同
時に、ＥＣＬの論理振幅（通常はピーク・ツー書ピーク
が２００〜３００ｍＶ）による動作を可能とするために
設けられている。

なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記実施例回路ではダイオード３３としてｐｎ接合ダイ
オードを使用する場合について説明したが、これの代り
に例えば第３図に示すようにベース、コレクタ間が短絡
されたｎｐｎ　トランジスタ３７、または第４図に示す
ようにベース。

コレクタ間が短絡されたｐｎｐ）ランジスタ３８、さら
には第５図に示すようにベース、コレクタ間が短絡され
たショットキー型のｐｎｐ　トランジスタ３９やショッ
トキー型ダイオードなどが使用可能である。

［発明の効果］以上説明したようにこの発明によれば、定常的な消費電
力の増大を伴わずに動作の高速化が図れる非飽和型論理
回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の実施例による回路図、第２図はその
タイミングチャート、第３図はないし第５図はそれぞれ
この発明の他の実施例回路で使用されるダイオードを示
す図、第６図は従来の回路図、第７図はそのタイミング
チャートである。ｌＯ・・・論理部、１１．１２・・・抵抗、１３．１４
．１５．３１゜３２・・・ｎｐ、ｎ）ランジスタ、１６
．３４・・・定電流源、２０・・・負荷容量、３０・・
・出力部、３３・・・ダイオード、３５・・・ｐｎｐ　
トランジスタ。出願人代理人　　弁理士　鈴江武彦第３図第４図第５図

Claims

【特許請求の範囲】エミッタが結合され各ベースに入力信号が供給される入
力トランジスタ、電流源及び負荷回路とを備えた論理部
と、上記論理部からの出力が各ベースに並列に供給される第
１極性の第１、第２のトランジスタ、上記第１のトラン
ジスタのエミッタに結合された電流源、上記第２のトラ
ンジスタのエミッタにエミッタが結合され上記第１のト
ランジスタのエミッタにベースが結合された第２極性の
第３のトランジスタとを備え、上記第２、第３のトラン
ジスタの共通エミッタから信号を出力する出力部とを具
備したことを特徴とする非飽和型論理回路。