JPH053419A - 減衰回路 - Google Patents
減衰回路Info
- Publication number
- JPH053419A JPH053419A JP18035791A JP18035791A JPH053419A JP H053419 A JPH053419 A JP H053419A JP 18035791 A JP18035791 A JP 18035791A JP 18035791 A JP18035791 A JP 18035791A JP H053419 A JPH053419 A JP H053419A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 非動作時の消費電力を低減することができる
減衰回路を提供する。 【構成】 スイッチ６が非動通状態であるとき、定電流
源５の電流はトランジスタＱ1 のベース及びトランジス
タＱ2 のベースに供給されるので、トランジスタＱ1 ，
Ｑ2 は動通状態になり、電流ミラー回路を構成するトラ
ンジスタＱ3，Ｑ4 は動通状態になる。この場合、トラ
ンジスタＱ1 ，Ｑ2 のエミッタ面積比及びトランジスタ
Ｑ3 ，Ｑ4 のエミッタ面積比に基づいてトランジスタＱ
1 を飽和させることができる。このため、定電流源５の
電流値をトランジスタＱ1 ，Ｑ2 を動作させるだけの微
少なものに設定しても、トランジスタＱ1 を飽和させる
のに十分なベース電流を供給することができる。これに
より、動作時には入力端子３の入力信号を減衰させるこ
とができる。 【効果】 非動作時にはスイッチ６を介して微少電流し
か流れないので、消費電力を大幅に低減することができ
る。
減衰回路を提供する。 【構成】 スイッチ６が非動通状態であるとき、定電流
源５の電流はトランジスタＱ1 のベース及びトランジス
タＱ2 のベースに供給されるので、トランジスタＱ1 ，
Ｑ2 は動通状態になり、電流ミラー回路を構成するトラ
ンジスタＱ3，Ｑ4 は動通状態になる。この場合、トラ
ンジスタＱ1 ，Ｑ2 のエミッタ面積比及びトランジスタ
Ｑ3 ，Ｑ4 のエミッタ面積比に基づいてトランジスタＱ
1 を飽和させることができる。このため、定電流源５の
電流値をトランジスタＱ1 ，Ｑ2 を動作させるだけの微
少なものに設定しても、トランジスタＱ1 を飽和させる
のに十分なベース電流を供給することができる。これに
より、動作時には入力端子３の入力信号を減衰させるこ
とができる。 【効果】 非動作時にはスイッチ６を介して微少電流し
か流れないので、消費電力を大幅に低減することができ
る。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタの飽和抵抗
を利用した減衰回路に関する。
を利用した減衰回路に関する。
【０００２】
【従来の技術】図３は従来の減衰回路を示す回路図であ
る。ＮＰＮ型のトランジスタＱ1 はそのエミッタが電源
端子１に接続され、そのコレクタが出力端子４に接続さ
れている。また、このトランジスタＱ1 のコレクタと入
力端子３との間には抵抗７が接続されている。スイッチ
６はトランジスタＱ1 のベースと電源端子１との間に接
続されている。定電流源８はトランジスタＱ1 のベース
と電源端子２との間に接続されている。
る。ＮＰＮ型のトランジスタＱ1 はそのエミッタが電源
端子１に接続され、そのコレクタが出力端子４に接続さ
れている。また、このトランジスタＱ1 のコレクタと入
力端子３との間には抵抗７が接続されている。スイッチ
６はトランジスタＱ1 のベースと電源端子１との間に接
続されている。定電流源８はトランジスタＱ1 のベース
と電源端子２との間に接続されている。
【０００３】このように構成される減衰回路において
は、スイッチ６が導通状態であるとき、定電流源８の電
流は電源端子１に流れ、トランジスタＱ1 のベースには
電流が供給されないので、トランジスタＱ1 は非導通状
態になる。ここで、抵抗７の抵抗値をＲとし、トランジ
スタＱ1 のコレクタから見たインピーダンスをｒ1 とす
ると、入力端子３と出力端子４との間の利得は、ｒ1 ／
（Ｒ＋ｒ1 ）となる。トランジスタＱ1 は非導通状態で
あるとき、そのインピーダンスｒ1 無限大となり、入力
端子３と出力端子４との間の利得は約１となるので、入
力端子３から入力される入力信号は実質的に減衰されな
い。一方、スイッチ６が非導通状態であるとき、定電流
源８の電流はトランジスタＱ1 のベースに供給されるの
で、トランジスタＱ1 は導通状態になる。このときのト
ランジスタＱ1 のコレクタから見たインピーダンスをｒ
2 とすると、入力端子３と出力端子４との間の利得は、
ｒ2／（Ｒ＋ｒ2 ）となる。この場合、入力端子３から
入力される入力信号はｒ2 ／（Ｒ＋ｒ2 ）倍に減衰され
て出力端子４から出力される。入力信号を十分に減衰さ
せたい場合は、トランジスタＱ1 を飽和させてインピー
ダンスｒ2 を小さくすればよい。なお、トランジスタＱ
1 のコレクタ電流値をＩC とし、トランジスタＱ1 の電
流増幅率をβとすると、トランジスタＱ1 のベース電流
はＩC ／βとなる。
は、スイッチ６が導通状態であるとき、定電流源８の電
流は電源端子１に流れ、トランジスタＱ1 のベースには
電流が供給されないので、トランジスタＱ1 は非導通状
態になる。ここで、抵抗７の抵抗値をＲとし、トランジ
スタＱ1 のコレクタから見たインピーダンスをｒ1 とす
ると、入力端子３と出力端子４との間の利得は、ｒ1 ／
（Ｒ＋ｒ1 ）となる。トランジスタＱ1 は非導通状態で
あるとき、そのインピーダンスｒ1 無限大となり、入力
端子３と出力端子４との間の利得は約１となるので、入
力端子３から入力される入力信号は実質的に減衰されな
い。一方、スイッチ６が非導通状態であるとき、定電流
源８の電流はトランジスタＱ1 のベースに供給されるの
で、トランジスタＱ1 は導通状態になる。このときのト
ランジスタＱ1 のコレクタから見たインピーダンスをｒ
2 とすると、入力端子３と出力端子４との間の利得は、
ｒ2／（Ｒ＋ｒ2 ）となる。この場合、入力端子３から
入力される入力信号はｒ2 ／（Ｒ＋ｒ2 ）倍に減衰され
て出力端子４から出力される。入力信号を十分に減衰さ
せたい場合は、トランジスタＱ1 を飽和させてインピー
ダンスｒ2 を小さくすればよい。なお、トランジスタＱ
1 のコレクタ電流値をＩC とし、トランジスタＱ1 の電
流増幅率をβとすると、トランジスタＱ1 のベース電流
はＩC ／βとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の減衰回路においては、トランジスタＱ1 が飽和
状態であるとき、トランジスタＱ1 の電流増幅率βが小
さくなっており、トランジスタＱ1 のベース電流ＩC ／
βにはかなり大きな値が必要になる。そこで、定電流源
８の電流値を大きくする必要がある。この場合、スイッ
チ６が導通状態であるときに、定電流源８からスイッチ
６へ大きな電流が流れ、消費電力が著しく増大するとい
う問題点がある。
た従来の減衰回路においては、トランジスタＱ1 が飽和
状態であるとき、トランジスタＱ1 の電流増幅率βが小
さくなっており、トランジスタＱ1 のベース電流ＩC ／
βにはかなり大きな値が必要になる。そこで、定電流源
８の電流値を大きくする必要がある。この場合、スイッ
チ６が導通状態であるときに、定電流源８からスイッチ
６へ大きな電流が流れ、消費電力が著しく増大するとい
う問題点がある。
【０００５】本発明はかかる問題点に鑑みてなされたも
のであって、非動作時の消費電力を低減することができ
る減衰回路を提供することを目的とする。
のであって、非動作時の消費電力を低減することができ
る減衰回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る減衰回路
は、そのエミッタが第１の電源端子に接続されそのコレ
クタが出力端子に接続されたＮＰＮ型の第１のトランジ
スタと、この第１のトランジスタのコレクタと入力端子
との間に接続された抵抗と、前記第１のトランジスタの
ベースと前記第１の電源端子との間に接続されたスイッ
チと、前記第１のトランジスタのベースと第２の電源端
子との間に接続された定電流源とを備えた減衰回路にお
いて、そのベースが前記第１のトランジスタのベースに
接続されそのエミッタが前記第１の電源端子に接続され
たＮＰＮ型の第２のトランジスタと、その入力端が前記
第２のトランジスタのコレクタに接続されその出力端が
前記第１及び前記第２のトランジスタの各ベースに接続
された電流ミラー回路とを有することを特徴とする。
は、そのエミッタが第１の電源端子に接続されそのコレ
クタが出力端子に接続されたＮＰＮ型の第１のトランジ
スタと、この第１のトランジスタのコレクタと入力端子
との間に接続された抵抗と、前記第１のトランジスタの
ベースと前記第１の電源端子との間に接続されたスイッ
チと、前記第１のトランジスタのベースと第２の電源端
子との間に接続された定電流源とを備えた減衰回路にお
いて、そのベースが前記第１のトランジスタのベースに
接続されそのエミッタが前記第１の電源端子に接続され
たＮＰＮ型の第２のトランジスタと、その入力端が前記
第２のトランジスタのコレクタに接続されその出力端が
前記第１及び前記第２のトランジスタの各ベースに接続
された電流ミラー回路とを有することを特徴とする。
【０００７】
【作用】本発明においては、スイッチが非導通状態であ
るとき、即ち減衰回路の動作時においては、定電流源の
電流は第１及び第２のトランジスタの各ベースに供給さ
れるので、この第１及び第２のトランジスタは導通状態
になり、電流ミラー回路は導通状態になる。この場合、
前記第１及び前記第２のトランジスタのエミッタ面積比
及び前記電流ミラー回路を構成するトランジスタのエミ
ッタ面積比に基づいて前記第１のトランジスタを飽和さ
せることができる。このため、前記定電流源の電流値を
前記第１及び前記第２のトランジスタを動作させるだけ
の微少なものに設定しても、前記第１のトランジスタを
十分に飽和させることができる。従って、動作時におい
ては、入力端子から入力される入力信号は、入力端子と
前記第１のトランジスタのコレクタとの間に接続された
抵抗の抵抗値と、飽和状態における前記第１のトランジ
スタのコレクタから見たインピーダンスとに基づいて減
衰されて出力端子から出力される。
るとき、即ち減衰回路の動作時においては、定電流源の
電流は第１及び第２のトランジスタの各ベースに供給さ
れるので、この第１及び第２のトランジスタは導通状態
になり、電流ミラー回路は導通状態になる。この場合、
前記第１及び前記第２のトランジスタのエミッタ面積比
及び前記電流ミラー回路を構成するトランジスタのエミ
ッタ面積比に基づいて前記第１のトランジスタを飽和さ
せることができる。このため、前記定電流源の電流値を
前記第１及び前記第２のトランジスタを動作させるだけ
の微少なものに設定しても、前記第１のトランジスタを
十分に飽和させることができる。従って、動作時におい
ては、入力端子から入力される入力信号は、入力端子と
前記第１のトランジスタのコレクタとの間に接続された
抵抗の抵抗値と、飽和状態における前記第１のトランジ
スタのコレクタから見たインピーダンスとに基づいて減
衰されて出力端子から出力される。
【０００８】一方、前記スイッチが導通状態であると
き、即ち減衰回路の非動作時においては、前記定電流源
の電流及び前記電流ミラー回路の電流は前記スイッチを
介して第１の電源端子に流れるので、前記第１のトラン
ジスタは非導通状態になる。このため、前記第１のトラ
ンジスタのコレクタから見たインピーダンスは無限大に
なるので、入力端子から入力される入力信号は実質的に
減衰されずに出力端子から出力される。
き、即ち減衰回路の非動作時においては、前記定電流源
の電流及び前記電流ミラー回路の電流は前記スイッチを
介して第１の電源端子に流れるので、前記第１のトラン
ジスタは非導通状態になる。このため、前記第１のトラ
ンジスタのコレクタから見たインピーダンスは無限大に
なるので、入力端子から入力される入力信号は実質的に
減衰されずに出力端子から出力される。
【０００９】本発明によれば、第１のトランジスタを飽
和状態にしても、定電流源の電流値は第１及び第２のト
ランジスタを動作させるだけの微少なものでよい。この
ため、減衰回路の非動作時に前記スイッチを介して流れ
る電流は微少なものであるので、非動作時の消費電力を
低減することができる。
和状態にしても、定電流源の電流値は第１及び第２のト
ランジスタを動作させるだけの微少なものでよい。この
ため、減衰回路の非動作時に前記スイッチを介して流れ
る電流は微少なものであるので、非動作時の消費電力を
低減することができる。
【００１０】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１１】図１は本発明の第１の実施例に係る減衰回
路を示す回路図である。ＮＰＮ型のトランジスタＱ1 は
そのエミッタが電源端子１に接続され、そのコレクタが
出力端子４に接続されている。また、このトランジスタ
Ｑ1 のコレクタと入力端子３との間には抵抗７が接続さ
れている。スイッチ６はトランジスタＱ1 のベースと電
源端子１との間に接続されている。定電流源８はトラン
ジスタＱ1 のベースと電源端子２との間に接続されてい
る。ＮＰＮ型のトランジスタＱ2 はそのベースがトラン
ジスタＱ1 のベースに接続され、そのエミッタが電源端
子１に接続されている。ＰＮＰ型のトランジスタＱ3 は
そのコレクタ及びベースがトランジスタＱ2 のコレクタ
に共通接続され、そのエミッタが電源端子２に接続され
ている。ＰＮＰ型のトランジスタＱ4 はそのベースがト
ランジスタＱ3 のベースに接続され、そのエミッタが電
源端子２に接続され、そのコレクタがトランジスタＱ1
のベース及びトランジスタＱ2 のベースに接続されてい
る。なお、トランジスタＱ1 ，Ｑ2 は電流ミラー回路を
構成しており、トランジスタＱ1 のエミッタ面積とトラ
ンジスタＱ2 のエミッタ面積との比はｎ：１とする。ま
た、トランジスタＱ3 ，Ｑ4 も電流ミラー回路を構成し
ており、トランジスタＱ3 のエミッタ面積とトランジス
タＱ4 のエミッタ面積との比は１：ｍとする。
路を示す回路図である。ＮＰＮ型のトランジスタＱ1 は
そのエミッタが電源端子１に接続され、そのコレクタが
出力端子４に接続されている。また、このトランジスタ
Ｑ1 のコレクタと入力端子３との間には抵抗７が接続さ
れている。スイッチ６はトランジスタＱ1 のベースと電
源端子１との間に接続されている。定電流源８はトラン
ジスタＱ1 のベースと電源端子２との間に接続されてい
る。ＮＰＮ型のトランジスタＱ2 はそのベースがトラン
ジスタＱ1 のベースに接続され、そのエミッタが電源端
子１に接続されている。ＰＮＰ型のトランジスタＱ3 は
そのコレクタ及びベースがトランジスタＱ2 のコレクタ
に共通接続され、そのエミッタが電源端子２に接続され
ている。ＰＮＰ型のトランジスタＱ4 はそのベースがト
ランジスタＱ3 のベースに接続され、そのエミッタが電
源端子２に接続され、そのコレクタがトランジスタＱ1
のベース及びトランジスタＱ2 のベースに接続されてい
る。なお、トランジスタＱ1 ，Ｑ2 は電流ミラー回路を
構成しており、トランジスタＱ1 のエミッタ面積とトラ
ンジスタＱ2 のエミッタ面積との比はｎ：１とする。ま
た、トランジスタＱ3 ，Ｑ4 も電流ミラー回路を構成し
ており、トランジスタＱ3 のエミッタ面積とトランジス
タＱ4 のエミッタ面積との比は１：ｍとする。
【００１２】次に、上述した減衰回路の動作について説
明する。先ず、スイッチ６が非導通状態であるとき、即
ち減衰回路の動作時においては、定電流源５の電流はト
ランジスタＱ1 のベース及びトランジスタＱ2 のベース
に供給されるので、トランジスタＱ1 ，Ｑ2 は導通状態
になる。このため、電流ミラー回路を構成するトランジ
スタＱ3 ，Ｑ4 は導通状態になる。このときのトランジ
スタＱ1 のコレクタ電流をＩC とすると、トランジスタ
Ｑ2 のコレクタ電流は（１／ｎ）ＩC となる。また、ト
ランジスタＱ3 のコレクタ電流が（１／ｎ）ＩC となる
ので、トランジスタＱ4 のコレクタ電流は（ｍ／ｎ）Ｉ
C となる。ここで、定電流源５の電流値をＩ0 とする
と、トランジスタＱ1 のベース電流は［ｎ／（ｎ＋
１）］（ｍＩC／ｎ＋Ｉ0 ）となる。また、このときの
トランジスタＱ1 の電流増幅率をβとすると、トランジ
スタＱ1 のベース電流はＩC ／βとなる。従って、トラ
ンジスタＱ1 を十分に飽和させるためには、下記数式１
が成立するようにｎ，ｍの値を適切に選択すればよい。
明する。先ず、スイッチ６が非導通状態であるとき、即
ち減衰回路の動作時においては、定電流源５の電流はト
ランジスタＱ1 のベース及びトランジスタＱ2 のベース
に供給されるので、トランジスタＱ1 ，Ｑ2 は導通状態
になる。このため、電流ミラー回路を構成するトランジ
スタＱ3 ，Ｑ4 は導通状態になる。このときのトランジ
スタＱ1 のコレクタ電流をＩC とすると、トランジスタ
Ｑ2 のコレクタ電流は（１／ｎ）ＩC となる。また、ト
ランジスタＱ3 のコレクタ電流が（１／ｎ）ＩC となる
ので、トランジスタＱ4 のコレクタ電流は（ｍ／ｎ）Ｉ
C となる。ここで、定電流源５の電流値をＩ0 とする
と、トランジスタＱ1 のベース電流は［ｎ／（ｎ＋
１）］（ｍＩC／ｎ＋Ｉ0 ）となる。また、このときの
トランジスタＱ1 の電流増幅率をβとすると、トランジ
スタＱ1 のベース電流はＩC ／βとなる。従って、トラ
ンジスタＱ1 を十分に飽和させるためには、下記数式１
が成立するようにｎ，ｍの値を適切に選択すればよい。
【００１３】
【数１】 ［ｎ／（ｎ＋１）］（ｍＩC ／ｎ＋Ｉ0 ）≧ＩC ／β 即ち、上記１式に基づいてｎ，ｍの値を選択すれば、定
電流源５の電流値Ｉ0をトランジスタＱ1 ，Ｑ2 を動作
させるだけの微少なものに設定しても、トランジスタＱ
1 を飽和させるのに十分なベース電流を供給することが
できる。従って、スイッチ６が非導通状態であるとき
は、入力端子３から入力される入力信号は、抵抗７の抵
抗値と、飽和状態におけるトランジスタＱ1 のコレクタ
から見たインピーダンスとに基づいて十分に減衰されて
出力端子４から出力される。
電流源５の電流値Ｉ0をトランジスタＱ1 ，Ｑ2 を動作
させるだけの微少なものに設定しても、トランジスタＱ
1 を飽和させるのに十分なベース電流を供給することが
できる。従って、スイッチ６が非導通状態であるとき
は、入力端子３から入力される入力信号は、抵抗７の抵
抗値と、飽和状態におけるトランジスタＱ1 のコレクタ
から見たインピーダンスとに基づいて十分に減衰されて
出力端子４から出力される。
【００１４】次に、スイッチ６が導通状態であるとき、
即ち減衰回路の非動作時においては、定電流源５の電流
及びトランジスタＱ3 ，Ｑ4 からなる電流ミラー回路の
電流は全てスイッチ６を介して電源端子１に流れ、トラ
ンジスタＱ1 のベースには電流が供給されないので、ト
ランジスタＱ1 は非導通状態になる。このため、トラン
ジスタＱ1 のコレクタから見たインピーダンスは無限大
になるので、入力端子３から入力される入力信号は実質
的に減衰されずに出力端子４から出力される。
即ち減衰回路の非動作時においては、定電流源５の電流
及びトランジスタＱ3 ，Ｑ4 からなる電流ミラー回路の
電流は全てスイッチ６を介して電源端子１に流れ、トラ
ンジスタＱ1 のベースには電流が供給されないので、ト
ランジスタＱ1 は非導通状態になる。このため、トラン
ジスタＱ1 のコレクタから見たインピーダンスは無限大
になるので、入力端子３から入力される入力信号は実質
的に減衰されずに出力端子４から出力される。
【００１５】本実施例によれば、入力信号を十分に減衰
させるために、トランジスタＱ1 を飽和状態にしても、
定電流源５の電流値はトランジスタＱ1 ，Ｑ2 を動作さ
せるだけの微少なものでよい。このため、減衰回路の非
動作時においては、スイッチ６を介して微少電流しか流
れないので、非動作時の消費電力を大幅に低減すること
ができる。
させるために、トランジスタＱ1 を飽和状態にしても、
定電流源５の電流値はトランジスタＱ1 ，Ｑ2 を動作さ
せるだけの微少なものでよい。このため、減衰回路の非
動作時においては、スイッチ６を介して微少電流しか流
れないので、非動作時の消費電力を大幅に低減すること
ができる。
【００１６】例えば、図３に示す従来の減衰回路におい
ては、トランジスタＱ1 を飽和させた場合、トランジス
タＱ1 のコレクタ電流ＩC を約２００μＡとし、飽和時
のトランジスタＱ1 の電流増幅率βを約５とすると、定
電流源８の電流値は約２０μＡにする必要がある。これ
に対して、図１に示す本実施例に係る減衰回路において
は、定電流源５の電流値は２個のトランジスタＱ1 ，Ｑ
2 を動作させるだけの微少なもので十分であり、例えば
約１μｍでよい。
ては、トランジスタＱ1 を飽和させた場合、トランジス
タＱ1 のコレクタ電流ＩC を約２００μＡとし、飽和時
のトランジスタＱ1 の電流増幅率βを約５とすると、定
電流源８の電流値は約２０μＡにする必要がある。これ
に対して、図１に示す本実施例に係る減衰回路において
は、定電流源５の電流値は２個のトランジスタＱ1 ，Ｑ
2 を動作させるだけの微少なもので十分であり、例えば
約１μｍでよい。
【００１７】図２は本発明の第２の実施例に係る減衰回
路を示す回路図である。なお、本実施例は第１の実施例
における電流ミラー回路のベース電流を補償したもので
あるので、図２において図１と同一物には同一符号を付
してその部分の詳細な説明は省略する。
路を示す回路図である。なお、本実施例は第１の実施例
における電流ミラー回路のベース電流を補償したもので
あるので、図２において図１と同一物には同一符号を付
してその部分の詳細な説明は省略する。
【００１８】即ち、本実施例においては、トランジスタ
Ｑ3 とトランジスタＱ2 との相互接続部分にトランジス
タＱ5 が挿入されている。このトランジスタＱ5 はその
エミッタがトランジスタＱ3 ，Ｑ4 のベースに接続さ
れ、そのベースがトランジスタＱ2 ，Ｑ3 のコレクタに
接続され、そのコレクタが電源端子１に接続されてい
る。
Ｑ3 とトランジスタＱ2 との相互接続部分にトランジス
タＱ5 が挿入されている。このトランジスタＱ5 はその
エミッタがトランジスタＱ3 ，Ｑ4 のベースに接続さ
れ、そのベースがトランジスタＱ2 ，Ｑ3 のコレクタに
接続され、そのコレクタが電源端子１に接続されてい
る。
【００１９】本実施例によれば、トランジスタＱ5 がト
ランジスタＱ3 ，Ｑ4 のベース電流を補償しているた
め、トランジスタＱ3 ，Ｑ4 からなる電流ミラー回路の
精度を第１の実施例に比して向上させることができる。
また、本実施例に係る減衰回路は第１の実施例と同様に
動作し、非動作時の消費電力を大幅に低減することがで
きる。
ランジスタＱ3 ，Ｑ4 のベース電流を補償しているた
め、トランジスタＱ3 ，Ｑ4 からなる電流ミラー回路の
精度を第１の実施例に比して向上させることができる。
また、本実施例に係る減衰回路は第１の実施例と同様に
動作し、非動作時の消費電力を大幅に低減することがで
きる。
【００２０】
【発明の効果】以上説明したように本発明によれば、Ｎ
ＰＮ型の第１のトランジスタの飽和抵抗を利用した減衰
回路において、ベースが前記第１のトランジスタのベー
スに接続されエミッタが第１の電源端子に接続されたＮ
ＰＮ型の第２のトランジスタと、入力端が前記第２のト
ランジスタのコレクタに接続され出力端が前記第１及び
前記第２のトランジスタの各ベースに接続された電流ミ
ラー回路とを設けたから、定電流源の電流値を微少なも
のに設定することができる。このため、減衰回路の非動
作時に流れる電流は微少なものであるので、非動作時の
消費電力を低減することができる。
ＰＮ型の第１のトランジスタの飽和抵抗を利用した減衰
回路において、ベースが前記第１のトランジスタのベー
スに接続されエミッタが第１の電源端子に接続されたＮ
ＰＮ型の第２のトランジスタと、入力端が前記第２のト
ランジスタのコレクタに接続され出力端が前記第１及び
前記第２のトランジスタの各ベースに接続された電流ミ
ラー回路とを設けたから、定電流源の電流値を微少なも
のに設定することができる。このため、減衰回路の非動
作時に流れる電流は微少なものであるので、非動作時の
消費電力を低減することができる。
【図１】本発明の第１の実施例に係る減衰回路を示す回
路図である。
路図である。
【図２】本発明の第２の実施例に係る減衰回路を示す回
路図である。
路図である。
【図３】従来の減衰回路を示す回路図である。
１，２；電源端子 ３；入力端子 ４；出力端子 ５；定電流源 ６；スイッチ ７；抵抗 Ｑ1 乃至Ｑ5 ；トランジスタ
Claims (1)
- 【特許請求の範囲】 【請求項１】 そのエミッタが第１の電源端子に接続さ
れそのコレクタが出力端子に接続されたＮＰＮ型の第１
のトランジスタと、この第１のトランジスタのコレクタ
と入力端子との間に接続された抵抗と、前記第１のトラ
ンジスタのベースと前記第１の電源端子との間に接続さ
れたスイッチと、前記第１のトランジスタのベースと第
２の電源端子との間に接続された定電流源とを備えた減
衰回路において、そのベースが前記第１のトランジスタ
のベースに接続されそのエミッタが前記第１の電源端子
に接続されたＮＰＮ型の第２のトランジスタと、その入
力端が前記第２のトランジスタのコレクタに接続されそ
の出力端が前記第１及び前記第２のトランジスタの各ベ
ースに接続された電流ミラー回路とを有することを特徴
とする減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18035791A JPH053419A (ja) | 1991-06-24 | 1991-06-24 | 減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18035791A JPH053419A (ja) | 1991-06-24 | 1991-06-24 | 減衰回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053419A true JPH053419A (ja) | 1993-01-08 |
Family
ID=16081830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18035791A Pending JPH053419A (ja) | 1991-06-24 | 1991-06-24 | 減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0777153A1 (en) | 1995-11-30 | 1997-06-04 | Fuji Photo Film Co., Ltd. | Silver halide color photographic light-sensitive material |
-
1991
- 1991-06-24 JP JP18035791A patent/JPH053419A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0777153A1 (en) | 1995-11-30 | 1997-06-04 | Fuji Photo Film Co., Ltd. | Silver halide color photographic light-sensitive material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4491800A (en) | Switching circuit operable as an amplifier and a muting circuit | |
| JPH053419A (ja) | 減衰回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4160944A (en) | Current amplifier capable of selectively providing current gain | |
| JPH0851324A (ja) | バッファアンプ | |
| KR900006434B1 (ko) | 이득제어회로 | |
| JP3485733B2 (ja) | ミュート回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPS6211528B2 (ja) | ||
| JP3312640B2 (ja) | スイッチ回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0312487B2 (ja) | ||
| JPH09139636A (ja) | 電流ミラー回路 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JPH01106605A (ja) | トランジスタ回路 | |
| JPH07245556A (ja) | スイッチ回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPH0371815B2 (ja) | ||
| JPH0522043A (ja) | 入力バイアス回路 | |
| JPH0722930A (ja) | インピーダンス切替回路 | |
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPH02299319A (ja) | Ｅｃｌ型論理回路 |