JP3485733B2 - ミュート回路 - Google Patents
ミュート回路Info
- Publication number
- JP3485733B2 JP3485733B2 JP25963396A JP25963396A JP3485733B2 JP 3485733 B2 JP3485733 B2 JP 3485733B2 JP 25963396 A JP25963396 A JP 25963396A JP 25963396 A JP25963396 A JP 25963396A JP 3485733 B2 JP3485733 B2 JP 3485733B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- transistor
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、制御信号に応じて
入力信号を導通、減衰及び遮断するミュート回路に関す
るもので、特に差動増幅器を使用してミュートを行う際
になだらかにミュート可能なミュート回路に関する。
入力信号を導通、減衰及び遮断するミュート回路に関す
るもので、特に差動増幅器を使用してミュートを行う際
になだらかにミュート可能なミュート回路に関する。
【０００２】
【従来の技術】２重平衡型差動増幅器を使用して入力信
号のミュートを行うミュート回路が考えられる。２重平
衡型差動増幅器は、制御を行っても出力信号のＤＣレベ
ルが変動することがないため用いられる。図２は、その
ような２重平衡型差動増幅器を使用して入力信号のミュ
ートを行うミュート回路を示す。図２の（１）は、２重
平衡型差動増幅器を示し、（２）は２重平衡型差動増幅
器（１）を制御する制御信号を発生する制御部である。
入力端子（３）（４）には入力信号が印加され、トラン
ジスタＱ１０とトランジスタＱ５を介して出力端子
（５）に導出される。
号のミュートを行うミュート回路が考えられる。２重平
衡型差動増幅器は、制御を行っても出力信号のＤＣレベ
ルが変動することがないため用いられる。図２は、その
ような２重平衡型差動増幅器を使用して入力信号のミュ
ートを行うミュート回路を示す。図２の（１）は、２重
平衡型差動増幅器を示し、（２）は２重平衡型差動増幅
器（１）を制御する制御信号を発生する制御部である。
入力端子（３）（４）には入力信号が印加され、トラン
ジスタＱ１０とトランジスタＱ５を介して出力端子
（５）に導出される。
【０００３】２重平衡型差動増幅器（１）は、トランジ
スタＱ３乃至Ｑ６を備えており、トランジスタＱ３乃至
Ｑ６の働きにより、出力端子（５）の直流レベルが調整
されるようになっている。２重平衡型差動増幅器（１）
の動作は、一般に知られているので、その詳細な説明は
省略する。トランジスタＱ３及びＱ６のベース電圧を増
加させることにより、出力信号レベルは大きくなり、逆
にトランジスタＱ３及びＱ６のベース電圧を低下させる
ことにより、出力信号レベルは小さくなる。
スタＱ３乃至Ｑ６を備えており、トランジスタＱ３乃至
Ｑ６の働きにより、出力端子（５）の直流レベルが調整
されるようになっている。２重平衡型差動増幅器（１）
の動作は、一般に知られているので、その詳細な説明は
省略する。トランジスタＱ３及びＱ６のベース電圧を増
加させることにより、出力信号レベルは大きくなり、逆
にトランジスタＱ３及びＱ６のベース電圧を低下させる
ことにより、出力信号レベルは小さくなる。
【０００４】制御部（２）の制御端子（６）には図３
（ａ）の如き矩形波が印加される。図３（ａ）の矩形波
は、スイッチ（７）（８）を開閉する。インバータ
（９）の働きにより、スイッチ（７）とスイッチ（８）
は、逆の動作となる。例えば、図３の期間Ｔ０には、ス
イッチ（７）が閉じて、スイッチ（８）が開く。スイッ
チ（７）が閉じると、定電流源（１０）の定電流がコン
デンサ（１１）に流れ、スイッチ（８）が開くと定電流
源（１５）の定電流は遮断される。
（ａ）の如き矩形波が印加される。図３（ａ）の矩形波
は、スイッチ（７）（８）を開閉する。インバータ
（９）の働きにより、スイッチ（７）とスイッチ（８）
は、逆の動作となる。例えば、図３の期間Ｔ０には、ス
イッチ（７）が閉じて、スイッチ（８）が開く。スイッ
チ（７）が閉じると、定電流源（１０）の定電流がコン
デンサ（１１）に流れ、スイッチ（８）が開くと定電流
源（１５）の定電流は遮断される。
【０００５】定電流源（１０）の定電流がコンデンサ
（１１）に流れると、コンデンサ（１１）が充電され、
その端子電圧は図３（ｂ）のように上昇する。期間Ｔ１
となり、スイッチ（７）が開いて、スイッチ（８）が閉
じるとコンデンサ（１１）は放電する。この為、トラン
ジスタ（１２）のベースには図３（ｂ）の信号が印加さ
れる。図３（ｂ）の信号は、トランジスタ（１２）のコ
レクタを介してトランジスタＱ１のベースに印加され
る。トランジスタＱ１及びＱ２は、差動増幅器（１３）
を構成する。
（１１）に流れると、コンデンサ（１１）が充電され、
その端子電圧は図３（ｂ）のように上昇する。期間Ｔ１
となり、スイッチ（７）が開いて、スイッチ（８）が閉
じるとコンデンサ（１１）は放電する。この為、トラン
ジスタ（１２）のベースには図３（ｂ）の信号が印加さ
れる。図３（ｂ）の信号は、トランジスタ（１２）のコ
レクタを介してトランジスタＱ１のベースに印加され
る。トランジスタＱ１及びＱ２は、差動増幅器（１３）
を構成する。
【０００６】差動増幅器（１３）の利得は、非常に低く
設定されておりトランジスタＱ１及びＱ２のコレクタか
らミュート用の制御信号が発生する。具体的には、トラ
ンジスタＱ１のコレクタ電圧が高くなり、トランジスタ
Ｑ２のコレクタ電圧が低くなる。すると、トランジスタ
Ｑ３の導通度が低下し、トランジスタＱ１０のコレクタ
信号が伝達されなくなる。
設定されておりトランジスタＱ１及びＱ２のコレクタか
らミュート用の制御信号が発生する。具体的には、トラ
ンジスタＱ１のコレクタ電圧が高くなり、トランジスタ
Ｑ２のコレクタ電圧が低くなる。すると、トランジスタ
Ｑ３の導通度が低下し、トランジスタＱ１０のコレクタ
信号が伝達されなくなる。
【０００７】従って、図２の回路によれば、２重平衡型
差動増幅器を使用して入力信号のミュートを行うミュー
ト回路が提供できる。
差動増幅器を使用して入力信号のミュートを行うミュー
ト回路が提供できる。
【０００８】
【発明が解決しようとする課題】しかしながら、図２の
回路では、ミュートを行う際になだらかにミュートする
ことができない、という問題があった。その様子を図３
及び図４を利用して説明する。図４（ａ）は入力信号を
示し、図４（ｂ）はミュートされた該入力信号を示す。
期間Ｔ２及びＴ３は、ミュートの移行期間を示してい
る。期間Ｔ２は信号を減衰させる時、Ｔ３は信号をミュ
ート解除させる時である。この期間Ｔ２及びＴ３は、希
望によりある一定時間が必要となる。
回路では、ミュートを行う際になだらかにミュートする
ことができない、という問題があった。その様子を図３
及び図４を利用して説明する。図４（ａ）は入力信号を
示し、図４（ｂ）はミュートされた該入力信号を示す。
期間Ｔ２及びＴ３は、ミュートの移行期間を示してい
る。期間Ｔ２は信号を減衰させる時、Ｔ３は信号をミュ
ート解除させる時である。この期間Ｔ２及びＴ３は、希
望によりある一定時間が必要となる。
【０００９】ところが、図２の回路でミュートを行う際
には図３（ｃ）に示すように移行期間がＴ４のように狭
くなってしまう、という問題がある。これは、差動増幅
器（１３）を使用していることに起因する。差動増幅器
（１３）は、２重平衡型差動増幅器（１）を制御するに
は欠かせない。そこで、図２の回路ではできるだけ差動
増幅器（１３）の利得を低下させているが十分ではな
い。
には図３（ｃ）に示すように移行期間がＴ４のように狭
くなってしまう、という問題がある。これは、差動増幅
器（１３）を使用していることに起因する。差動増幅器
（１３）は、２重平衡型差動増幅器（１）を制御するに
は欠かせない。そこで、図２の回路ではできるだけ差動
増幅器（１３）の利得を低下させているが十分ではな
い。
【００１０】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、エミッタに入力信号が印加されベー
スに制御信号が印加されるトランジスタを含み、前記制
御信号に応じて前記入力信号をミュートする差動増幅器
と、ミュート用の制御信号に応じて傾斜信号を作成する
傾斜信号作成回路と、該傾斜信号作成回路からの傾斜信
号に応じた２つの信号電流を発生する電流ミラー回路
と、該電流ミラー回路の一方の電流の変化量が逆極性に
変化する電流を発生する電流変換回路と、前記電流ミラ
ー回路の他方の電流変化を電圧変化に変換する第２のＰ
Ｎ接合素子と、前記電流変換回路の出力電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とす
る。
みなされたもので、エミッタに入力信号が印加されベー
スに制御信号が印加されるトランジスタを含み、前記制
御信号に応じて前記入力信号をミュートする差動増幅器
と、ミュート用の制御信号に応じて傾斜信号を作成する
傾斜信号作成回路と、該傾斜信号作成回路からの傾斜信
号に応じた２つの信号電流を発生する電流ミラー回路
と、該電流ミラー回路の一方の電流の変化量が逆極性に
変化する電流を発生する電流変換回路と、前記電流ミラ
ー回路の他方の電流変化を電圧変化に変換する第２のＰ
Ｎ接合素子と、前記電流変換回路の出力電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とす
る。
【００１１】
【発明の実施の形態】図１は、本発明の論理回路を示す
もので、（２０）はミュート用の制御信号に応じて傾斜
信号を作成する傾斜信号作成回路、（２１）はトランジ
スタＱ１乃至Ｑ５を備え傾斜信号作成回路（２０）から
の傾斜信号に応じた２つの信号電流を発生する電流ミラ
ー回路、（Ｑ９）はベースに定電圧が印加されエミッタ
に電流ミラー回路（２１）の一方の電流が供給される第
１トランジスタ、（Ｑ８）はベースに前記電流ミラー回
路（２１）の他方の電流が供給される第２トランジス
タ、（Ｑ６）は該第２トランジスタ（Ｑ８）のコレクタ
電流の電流変化を電圧変化に変換する第２のＰＮ接合素
子、（Ｑ７）は前記第１トランジスタ（Ｑ９）のコレク
タ電流の電流変化を電圧変化に変換する第１のＰＮ接合
素子、（２２）（２３）はダイオード接続されたトラン
ジスタ、（２４）は電圧リミッタ、（２５）はレベルシ
フト用のトランジスタである。（Ｑ１０）乃至（Ｑ１
３）は図２の２重平衡型差動増幅器（１）を構成する。
もので、（２０）はミュート用の制御信号に応じて傾斜
信号を作成する傾斜信号作成回路、（２１）はトランジ
スタＱ１乃至Ｑ５を備え傾斜信号作成回路（２０）から
の傾斜信号に応じた２つの信号電流を発生する電流ミラ
ー回路、（Ｑ９）はベースに定電圧が印加されエミッタ
に電流ミラー回路（２１）の一方の電流が供給される第
１トランジスタ、（Ｑ８）はベースに前記電流ミラー回
路（２１）の他方の電流が供給される第２トランジス
タ、（Ｑ６）は該第２トランジスタ（Ｑ８）のコレクタ
電流の電流変化を電圧変化に変換する第２のＰＮ接合素
子、（Ｑ７）は前記第１トランジスタ（Ｑ９）のコレク
タ電流の電流変化を電圧変化に変換する第１のＰＮ接合
素子、（２２）（２３）はダイオード接続されたトラン
ジスタ、（２４）は電圧リミッタ、（２５）はレベルシ
フト用のトランジスタである。（Ｑ１０）乃至（Ｑ１
３）は図２の２重平衡型差動増幅器（１）を構成する。
【００１２】図１の回路では、２重平衡型差動増幅器
（１）を制御するのに差動増幅器は使用していない。２
重平衡型差動増幅器（１）を制御するのに傾斜信号に応
じた２つの信号電流を発生する電流ミラー回路（２１）
と、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）を使用している。電流ミラー回路（２１）によ
り、傾斜信号に応じた２つの信号電流を発生させる。該
２つの信号電流は、そのままでは同一極性なので２重平
衡型差動増幅器（１）を安定に制御できない。
（１）を制御するのに差動増幅器は使用していない。２
重平衡型差動増幅器（１）を制御するのに傾斜信号に応
じた２つの信号電流を発生する電流ミラー回路（２１）
と、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）を使用している。電流ミラー回路（２１）によ
り、傾斜信号に応じた２つの信号電流を発生させる。該
２つの信号電流は、そのままでは同一極性なので２重平
衡型差動増幅器（１）を安定に制御できない。
【００１３】そこで、第１トランジスタ（Ｑ９）のエミ
ッタに定電流が流れるように設定し、そのエミッタに２
つの信号電流の一方を流し込んでいる。すると、第１ト
ランジスタ（Ｑ９）のコレクタには、電流の変化量が逆
極性に変化する電流を発生させることができる。この
為、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）のコレクタ電流により、２重平衡型差動増幅器
（１）を制御できる。
ッタに定電流が流れるように設定し、そのエミッタに２
つの信号電流の一方を流し込んでいる。すると、第１ト
ランジスタ（Ｑ９）のコレクタには、電流の変化量が逆
極性に変化する電流を発生させることができる。この
為、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）のコレクタ電流により、２重平衡型差動増幅器
（１）を制御できる。
【００１４】（非ミュート時）まず、入力端子（３）
（４）に入力信号を印加し、出力端子（５）に導出させ
る場合について説明する。この場合には、スイッチ
（７）が開いて、スイッチ（８）が閉じる。スイッチ
（８）が閉じると、コンデンサ（１１）の一端Ａの電圧
が低下し、定電流源（１５）を構成するトランジスタの
電圧ＶCEsat（飽和電圧）まで低下する。すると、トラ
ンジスタ（１２）のエミッタには電圧ＶCEsatを抵抗
（２６）の値で割った電流が流れる。しかし、この電流
は微少値であり、電流ミラー回路（２１）は、実質的に
不動作となる。
（４）に入力信号を印加し、出力端子（５）に導出させ
る場合について説明する。この場合には、スイッチ
（７）が開いて、スイッチ（８）が閉じる。スイッチ
（８）が閉じると、コンデンサ（１１）の一端Ａの電圧
が低下し、定電流源（１５）を構成するトランジスタの
電圧ＶCEsat（飽和電圧）まで低下する。すると、トラ
ンジスタ（１２）のエミッタには電圧ＶCEsatを抵抗
（２６）の値で割った電流が流れる。しかし、この電流
は微少値であり、電流ミラー回路（２１）は、実質的に
不動作となる。
【００１５】電流ミラー回路（２１）が不動作となる
と、第１トランジスタ（Ｑ９）のエミッタと、第２トラ
ンジスタ（Ｑ８）のベースには電流が流れ込まなくな
る。すると、第１トランジスタ（Ｑ９）のコレクタには
トランジスタ（２２）（２３）のバイアスにより定まる
電流が全て流れる。点Ｂの電圧は、第１のＰＮ接合素子
（Ｑ７）に流れる電流で定まるので、第１トランジスタ
（Ｑ９）のコレクタ電流値が大きいと、点Ｂの電圧は低
下する。
と、第１トランジスタ（Ｑ９）のエミッタと、第２トラ
ンジスタ（Ｑ８）のベースには電流が流れ込まなくな
る。すると、第１トランジスタ（Ｑ９）のコレクタには
トランジスタ（２２）（２３）のバイアスにより定まる
電流が全て流れる。点Ｂの電圧は、第１のＰＮ接合素子
（Ｑ７）に流れる電流で定まるので、第１トランジスタ
（Ｑ９）のコレクタ電流値が大きいと、点Ｂの電圧は低
下する。
【００１６】一方、第２トランジスタ（Ｑ８）のベース
に電流が流れ込まなくなると、第２トランジスタ（Ｑ
８）はオフする。第２トランジスタ（Ｑ８）がオフする
と、第２のＰＮ接合素子（Ｑ６）のエミッタ電流は、全
てトランジスタＱ１０のベースに流れる。その結果、２
重平衡型差動増幅器（１）のトランジスタ（Ｑ１０）
（Ｑ１３）がオンし、トランジスタ（Ｑ１１）（Ｑ１
２）がオフする。すると、トランジスタ（Ｑ１４）から
の信号は、トランジスタ（Ｑ１０）のコレクタ・エミッ
タ路を介して出力端子（５）に導出される。
に電流が流れ込まなくなると、第２トランジスタ（Ｑ
８）はオフする。第２トランジスタ（Ｑ８）がオフする
と、第２のＰＮ接合素子（Ｑ６）のエミッタ電流は、全
てトランジスタＱ１０のベースに流れる。その結果、２
重平衡型差動増幅器（１）のトランジスタ（Ｑ１０）
（Ｑ１３）がオンし、トランジスタ（Ｑ１１）（Ｑ１
２）がオフする。すると、トランジスタ（Ｑ１４）から
の信号は、トランジスタ（Ｑ１０）のコレクタ・エミッ
タ路を介して出力端子（５）に導出される。
【００１７】（ミュート時）次にミュート時となると、
図１のコンデンサ（１１）の一端には傾斜信号作成回路
（２０）の働きにより図２のそれと同様の電圧が発生す
る。尚、電圧リミッタ（２４）は、コンデンサ（１１）
の一端Ａの電圧が所定値以上にならないように制限す
る。その様子を図５に示す。図５の基準電源（３０）の
電圧はＶCC/２に設定されている。トランジスタ（３
１）乃至（３３）のベース・エミッタ間電圧をＶBEとす
ると、端子（３４）には電圧（ＶCC/２−ＶBE）が発生
し、それ以上にはならないように動作する。この為、点
Ａの電圧はミュート時、ＶCC/２−ＶBEとなり、トラン
ジスタ（１２）のベース電圧はＶCC/２となる。そこ
で、抵抗（２６）の値をＲとすると、ＶCC/（２Ｒ）の
電流が電流ミラー回路（２１）に流れる。
図１のコンデンサ（１１）の一端には傾斜信号作成回路
（２０）の働きにより図２のそれと同様の電圧が発生す
る。尚、電圧リミッタ（２４）は、コンデンサ（１１）
の一端Ａの電圧が所定値以上にならないように制限す
る。その様子を図５に示す。図５の基準電源（３０）の
電圧はＶCC/２に設定されている。トランジスタ（３
１）乃至（３３）のベース・エミッタ間電圧をＶBEとす
ると、端子（３４）には電圧（ＶCC/２−ＶBE）が発生
し、それ以上にはならないように動作する。この為、点
Ａの電圧はミュート時、ＶCC/２−ＶBEとなり、トラン
ジスタ（１２）のベース電圧はＶCC/２となる。そこ
で、抵抗（２６）の値をＲとすると、ＶCC/（２Ｒ）の
電流が電流ミラー回路（２１）に流れる。
【００１８】電流ミラー回路（２１）に前記定電流が流
れると、第１トランジスタ（Ｑ９）のエミッタと、第２
トランジスタ（Ｑ８）のコレクタに前記定電流が流れ
る。更に第２のＰＮ接合素子（Ｑ６）のエミッタにも前
記定電流が流れる。この為、点Ｃの電圧は低下する。第
１トランジスタ（Ｑ９）のベースには電圧ＶCC/２が印
加されるようにしており、抵抗（２７）の値をＲに設定
すると、第１トランジスタ（Ｑ９）のエミッタにも前記
定電流と同じ電流が流れる。（トランジスタ（Ｑ５）の
コレクタ電流がないとき）いま、トランジスタ（Ｑ５）
のコレクタから抵抗（２７）に定電流が流し込まれたす
ると、第１トランジスタ（Ｑ９）のコレクタにはほとん
ど電流が流れなくなり、点Ｂの電圧は上昇する。
れると、第１トランジスタ（Ｑ９）のエミッタと、第２
トランジスタ（Ｑ８）のコレクタに前記定電流が流れ
る。更に第２のＰＮ接合素子（Ｑ６）のエミッタにも前
記定電流が流れる。この為、点Ｃの電圧は低下する。第
１トランジスタ（Ｑ９）のベースには電圧ＶCC/２が印
加されるようにしており、抵抗（２７）の値をＲに設定
すると、第１トランジスタ（Ｑ９）のエミッタにも前記
定電流と同じ電流が流れる。（トランジスタ（Ｑ５）の
コレクタ電流がないとき）いま、トランジスタ（Ｑ５）
のコレクタから抵抗（２７）に定電流が流し込まれたす
ると、第１トランジスタ（Ｑ９）のコレクタにはほとん
ど電流が流れなくなり、点Ｂの電圧は上昇する。
【００１９】従って、トランジスタ（Ｑ１４）からの信
号は、トランジスタ（Ｑ１１）をパスすることになり、
出力端子（５）には導出されない。
号は、トランジスタ（Ｑ１１）をパスすることになり、
出力端子（５）には導出されない。
【００２０】
【発明の効果】以上述べた如く、本発明によれば、電流
ミラー回路により、傾斜信号に応じた２つの信号電流を
発生させ、一方の電流の変化量が逆極性に変化する電流
を発生させている。そして、該電流と他方の電流とによ
り差動増幅器でミュートを行っているので、ゆるやかな
変化量でミュートを行うことができる。
ミラー回路により、傾斜信号に応じた２つの信号電流を
発生させ、一方の電流の変化量が逆極性に変化する電流
を発生させている。そして、該電流と他方の電流とによ
り差動増幅器でミュートを行っているので、ゆるやかな
変化量でミュートを行うことができる。
【図面の簡単な説明】
【図１】本発明のミュート回路を示す回路図である。
【図２】従来のミュート回路を示す回路図である。
【図３】図２の説明をするための波形図である。
【図４】図２の説明をするための波形図である。
【図５】電圧リミッタ（２４）の具体回路を説明するた
めの回路図である。
めの回路図である。
（１） ２重平衡型差動増幅器
（２０） 傾斜信号作成回路
（２１） 電流ミラー回路
（Ｑ６） 第２のＰＮ接合素子
（Ｑ７） 第１のＰＮ接合素子
（Ｑ８） 第２トランジスタ
（Ｑ９） 第１トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H03G 3/10
Claims (3)
- 【請求項１】 エミッタに入力信号が印加されベースに
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 該電流ミラー回路の一方の電流の変化量が逆極性に変化
する電流を発生する電流変換回路と、 前記電流ミラー回路の他方の電流変化を電圧変化に変換
する第２のＰＮ接合素子と、 前記電流変換回路の出力電流変化を電圧変化に変換する
第１のＰＮ接合素子と、を備え、該第１及び第２のＰＮ
接合素子の電圧変化を前記制御信号として前記差動増幅
器に印加するようにしたことを特徴とするミュート回
路。 - 【請求項２】 エミッタに入力信号が印加されベースに
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 ベースに定電圧が印加されエミッタに電流ミラー回路の
一方の電流が供給される第１トランジスタと、 前記電流ミラー回路の他方の電流変化を電圧変化に変換
する第２のＰＮ接合素子と、 前記第１トランジスタのコレクタ電流の電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とする
ミュート回路。 - 【請求項３】 エミッタに入力信号が印加されベースに
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 ベースに定電圧が印加されエミッタに電流ミラー回路の
一方の電流が供給される第１トランジスタと、 ベースに前記電流ミラー回路の他方の電流が供給される
第２トランジスタと、 該第２トランジスタのコレクタ電流の電流変化を電圧変
化に変換する第２のＰＮ接合素子と、 前記第１トランジスタのコレクタ電流の電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とする
ミュート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963396A JP3485733B2 (ja) | 1996-09-30 | 1996-09-30 | ミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963396A JP3485733B2 (ja) | 1996-09-30 | 1996-09-30 | ミュート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107550A JPH10107550A (ja) | 1998-04-24 |
| JP3485733B2 true JP3485733B2 (ja) | 2004-01-13 |
Family
ID=17336786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25963396A Expired - Fee Related JP3485733B2 (ja) | 1996-09-30 | 1996-09-30 | ミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485733B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712489B2 (ja) * | 2005-08-29 | 2011-06-29 | 三洋電機株式会社 | ミュート回路 |
| JP4874881B2 (ja) * | 2007-07-02 | 2012-02-15 | 株式会社東芝 | 集積回路装置及びオーディオシステム |
-
1996
- 1996-09-30 JP JP25963396A patent/JP3485733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107550A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256980A (en) | Electronic switchover circuit | |
| JP3340250B2 (ja) | バッファ回路 | |
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| US5742204A (en) | Digitally programmable differential attenuator with tracking common mode reference | |
| JP3485733B2 (ja) | ミュート回路 | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US5889433A (en) | Amplifier having a high current efficiency | |
| JP3746889B2 (ja) | 増幅装置における雑音抑止回路 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JP3263405B2 (ja) | 電子ボリウム回路 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6340406A (ja) | ミユ−テイング回路 | |
| JPS648922B2 (ja) | ||
| JPH05218767A (ja) | 可変利得増幅回路 | |
| JPH0145252B2 (ja) | ||
| JP3441339B2 (ja) | 電流電圧変換部のゲイン切替回路 | |
| JPH09260969A (ja) | 信号増幅回路 | |
| JPH0522043A (ja) | 入力バイアス回路 | |
| JPH0543210B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH053419A (ja) | 減衰回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |