JPS59227090A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置Info
- Publication number
- JPS59227090A JPS59227090A JP58099341A JP9934183A JPS59227090A JP S59227090 A JPS59227090 A JP S59227090A JP 58099341 A JP58099341 A JP 58099341A JP 9934183 A JP9934183 A JP 9934183A JP S59227090 A JPS59227090 A JP S59227090A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- refresh
- memory
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明（ハ、ダイナミック型半導体メモリの不揮発化お
よび大容量化によゆ不揮発性大容量半導体メモリ装置半
導体ファイルに関する。
よび大容量化によゆ不揮発性大容量半導体メモリ装置半
導体ファイルに関する。
最近の事務処理の電子化に伴って、個人用の可搬型電子
化ファイルの需要が極めて大きくなってきた。従来のフ
ロッピーディスクは小型化されてきているとは言え不十
分であり、また大掛りな機械的部分を有しているため、
省エネルギー化には向かず、信頼性も十分でない。以上
の事情から超小型化の最先端である半導体技術による電
子化ファイルへの期待は太きい。しかしながら、半導体
は揮発性（電源が切れると記憶情報を失う特性）という
欠点があり、不揮発性を必要とするファイル応用は難か
しかった。しかしながら電池の高性能化が進展し、スタ
ティックメモリを情報保持時だけ電池で電力を供給する
ことによりある期間不揮発化が可能となってきた。但し
スタティックメモリの集積度は周知の如くあまり大きく
なくファイル応用（０，５〜ＩＯＭＢ）には十分でない
。そこで非常に集積度が高いダイナミックメモリを電池
で情報保持を行うのが望ましくなるが、従来のダイナミ
ックメモリでは、はとんど不可能であった。理由は、情
報保持時の消費電力がスタティックメモリに比べ４桁も
太きいためである。
化ファイルの需要が極めて大きくなってきた。従来のフ
ロッピーディスクは小型化されてきているとは言え不十
分であり、また大掛りな機械的部分を有しているため、
省エネルギー化には向かず、信頼性も十分でない。以上
の事情から超小型化の最先端である半導体技術による電
子化ファイルへの期待は太きい。しかしながら、半導体
は揮発性（電源が切れると記憶情報を失う特性）という
欠点があり、不揮発性を必要とするファイル応用は難か
しかった。しかしながら電池の高性能化が進展し、スタ
ティックメモリを情報保持時だけ電池で電力を供給する
ことによりある期間不揮発化が可能となってきた。但し
スタティックメモリの集積度は周知の如くあまり大きく
なくファイル応用（０，５〜ＩＯＭＢ）には十分でない
。そこで非常に集積度が高いダイナミックメモリを電池
で情報保持を行うのが望ましくなるが、従来のダイナミ
ックメモリでは、はとんど不可能であった。理由は、情
報保持時の消費電力がスタティックメモリに比べ４桁も
太きいためである。
本発明は、ダイナミック形半導体メモリの極低電力化を
はかり、固体もしくは薄膜電池および電源用コンデンサ
との一体化によシ、大容量不揮発性メモリ装置、以下半
導体ファイルメモリと称す、を提供することを目的とす
る。
はかり、固体もしくは薄膜電池および電源用コンデンサ
との一体化によシ、大容量不揮発性メモリ装置、以下半
導体ファイルメモリと称す、を提供することを目的とす
る。
従来のダイナミックメモリの消費電力を分析し、次の３
つの基本的考え方により、情報保持時の電力を約３桁小
さくすることができる。すなわち、（１）メモリセルの
情報保持時間を検出し、それに比例してリフレッシュ制
御を行わしめること、（２）基板バイアス電圧を電池で
供給すること、（３）完全ダイナミツ７０Ｍ０８回路の
３つである。
つの基本的考え方により、情報保持時の電力を約３桁小
さくすることができる。すなわち、（１）メモリセルの
情報保持時間を検出し、それに比例してリフレッシュ制
御を行わしめること、（２）基板バイアス電圧を電池で
供給すること、（３）完全ダイナミツ７０Ｍ０８回路の
３つである。
また以上を包含した半導体ファイルメモリのシステム構
成を提案した。
成を提案した。
以下本発明を実施例で詳細に説明する。第１図は本発明
による半導体ファイルメモリの一実施例である。メモリ
素子として２５６にピッ）を仮定すると、本システムは
ＩＭＢの容量となる。また本構成は、１２８ＫＷＸ８ビ
ツトの構成例である。
による半導体ファイルメモリの一実施例である。メモリ
素子として２５６にピッ）を仮定すると、本システムは
ＩＭＢの容量となる。また本構成は、１２８ＫＷＸ８ビ
ツトの構成例である。
図中、２１はメモリチップ２４が搭載されたプリント基
板、２２は制御回路、２５はデータノくス、２６はアド
レス線及び制御線を示す。通常動作は制御回路２２内の
アドレスバッファ、及び制御回路に入力するアドレス信
号にもとづきドライバ回路３６が動作してメモリシステ
ムの所望のアドレスがアクセスされて行なわれる。
板、２２は制御回路、２５はデータノくス、２６はアド
レス線及び制御線を示す。通常動作は制御回路２２内の
アドレスバッファ、及び制御回路に入力するアドレス信
号にもとづきドライバ回路３６が動作してメモリシステ
ムの所望のアドレスがアクセスされて行なわれる。
本半導体ファイルメモリの不揮発性は、電池３１および
この電池によシ駆動される自動リフレッシュ回路３２．
３３よシ達成される。主にリフレッシュタイマ３２およ
びリフレッシュアドレスレジスタ３３よ多構成されるリ
フレッシュ回路は、外部電源の有無に拘らずメモリシス
テムのリフレッシュ動作を所定の時間毎に行ない記憶保
持を行なう。電池部に設けられたスイッチ３４は、記憶
内容の保持の必要がないときオフし電池の消耗を防ぐ。
この電池によシ駆動される自動リフレッシュ回路３２．
３３よシ達成される。主にリフレッシュタイマ３２およ
びリフレッシュアドレスレジスタ３３よ多構成されるリ
フレッシュ回路は、外部電源の有無に拘らずメモリシス
テムのリフレッシュ動作を所定の時間毎に行ない記憶保
持を行なう。電池部に設けられたスイッチ３４は、記憶
内容の保持の必要がないときオフし電池の消耗を防ぐ。
また工場から出荷後、消費者が実際に使い始めるまで期
間があるため、この間の電池の消耗を防ぐ。また全シス
テムの記憶内容を一度に全部消去するためにも使用でき
る。リフレッシュタイマ３２は、所定の時間毎にリフレ
ッシている。スイッチ３５はリフレッシュ信号がくれば
、外部からのアドレス／制御信号を通さず、リフレッシ
ュアドレスレジスタ３３の内容ヲトライバ回路３６に伝
える。リフレッシュ以外の時、スイッチ３５は、外部か
らのアドレス／制御信号をドライバ回路３６に伝えるの
は言うまでもない。
間があるため、この間の電池の消耗を防ぐ。また全シス
テムの記憶内容を一度に全部消去するためにも使用でき
る。リフレッシュタイマ３２は、所定の時間毎にリフレ
ッシている。スイッチ３５はリフレッシュ信号がくれば
、外部からのアドレス／制御信号を通さず、リフレッシ
ュアドレスレジスタ３３の内容ヲトライバ回路３６に伝
える。リフレッシュ以外の時、スイッチ３５は、外部か
らのアドレス／制御信号をドライバ回路３６に伝えるの
は言うまでもない。
ドライバ回路３６は、リフレッシュアドレスの内容に従
って、全素子もしくは素子のある部分のリフレッシュを
行う。１回のリフレッシュで１ワード線につながるメモ
リセル分たけがリフレッシュされるのが普通である。リ
フレッシュ期間中は、外部からの要求を禁止するためリ
フレッシュビジー信号３７が出される。以上の動作によ
り本メモリシステムは、外部電源がなくても記憶内容の
保持ができ、不揮発性を有することができる。また電池
として充電可能な二次電池を用いれば、外部電源接続時
に電池の充電が可能となり、半永久的に繰り返し使用で
きる利点を有する。
って、全素子もしくは素子のある部分のリフレッシュを
行う。１回のリフレッシュで１ワード線につながるメモ
リセル分たけがリフレッシュされるのが普通である。リ
フレッシュ期間中は、外部からの要求を禁止するためリ
フレッシュビジー信号３７が出される。以上の動作によ
り本メモリシステムは、外部電源がなくても記憶内容の
保持ができ、不揮発性を有することができる。また電池
として充電可能な二次電池を用いれば、外部電源接続時
に電池の充電が可能となり、半永久的に繰り返し使用で
きる利点を有する。
更に、本メモリシステムは、Ｅ ＣＣ（ＥｒｒｏｒＣｏ
ｒｒｃｃｔｉｎｇ Ｃｏｄｅ ）回路２３も内蔵してお
シ、ユーザの使い易さの向上をはかるとともにシステム
の信頼性を高くしている。
ｒｒｃｃｔｉｎｇ Ｃｏｄｅ ）回路２３も内蔵してお
シ、ユーザの使い易さの向上をはかるとともにシステム
の信頼性を高くしている。
本発明の他のポイントは、上記メモリシステム全体の情
報保持時の消費電力を小型電池で長時間（１ケ月以上）
保持できるよう小さく（１ｍＷ以下）することにあり、
以下の３点である。
報保持時の消費電力を小型電池で長時間（１ケ月以上）
保持できるよう小さく（１ｍＷ以下）することにあり、
以下の３点である。
（１）温度が高くなると発振周波数が高くなるリフレッ
シュタイマ （２）メモリ素子の基板バイアス電圧を電池で供給する
こと （３） ＣＭ ＯＳ技術によるダイナミックメモリ素
子表 − 表は、従来のダイナミックメモリ１素子の情報保持動作
での消費電力を示す。１素子２５ ｍＷ。
シュタイマ （２）メモリ素子の基板バイアス電圧を電池で供給する
こと （３） ＣＭ ＯＳ技術によるダイナミックメモリ素
子表 − 表は、従来のダイナミックメモリ１素子の情報保持動作
での消費電力を示す。１素子２５ ｍＷ。
第１図と同容量のシステムでは、８００ｍＷとなり小型
電池での長時間情報保持はほとんど不可能と言ってよい
。以下、上記３つ低電化を達成した本発明の実施例を詳
細に述べる。（３）の０ＭＯ８技術によりＤＣ電力のう
ち１２．５ｍＷは低減できる。
電池での長時間情報保持はほとんど不可能と言ってよい
。以下、上記３つ低電化を達成した本発明の実施例を詳
細に述べる。（３）の０ＭＯ８技術によりＤＣ電力のう
ち１２．５ｍＷは低減できる。
これは、従来ＮＭＯ８技術でメモリが作られていたため
のペナルティであった。従来のＤＣ電力の残ｊｐ７．５
ｍＷは、周知の基板バイアス電圧発生回路による。これ
は、第２図に示すように定常的に発振している発振器と
チャージポンプ回路からなるもので、容量の充放電平均
電力であり、０ＭＯ８技術を使ってもあまり電力は下が
らない。一方実際基板へ注入すべき電流は平均数μＡで
よく、非常に効率の悪い基板電圧の印加法と言える。本
実施例では、電池３８で基板電圧を供給するのが特徴で
、電力は、例えば３■の基板電圧を加えるならば３μＷ
で済む。
のペナルティであった。従来のＤＣ電力の残ｊｐ７．５
ｍＷは、周知の基板バイアス電圧発生回路による。これ
は、第２図に示すように定常的に発振している発振器と
チャージポンプ回路からなるもので、容量の充放電平均
電力であり、０ＭＯ８技術を使ってもあまり電力は下が
らない。一方実際基板へ注入すべき電流は平均数μＡで
よく、非常に効率の悪い基板電圧の印加法と言える。本
実施例では、電池３８で基板電圧を供給するのが特徴で
、電力は、例えば３■の基板電圧を加えるならば３μＷ
で済む。
情報保持電力のＡＣ分５ｍＷは、メモリセルからのリー
ク電流による情報損失を防ぐため定期的に情報再書き込
み動作、いわゆるリフレッシュ動作の頻度に依存してお
り、このＡＣ分は本実施例のリフレッシュタイマにより
、約２．５桁小さくできる。本実施例の特徴は、第３図
に示すようにメモリセルのリフレッシュ時間が大きく温
度に依存することを利用することにある。従来のメモリ
のリフレッシュ時間２ｍＳは、最大周囲温度７５Ｃ５自
己発熱による温度上昇分３０〜５０Ｃを見込んで１００
〜１２５Ｃでの動作を考慮して常に一定である。−実弟
３図から、リフレッシュ時間を、温度が低いときは長く
、高くなるに従い第３図に比例して短かくできるように
すれば平均的にリフレッシュ動作の頻度を下げることが
でき、電力はそれに比例して下げることができる。第４
図に本実施例のリフレッシュタイマ３２の基本回路を、
示す。特長は、リーク電流ＩＬによる節点Ｎの電圧変動
をモニタし、ある閾値（第４図（ａ）ではＣＭＯＳイン
バータの閾値）に達すると出力Ｖｏｃｒを発生する（第
４図（Ｃ））ことにおる。また第２の特徴はこのリーク
電流源として実際のメモリセル（第４図（ｂ）では、周
知の１トランジスタ形メモリセルを示す）そのものもし
くはそれに近い構造を用いることにある。明らかに本実
施例では、リーク電流に依存したリフレッシュ時間が設
定できる。
ク電流による情報損失を防ぐため定期的に情報再書き込
み動作、いわゆるリフレッシュ動作の頻度に依存してお
り、このＡＣ分は本実施例のリフレッシュタイマにより
、約２．５桁小さくできる。本実施例の特徴は、第３図
に示すようにメモリセルのリフレッシュ時間が大きく温
度に依存することを利用することにある。従来のメモリ
のリフレッシュ時間２ｍＳは、最大周囲温度７５Ｃ５自
己発熱による温度上昇分３０〜５０Ｃを見込んで１００
〜１２５Ｃでの動作を考慮して常に一定である。−実弟
３図から、リフレッシュ時間を、温度が低いときは長く
、高くなるに従い第３図に比例して短かくできるように
すれば平均的にリフレッシュ動作の頻度を下げることが
でき、電力はそれに比例して下げることができる。第４
図に本実施例のリフレッシュタイマ３２の基本回路を、
示す。特長は、リーク電流ＩＬによる節点Ｎの電圧変動
をモニタし、ある閾値（第４図（ａ）ではＣＭＯＳイン
バータの閾値）に達すると出力Ｖｏｃｒを発生する（第
４図（Ｃ））ことにおる。また第２の特徴はこのリーク
電流源として実際のメモリセル（第４図（ｂ）では、周
知の１トランジスタ形メモリセルを示す）そのものもし
くはそれに近い構造を用いることにある。明らかに本実
施例では、リーク電流に依存したリフレッシュ時間が設
定できる。
第５図は、第４図の基本回路による一応用例で、第６図
は第５回者部の波形である。本回路は、リフレッシュタ
イマでＭＣＬＫ１回の印加後は自動的にリフレッシュ起
動パルスＶｏυｒ を出す。スイッチＳは、本ファイ
ルメモリを実際使用（ＣＰＵなどが）する場合ＭＣＬＫ
側へ、情報保持時にはアース側へ接続するだめのもので
ある。０８ＰＩ。
は第５回者部の波形である。本回路は、リフレッシュタ
イマでＭＣＬＫ１回の印加後は自動的にリフレッシュ起
動パルスＶｏυｒ を出す。スイッチＳは、本ファイ
ルメモリを実際使用（ＣＰＵなどが）する場合ＭＣＬＫ
側へ、情報保持時にはアース側へ接続するだめのもので
ある。０８ＰＩ。
２はワンショットパルス発生器である（周知のものであ
るので詳細は省略した）。第５図の基本動作は第４図と
ほぼ同じであるが、第５図では、節点Ｎの電圧の閾値を
Ｐチャネルトランジスタの閾値電圧Ｖｔｈｐ （第７
図、Ｎ）に設定しである。これは第４図では、ＣＭＯＳ
インバータの入力が中間電圧（第４図（８））の時に生
じる貫通電流を防止し、低電力化をはかることを目的と
している。
るので詳細は省略した）。第５図の基本動作は第４図と
ほぼ同じであるが、第５図では、節点Ｎの電圧の閾値を
Ｐチャネルトランジスタの閾値電圧Ｖｔｈｐ （第７
図、Ｎ）に設定しである。これは第４図では、ＣＭＯＳ
インバータの入力が中間電圧（第４図（８））の時に生
じる貫通電流を防止し、低電力化をはかることを目的と
している。
Ｔ６．Ｔ５も同様な低電力化対策であり本回路は容量の
充放電だけで動作する完全ダイナミック回路である。
充放電だけで動作する完全ダイナミック回路である。
本回路は、原理的にはメモリの全温度範囲をカバーする
ことができるが、実際の半導体ファイルの情報保持時の
周囲温度は１０〜４０Ｃえさらに極低電力のだめ自己発
熱による温度上昇はない。
ことができるが、実際の半導体ファイルの情報保持時の
周囲温度は１０〜４０Ｃえさらに極低電力のだめ自己発
熱による温度上昇はない。
したがって従来に比べ約２．５桁リフレッシュ時間を長
くでき、比例してＡＣ電力を２．５桁（５ｍＷ→１０〜
２０μＷ）下げることができる。
くでき、比例してＡＣ電力を２．５桁（５ｍＷ→１０〜
２０μＷ）下げることができる。
以上の発明により、本半導体ファイルメモリの情報保持
時の電力は、従来の２５ｍＷ／素子から１０〜２０μＷ
／素子へと低減でき、第１図のシステムでも３００〜６
００μＷとなり、高集積のダイナミックメモリの情報保
持を小型電池で行い外部電源がなくても情報が失われな
い不揮発性を付与することが可能となる。
時の電力は、従来の２５ｍＷ／素子から１０〜２０μＷ
／素子へと低減でき、第１図のシステムでも３００〜６
００μＷとなり、高集積のダイナミックメモリの情報保
持を小型電池で行い外部電源がなくても情報が失われな
い不揮発性を付与することが可能となる。
第７図は、本発明による半導体ファイルメモリ上記本発
明の一実施例の断面構造を示し、第１図を具体的にハー
ドウェア化したものである。メモリ素子および制御回路
を搭載したプリント基板１１、および電池１４〜１９よ
りなる。他の構成要素である電池と並列に設けられた電
源コンデンサは簡略化のため本図では省略しである。
明の一実施例の断面構造を示し、第１図を具体的にハー
ドウェア化したものである。メモリ素子および制御回路
を搭載したプリント基板１１、および電池１４〜１９よ
りなる。他の構成要素である電池と並列に設けられた電
源コンデンサは簡略化のため本図では省略しである。
１２は外部との接続部いわゆるコネクタ、１３はプリン
ト基板と電池との接続部である。１４−１９は、固体−
次電池であり、本例は３個の電池を示す。左端の電池は
負電圧を、中央と右端は正電圧を供給する。本例では中
央と右端の電池は直列に接続してあり、正電圧は２種類
可能である。
ト基板と電池との接続部である。１４−１９は、固体−
次電池であり、本例は３個の電池を示す。左端の電池は
負電圧を、中央と右端は正電圧を供給する。本例では中
央と右端の電池は直列に接続してあり、正電圧は２種類
可能である。
負電圧は、メモリ素子の基板としてＰ型を使う場合に基
板バイアス電圧として用いる。１４はセラミックシール
、１５．１８はメタル（Ｎｉ、ステンレスなど）、１６
は絶縁物、１７は固体電池部、１９は電池隔壁である。
板バイアス電圧として用いる。１４はセラミックシール
、１５．１８はメタル（Ｎｉ、ステンレスなど）、１６
は絶縁物、１７は固体電池部、１９は電池隔壁である。
第８図は、本発明による他の実施例の断面構造であり、
第７図が、メモリ素子などを個別に組み立ててプリント
基板上に実装するいわゆるハイブリッド方式であるのに
対し、本方式はウェーハ一枚に必要素子を製作し、ウェ
ーハ４０をそのまま実装する方式である。
第７図が、メモリ素子などを個別に組み立ててプリント
基板上に実装するいわゆるハイブリッド方式であるのに
対し、本方式はウェーハ一枚に必要素子を製作し、ウェ
ーハ４０をそのまま実装する方式である。
以上説明してきた本発明の２つの実施例は、ともに比較
的大容量の固体−次電池を電源として用いているが、充
電可能な薄膜二次電池を用いれば、更に小形軽量化が達
成できる。薄膜二次電池を用いた。
的大容量の固体−次電池を電源として用いているが、充
電可能な薄膜二次電池を用いれば、更に小形軽量化が達
成できる。薄膜二次電池を用いた。
本発明の他の実施例を第９図に示す。本実施例は、メモ
リ素子７２を有するウェーハ７１内に薄膜電池７３を一
体化して製作するものである。更に他の実施例を第１０
図に示す。本実施例は、薄膜電池７３に加え電源コンデ
ンサ８０も同時に集積化することを特長とする。この場
合、第７図とは異なり消耗した電池を個別に取り換える
ことができないので、電池としては充電可能な二次電池
が望ましい。コンデンサは通常のＬＳＩプロセスで容易
に作れることは明らかである。電源コンデンサの容量は
、後述の超低電力メモリとの関連で詳しく述べるが１０
μＦ程度でよいと考えられ、これを、例えば５００人の
５ｉ０２を用い鳩Ｏ８容量で実現すれば１ｄ以下ででき
、５インチウェーハを用いた場合ウェーハ全面積の１チ
以下である。第１１図に薄膜二次電池め構造例を示す。
リ素子７２を有するウェーハ７１内に薄膜電池７３を一
体化して製作するものである。更に他の実施例を第１０
図に示す。本実施例は、薄膜電池７３に加え電源コンデ
ンサ８０も同時に集積化することを特長とする。この場
合、第７図とは異なり消耗した電池を個別に取り換える
ことができないので、電池としては充電可能な二次電池
が望ましい。コンデンサは通常のＬＳＩプロセスで容易
に作れることは明らかである。電源コンデンサの容量は
、後述の超低電力メモリとの関連で詳しく述べるが１０
μＦ程度でよいと考えられ、これを、例えば５００人の
５ｉ０２を用い鳩Ｏ８容量で実現すれば１ｄ以下ででき
、５インチウェーハを用いた場合ウェーハ全面積の１チ
以下である。第１１図に薄膜二次電池め構造例を示す。
Ｓｉ基板９１、フィールド酸化膜９２の上に薄膜電池を
構成した例である。９３は正極で材料としてはＴｉＳ２
．９４は固体電解質であシ材料としては、Ｌｊ４Ｓｊ０
４とＬｊ３ＰＯ４との固溶体、９５は負極でＬｉもしく
はＬｔＡｚ合金、９６は集電体でありＮｉが適する。９
７は、保護膜であり８１！ＩＮ４等である。
構成した例である。９３は正極で材料としてはＴｉＳ２
．９４は固体電解質であシ材料としては、Ｌｊ４Ｓｊ０
４とＬｊ３ＰＯ４との固溶体、９５は負極でＬｉもしく
はＬｔＡｚ合金、９６は集電体でありＮｉが適する。９
７は、保護膜であり８１！ＩＮ４等である。
以上は、比較的大容量の半導体ファイルメモリについて
本発明による実施例を示してきた。一方では、オフィス
オートメーションさらにはパーソナルオートメーション
が進んでくると個人用の持運びが容易で簡易形の比較的
小容量（０，５〜２ＭＢ程度）のパーソナルファイルが
必要となる。
本発明による実施例を示してきた。一方では、オフィス
オートメーションさらにはパーソナルオートメーション
が進んでくると個人用の持運びが容易で簡易形の比較的
小容量（０，５〜２ＭＢ程度）のパーソナルファイルが
必要となる。
この用途に適する本発明の他の実施例を第１３図に示す
。メモリ素子１０１、メモリ制御回路素子１０２、コン
デンサ１０３、薄膜電池１０４を薄いプラスチックカー
ド１０５（名刺大程度の大きさ）内に実装した例である
。点線で示した部分は、全層配線（一部のみ示す）％
１０６は接続端子である。このうち１０８は外部電源用
の端子である。
。メモリ素子１０１、メモリ制御回路素子１０２、コン
デンサ１０３、薄膜電池１０４を薄いプラスチックカー
ド１０５（名刺大程度の大きさ）内に実装した例である
。点線で示した部分は、全層配線（一部のみ示す）％
１０６は接続端子である。このうち１０８は外部電源用
の端子である。
本カードをカード入出力装置に挿入することによりメモ
リのアクセスが行なわれる。このとき端子１０８から配
線１０７を介して外部電源が各部を供給されるとともに
薄膜電池１０４にも供給され、これにより薄膜電池１０
４は自動的に充電される。
リのアクセスが行なわれる。このとき端子１０８から配
線１０７を介して外部電源が各部を供給されるとともに
薄膜電池１０４にも供給され、これにより薄膜電池１０
４は自動的に充電される。
メモリ素子１０２と制御回路素子１０３は、チップキャ
リアで実装されているが他の方法、例えばテープキャリ
アを用いてもよい。本発明を可能とするものは、一つは
高性能の薄膜電池であり、他の一つは、前述の極低電力
のメモリ素子であることは言うまでもない。
リアで実装されているが他の方法、例えばテープキャリ
アを用いてもよい。本発明を可能とするものは、一つは
高性能の薄膜電池であり、他の一つは、前述の極低電力
のメモリ素子であることは言うまでもない。
以上本発明によれば、従来形の磁性媒体を用いた不揮発
性ディスクファイルに対し以下の利点を有する不揮発性
の半導体ファイルメモリが実現できる。すなわち、低消
費電力、高速かつ機械的可動部がなく信頼性が高い点で
ある。
性ディスクファイルに対し以下の利点を有する不揮発性
の半導体ファイルメモリが実現できる。すなわち、低消
費電力、高速かつ機械的可動部がなく信頼性が高い点で
ある。
第１図は本発明の一実施例の回路図、第２図は従来の基
板バイアス電圧発生回路、第３図はメモリセルのリフレ
ッシュ時間の温度特性図、第４図は上記実施におけ′る
リフレッシュタイマの基本回路図とその動作波形図、第
５図、第６図はリフレッシュタイマの具体的回路図とそ
の動作波形図、第 １ 図 ＩＦＬ１Ｐｇμ″１帖甲信号 １２ 図 力 ３ 図 メモリー！ｙ−７アラ五万し 頂 乙 図 ＋ Ｔヒｅｆ “ 菖 ７ 図 第 ３ 図 第 ｑ 図 χ ／θ 区 第 １１ 図 第 １２ 図
板バイアス電圧発生回路、第３図はメモリセルのリフレ
ッシュ時間の温度特性図、第４図は上記実施におけ′る
リフレッシュタイマの基本回路図とその動作波形図、第
５図、第６図はリフレッシュタイマの具体的回路図とそ
の動作波形図、第 １ 図 ＩＦＬ１Ｐｇμ″１帖甲信号 １２ 図 力 ３ 図 メモリー！ｙ−７アラ五万し 頂 乙 図 ＋ Ｔヒｅｆ “ 菖 ７ 図 第 ３ 図 第 ｑ 図 χ ／θ 区 第 １１ 図 第 １２ 図
Claims (1)
- 【特許請求の範囲】 １、ダイナミック形メモリ素子、リフレッシュアドレス
レジスタおよびリフレッシュタイマよりなるリフレッシ
ュ制御回路と電池にて構成された不揮発性メモリ装置。 ２、該リフレッシュタイマは、メモリセルの情報保持時
間に比例した周期でリフレッシュ動作を起動することを
特徴とする特許請求範囲第１項記載の不揮発性メモリ装
置。 ３、メモリセルの情報保持時間を検出する手段として、
メモリセルからのリーク電流による電位変化を検出する
回路を具備したことを特徴とする特許請求範囲第１項記
載の不揮発性メモ婁装置。 ４、該電池として充電可能な二次電池を使用し、該二次
電池は、外部電源使用時に、充電可能であるよう構成さ
れたことを特徴とする特許請求範囲第１項記載の不揮発
性半導体装置。 ５、該電池として薄膜Ｌｉ電池を用い１，１ウエーハ上
に電池、上記制御回路および１個もしくは複数のダイナ
ミック形メモリ素子を集積化したことを特徴とする特許
請求範囲第１項記載の不揮発性半導体装置。 ６、メモリセルとして１トランジスタ形のメモリセルを
用い、周辺回路を０Ｍ０８回路で構成したことを特徴と
する特許請求範囲第１項記載の不揮発性メモリ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58099341A JPS59227090A (ja) | 1983-06-06 | 1983-06-06 | 不揮発性メモリ装置 |
| EP19900107554 EP0385516A3 (en) | 1983-06-06 | 1984-05-24 | Memory |
| EP84105954A EP0128427A3 (en) | 1983-06-06 | 1984-05-24 | Semiconductor memory having circuit effecting refresh on variable cycles |
| KR1019840002996A KR930001651B1 (ko) | 1983-06-06 | 1984-05-30 | 가변 사이클로 리프레시를 행하는 회로를 갖는 반도체 메모리 |
| CA000455996A CA1222050A (en) | 1983-06-06 | 1984-06-06 | Memory system |
| US06/617,919 US4672586A (en) | 1983-06-06 | 1984-06-06 | Semiconductor memory having circuit effecting refresh on variable cycles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58099341A JPS59227090A (ja) | 1983-06-06 | 1983-06-06 | 不揮発性メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59227090A true JPS59227090A (ja) | 1984-12-20 |
Family
ID=14244914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58099341A Pending JPS59227090A (ja) | 1983-06-06 | 1983-06-06 | 不揮発性メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4672586A (ja) |
| EP (2) | EP0128427A3 (ja) |
| JP (1) | JPS59227090A (ja) |
| KR (1) | KR930001651B1 (ja) |
| CA (1) | CA1222050A (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6150287A (ja) * | 1984-08-20 | 1986-03-12 | Toshiba Corp | ダイナミツクメモリの自動リフレツシユ制御回路 |
| US4985870A (en) * | 1986-07-02 | 1991-01-15 | Dallas Semiconductor Corporation | Apparatus for connecting electronic modules containing integrated circuits and backup batteries |
| FR2608804B1 (fr) * | 1986-12-22 | 1991-10-31 | Matra Communication | Module d'extension pour terminal de teleinformatique |
| GB8801472D0 (en) * | 1988-01-22 | 1988-02-24 | Int Computers Ltd | Dynamic random-access memory |
| US5144586A (en) * | 1988-12-22 | 1992-09-01 | Dallas Semiconductor Corporation | Apparatus and method for connecting electronic modules containing integrated circuits and backup batteries |
| US5430681A (en) * | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
| KR900019010A (ko) * | 1989-05-08 | 1990-12-22 | 와따나베 히로시 | 메모리 카트리지 및 메모리 제어방법 |
| JP2614514B2 (ja) * | 1989-05-19 | 1997-05-28 | 三菱電機株式会社 | ダイナミック・ランダム・アクセス・メモリ |
| AU7310291A (en) * | 1990-01-19 | 1991-08-05 | Dallas Semiconductor Corporation | Serial dram controller with transparent refresh |
| DE69113153T2 (de) * | 1990-07-11 | 1996-06-13 | Hitachi Ltd | Digitales Informationssystem. |
| KR920022293A (ko) * | 1991-05-16 | 1992-12-19 | 김광호 | 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치 |
| IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
| JP2998944B2 (ja) * | 1991-12-19 | 2000-01-17 | シャープ株式会社 | リングオシレータ |
| US5781784A (en) * | 1992-07-09 | 1998-07-14 | Zilog, Inc. | Dynamic power management of solid state memories |
| JP3214107B2 (ja) * | 1992-11-09 | 2001-10-02 | 富士電機株式会社 | 電池搭載集積回路装置 |
| JPH07141865A (ja) * | 1993-06-28 | 1995-06-02 | Mitsubishi Electric Corp | 発振回路および半導体記憶装置 |
| US6379835B1 (en) | 1999-01-12 | 2002-04-30 | Morgan Adhesives Company | Method of making a thin film battery |
| US8431264B2 (en) | 2002-08-09 | 2013-04-30 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US8394522B2 (en) | 2002-08-09 | 2013-03-12 | Infinite Power Solutions, Inc. | Robust metal film encapsulation |
| US8236443B2 (en) | 2002-08-09 | 2012-08-07 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US8021778B2 (en) | 2002-08-09 | 2011-09-20 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
| US20070264564A1 (en) | 2006-03-16 | 2007-11-15 | Infinite Power Solutions, Inc. | Thin film battery on an integrated circuit or circuit board and method thereof |
| US8445130B2 (en) | 2002-08-09 | 2013-05-21 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US7993773B2 (en) | 2002-08-09 | 2011-08-09 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
| US8404376B2 (en) | 2002-08-09 | 2013-03-26 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US8728285B2 (en) | 2003-05-23 | 2014-05-20 | Demaray, Llc | Transparent conductive oxides |
| US7959769B2 (en) | 2004-12-08 | 2011-06-14 | Infinite Power Solutions, Inc. | Deposition of LiCoO2 |
| EP1825545B1 (en) | 2004-12-08 | 2009-11-04 | Symmorphix, Inc. | Deposition of licoo2 |
| KR100702031B1 (ko) * | 2006-02-22 | 2007-03-30 | 삼성전자주식회사 | 배터리 결합 반도체소자 |
| US8062708B2 (en) | 2006-09-29 | 2011-11-22 | Infinite Power Solutions, Inc. | Masking of and material constraint for depositing battery layers on flexible substrates |
| US8197781B2 (en) | 2006-11-07 | 2012-06-12 | Infinite Power Solutions, Inc. | Sputtering target of Li3PO4 and method for producing same |
| CN101903560B (zh) | 2007-12-21 | 2014-08-06 | 无穷动力解决方案股份有限公司 | 用于电解质膜的溅射靶的方法 |
| US8268488B2 (en) | 2007-12-21 | 2012-09-18 | Infinite Power Solutions, Inc. | Thin film electrolyte for thin film batteries |
| KR101606183B1 (ko) | 2008-01-11 | 2016-03-25 | 사푸라스트 리써치 엘엘씨 | 박막 배터리 및 기타 소자를 위한 박막 캡슐화 |
| US8350519B2 (en) | 2008-04-02 | 2013-01-08 | Infinite Power Solutions, Inc | Passive over/under voltage control and protection for energy storage devices associated with energy harvesting |
| KR102155933B1 (ko) | 2008-08-11 | 2020-09-14 | 사푸라스트 리써치 엘엘씨 | 전자기 에너지를 수확하기 위한 일체형 컬렉터 표면을 갖는 에너지 디바이스 및 전자기 에너지를 수확하는 방법 |
| WO2010030743A1 (en) | 2008-09-12 | 2010-03-18 | Infinite Power Solutions, Inc. | Energy device with integral conductive surface for data communication via electromagnetic energy and method thereof |
| WO2010042594A1 (en) | 2008-10-08 | 2010-04-15 | Infinite Power Solutions, Inc. | Environmentally-powered wireless sensor module |
| KR101575812B1 (ko) * | 2009-01-21 | 2015-12-09 | 삼성전자주식회사 | 자가전원 반도체 장치를 갖는 데이터 저장장치 |
| DE102009020731A1 (de) | 2009-05-11 | 2010-11-25 | Continental Automotive Gmbh | Verfahren und Steuereinheit zum Betreiben eines flüchtigen Speichers, Schaltungsanordnung und Fahrtenschreiber |
| CN102576828B (zh) | 2009-09-01 | 2016-04-20 | 萨普拉斯特研究有限责任公司 | 具有集成薄膜电池的印刷电路板 |
| US20110300432A1 (en) | 2010-06-07 | 2011-12-08 | Snyder Shawn W | Rechargeable, High-Density Electrochemical Device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3705392A (en) * | 1971-09-07 | 1972-12-05 | Texas Instruments Inc | Mos dynamic memory |
| US3859638A (en) * | 1973-05-31 | 1975-01-07 | Intersil Inc | Non-volatile memory unit with automatic standby power supply |
| DE2654403A1 (de) * | 1976-12-01 | 1978-07-13 | Honeywell Inf Systems | Schaltungsanordnung zur erzeugung einer vorspannung fuer eine gruppe von speicherelementen |
| US4209710A (en) * | 1978-06-27 | 1980-06-24 | Honeywell Inc. | Battery back-up regulator |
| US4214172A (en) * | 1979-02-15 | 1980-07-22 | Telxon Corporation | Interlock for power sources in data processing apparatus |
| JPS57109183A (en) * | 1980-12-26 | 1982-07-07 | Hitachi Ltd | Non-volatile memory |
| JPS5956291A (ja) * | 1982-09-24 | 1984-03-31 | Hitachi Ltd | Ｍｏｓ記憶装置 |
| US4492876A (en) * | 1983-07-18 | 1985-01-08 | At&T Bell Laboratories | Power supply switching arrangement |
-
1983
- 1983-06-06 JP JP58099341A patent/JPS59227090A/ja active Pending
-
1984
- 1984-05-24 EP EP84105954A patent/EP0128427A3/en not_active Withdrawn
- 1984-05-24 EP EP19900107554 patent/EP0385516A3/en not_active Withdrawn
- 1984-05-30 KR KR1019840002996A patent/KR930001651B1/ko not_active IP Right Cessation
- 1984-06-06 CA CA000455996A patent/CA1222050A/en not_active Expired
- 1984-06-06 US US06/617,919 patent/US4672586A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR850000726A (ko) | 1985-03-09 |
| CA1222050A (en) | 1987-05-19 |
| EP0128427A3 (en) | 1988-06-15 |
| EP0385516A2 (en) | 1990-09-05 |
| EP0128427A2 (en) | 1984-12-19 |
| EP0385516A3 (en) | 1991-03-20 |
| KR930001651B1 (ko) | 1993-03-08 |
| US4672586A (en) | 1987-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59227090A (ja) | 不揮発性メモリ装置 | |
| US6990031B2 (en) | Semiconductor memory device control method and semiconductor memory device | |
| US7266034B2 (en) | Data recording device | |
| USRE43223E1 (en) | Dynamic memory management | |
| US20070171745A1 (en) | BLEQ driving circuit in semiconductor memory device | |
| JPH09288897A (ja) | 電圧供給回路 | |
| CN100433191C (zh) | 静态随机访问存储器的低电压操作 | |
| JPH0693253B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| US6404690B2 (en) | Refresh drive circuit for a DRAM | |
| JPH0935488A (ja) | 不揮発性記憶装置 | |
| JPS58158096A (ja) | ダイナミツクランダムアクセスメモリ用の検知・回復回路 | |
| US6560154B1 (en) | Semiconductor integrated circuit device | |
| JPS6225224B2 (ja) | ||
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| JPH05205465A (ja) | 半導体メモリ装置 | |
| JP3047246B2 (ja) | Ｄｒａｍバッテリバックアップ方法 | |
| US20030214871A1 (en) | Semiconductor memory device requiring refresh | |
| JPS5839117A (ja) | Ｍｏｓトランジスタ駆動回路 | |
| US20040210710A1 (en) | Method for adaptive control of DRAM refresh interval | |
| JPS57111879A (en) | Semiconductor storage device | |
| JPH07141884A (ja) | 半導体記憶装置 | |
| JPS6161293A (ja) | ダイナミツクメモリ装置 | |
| JPH0214560A (ja) | ダイナミック型半導体記憶装置 | |
| JPH04195992A (ja) | 半導体記憶装置 | |
| JPS60140412A (ja) | メモリバツクアツプ回路 |