JP3220595B2 - バックアップ電源付きｉｃメモリカード - Google Patents
バックアップ電源付きｉｃメモリカードInfo
- Publication number
- JP3220595B2 JP3220595B2 JP15371494A JP15371494A JP3220595B2 JP 3220595 B2 JP3220595 B2 JP 3220595B2 JP 15371494 A JP15371494 A JP 15371494A JP 15371494 A JP15371494 A JP 15371494A JP 3220595 B2 JP3220595 B2 JP 3220595B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- battery
- battery detection
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明はパーソナルコンピュー
タなどの情報処理装置に使用されるバックアップ電源付
きＩＣメモリカードに関し、特にＳＲＡＭ（ＳＴＡＴＩ
Ｃ ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥＭＯＲＹ）を搭載
したＩＣメモリカードの内部バックアップ電源とパーソ
ナルコンピュータなどから供給される外部電源を切り換
える機能を有するバックアップ電源付きＩＣメモリカー
ドに関する。
タなどの情報処理装置に使用されるバックアップ電源付
きＩＣメモリカードに関し、特にＳＲＡＭ（ＳＴＡＴＩ
Ｃ ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥＭＯＲＹ）を搭載
したＩＣメモリカードの内部バックアップ電源とパーソ
ナルコンピュータなどから供給される外部電源を切り換
える機能を有するバックアップ電源付きＩＣメモリカー
ドに関する。
【０００２】
【従来の技術】パーソナルコンピュータなどの情報処理
装置に使用されるバックアップ電源付きＩＣメモリカー
ドは電源切断後も記憶内容を保持できるメモリ要素であ
る。バックアップ電源付きＩＣメモリカードは、ＳＲＡ
Ｍ（ＳＴＡＴＩＣ ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥＭ
ＯＲＹ）を搭載し、バックアップ電源として内部にバッ
テリーを有する。パーソナルコンピュータなどの情報処
理装置から供給される外部電源が切断された際にはバッ
クアップ電源をＳＲＡＭに供給しその記憶内容を保持す
る。即ち装着されたパーソナルコンピュータなどからＩ
Ｃメモリカードに供給される外部電源を検知し、この外
部電源が所定のしきい値電圧以上と判断された場合には
外部電源をＳＲＡＭに供給する。一方外部電源が所定し
きい値電圧を下回った場合はＳＲＡＭにバックアップ電
源を供給して記憶内容を保持する。またバックアップ電
源を構成するバッテリー電圧を検出し、検出信号をパー
ソナルコンピュータなどに供給する。従来のバックアッ
プ電源付きＩＣメモリカードの場合、電源切り換えのし
きい値電圧の微調整およびバッテリー検出電圧の設定は
電源ＩＣの外付け抵抗によっておこなっていた。以下こ
れについて説明する。
装置に使用されるバックアップ電源付きＩＣメモリカー
ドは電源切断後も記憶内容を保持できるメモリ要素であ
る。バックアップ電源付きＩＣメモリカードは、ＳＲＡ
Ｍ（ＳＴＡＴＩＣ ＲＡＮＤＯＭ ＡＣＣＥＳＳ ＭＥＭ
ＯＲＹ）を搭載し、バックアップ電源として内部にバッ
テリーを有する。パーソナルコンピュータなどの情報処
理装置から供給される外部電源が切断された際にはバッ
クアップ電源をＳＲＡＭに供給しその記憶内容を保持す
る。即ち装着されたパーソナルコンピュータなどからＩ
Ｃメモリカードに供給される外部電源を検知し、この外
部電源が所定のしきい値電圧以上と判断された場合には
外部電源をＳＲＡＭに供給する。一方外部電源が所定し
きい値電圧を下回った場合はＳＲＡＭにバックアップ電
源を供給して記憶内容を保持する。またバックアップ電
源を構成するバッテリー電圧を検出し、検出信号をパー
ソナルコンピュータなどに供給する。従来のバックアッ
プ電源付きＩＣメモリカードの場合、電源切り換えのし
きい値電圧の微調整およびバッテリー検出電圧の設定は
電源ＩＣの外付け抵抗によっておこなっていた。以下こ
れについて説明する。
【０００３】図１３は従来のバックアップ電源付きＩＣ
メモリカードの構成を示すブロック図である。ＩＣメモ
リカード１０は、バックアップ電源を構成する内部バッ
クアップ用バッテリー１９、外部電源とバックアップ電
源の間を切り換える電源ＩＣ７ａ、ＳＲＡＭなどを含む
電源ＩＣ以外のＩＣ４５を備える。このＩＣメモリカー
ド１０において、外部電源とバックアップ電源の切り換
えは電源ＩＣ７ａによって次のように行われる。
メモリカードの構成を示すブロック図である。ＩＣメモ
リカード１０は、バックアップ電源を構成する内部バッ
クアップ用バッテリー１９、外部電源とバックアップ電
源の間を切り換える電源ＩＣ７ａ、ＳＲＡＭなどを含む
電源ＩＣ以外のＩＣ４５を備える。このＩＣメモリカー
ド１０において、外部電源とバックアップ電源の切り換
えは電源ＩＣ７ａによって次のように行われる。
【０００４】パーソナルコンピュータなどから供給され
る外部電源はコネクタを介して電源ＩＣ７ａのＶＩＮ端
子に供給され、電源ＩＣ７ａの内部においてＶＩＮ端子
と接地端子ＧＮＤの間に接続された抵抗４２、４３で分
圧されて分圧電圧が電圧検出器４４に供給される。電圧
検出器４４によって検出される電圧が所定値以上の場
合、電源ＩＣ７ａはＶＯＵＴ端子を介して外部電源をＳ
ＲＡＭなどを含む電源ＩＣ以外のＩＣ４５に供給する。
一方電圧検出器４４による検出電圧が所定値を下回った
場合、電源ＩＣ７ａは内部バックアップ用バッテリー１
９から供給される電圧をＶＯＵＴ端子を介して電源ＩＣ
以外のＩＣ４５に供給する。
る外部電源はコネクタを介して電源ＩＣ７ａのＶＩＮ端
子に供給され、電源ＩＣ７ａの内部においてＶＩＮ端子
と接地端子ＧＮＤの間に接続された抵抗４２、４３で分
圧されて分圧電圧が電圧検出器４４に供給される。電圧
検出器４４によって検出される電圧が所定値以上の場
合、電源ＩＣ７ａはＶＯＵＴ端子を介して外部電源をＳ
ＲＡＭなどを含む電源ＩＣ以外のＩＣ４５に供給する。
一方電圧検出器４４による検出電圧が所定値を下回った
場合、電源ＩＣ７ａは内部バックアップ用バッテリー１
９から供給される電圧をＶＯＵＴ端子を介して電源ＩＣ
以外のＩＣ４５に供給する。
【０００５】図１３のＩＣメモリカード１０において外
部電源とバックアップ電源を切り換えるしきい値電圧の
設定値を調節する必要が場合、外付け分圧抵抗３、４を
ＶＩＮ端子と接地端子ＧＮＤの間に電源ＩＣ７ａの外部
から接続する。外付け分圧抵抗３、４にの分圧点は電源
ＩＣ７ａのＶＳ端子を介して抵抗４２、４３の分圧点に
接続され、電圧検出器４４に供給される電圧を変更し、
これによって電源切り換えのしきい値電圧を微調整す
る。
部電源とバックアップ電源を切り換えるしきい値電圧の
設定値を調節する必要が場合、外付け分圧抵抗３、４を
ＶＩＮ端子と接地端子ＧＮＤの間に電源ＩＣ７ａの外部
から接続する。外付け分圧抵抗３、４にの分圧点は電源
ＩＣ７ａのＶＳ端子を介して抵抗４２、４３の分圧点に
接続され、電圧検出器４４に供給される電圧を変更し、
これによって電源切り換えのしきい値電圧を微調整す
る。
【０００６】一方電源ＩＣ７ａのＶＲＥＦ１端子、ＶＲ
ＥＦ２端子は、電源ＩＣ７ａ内部に設けられたバッテリ
ー電圧検出器（図示せず）に接続されている。内部バッ
クアップ用バッテリー１９の供給するバックアップ電源
電圧は外付け分圧抵抗２７、２８、２９によって分圧さ
れ、各分圧値がＶＲＥＦ１端子、ＶＲＥＦ２端子に供給
される。これによりパーソナルコンピュータなどは内部
バックアップ用バッテリー１９の消耗を検知する事がで
きる。電源ＩＣ７ａはＶＲＥＦ１端子の電圧が所定値以
下になるとＢＶＤ１端子からＬレベル信号をパーソナル
コンピュータなどに供給する。またＶＲＥＦ２端子の電
圧が所定値以下になるとＢＶＤ２端子からＬレベル信号
をパーソナルコンピュータなどに供給する。
ＥＦ２端子は、電源ＩＣ７ａ内部に設けられたバッテリ
ー電圧検出器（図示せず）に接続されている。内部バッ
クアップ用バッテリー１９の供給するバックアップ電源
電圧は外付け分圧抵抗２７、２８、２９によって分圧さ
れ、各分圧値がＶＲＥＦ１端子、ＶＲＥＦ２端子に供給
される。これによりパーソナルコンピュータなどは内部
バックアップ用バッテリー１９の消耗を検知する事がで
きる。電源ＩＣ７ａはＶＲＥＦ１端子の電圧が所定値以
下になるとＢＶＤ１端子からＬレベル信号をパーソナル
コンピュータなどに供給する。またＶＲＥＦ２端子の電
圧が所定値以下になるとＢＶＤ２端子からＬレベル信号
をパーソナルコンピュータなどに供給する。
【０００７】ここで電源ＩＣ７ａのＶＲＥＦ１端子、Ｖ
ＲＥＦ２端子に印加される電圧の内部バックアップ用バ
ッテリー１９の電圧に対する比率は、外付け分圧抵抗２
７、２８、２９の抵抗値の比によって決定され、ＶＲＥ
Ｆ２端子に印加される電圧はＶＲＥＦ１端子に印加され
る電圧よりも大きい。従ってＢＶＤ１端子、ＢＶＤ２端
子からはそれぞれ互いに異なるレベルの第１、第２バッ
テリー電圧レベル検出信号が出力される。また外付け分
圧抵抗２７、２８、２９を付け換える事によりこれらの
第１、第２バッテリー検出電圧を変更する事ができる。
ＲＥＦ２端子に印加される電圧の内部バックアップ用バ
ッテリー１９の電圧に対する比率は、外付け分圧抵抗２
７、２８、２９の抵抗値の比によって決定され、ＶＲＥ
Ｆ２端子に印加される電圧はＶＲＥＦ１端子に印加され
る電圧よりも大きい。従ってＢＶＤ１端子、ＢＶＤ２端
子からはそれぞれ互いに異なるレベルの第１、第２バッ
テリー電圧レベル検出信号が出力される。また外付け分
圧抵抗２７、２８、２９を付け換える事によりこれらの
第１、第２バッテリー検出電圧を変更する事ができる。
【０００８】
【発明が解決しようとする課題】このように従来のＩＣ
メモリカード１０の場合、しきい値電圧の微調整および
バッテリー検出電圧の設定は外付け分圧抵抗によってお
こなっていた。このため、ＩＣメモリカードの量産後に
電源切り換えしきい値やバッテリー検出電圧の設定値を
変更する事は殆ど不可能であった。また外付け分圧抵抗
を必要とするため部品点数がおおくなり、小型化が困難
であるという問題があった。
メモリカード１０の場合、しきい値電圧の微調整および
バッテリー検出電圧の設定は外付け分圧抵抗によってお
こなっていた。このため、ＩＣメモリカードの量産後に
電源切り換えしきい値やバッテリー検出電圧の設定値を
変更する事は殆ど不可能であった。また外付け分圧抵抗
を必要とするため部品点数がおおくなり、小型化が困難
であるという問題があった。
【０００９】この発明は以上のような問題点を解消する
ためになされたものであり、電源切り換えしきい値電圧
を、パーソナルコンピュータなどの情報処理装置の側か
ら容易に調節できるバックアップ電源付きＩＣメモリカ
ードを提供する事を目的とする。またバッテリー検出電
圧も同様にパーソナルコンピュータなどの情報処理装置
の側から容易に調節できるバックアップ電源付きＩＣメ
モリカードを提供する事を目的とする。
ためになされたものであり、電源切り換えしきい値電圧
を、パーソナルコンピュータなどの情報処理装置の側か
ら容易に調節できるバックアップ電源付きＩＣメモリカ
ードを提供する事を目的とする。またバッテリー検出電
圧も同様にパーソナルコンピュータなどの情報処理装置
の側から容易に調節できるバックアップ電源付きＩＣメ
モリカードを提供する事を目的とする。
【００１０】
【課題を解決するための手段】請求項１記載のこの発明
に係るバックアップ電源付きＩＣメモリカードは、パー
ソナルコンピュータなどの情報処理装置に装着されるバ
ックアップ電源付きＩＣメモリカードであって、揮発性
のメモリと、内部バックアップ用バッテリーと、前記情
報処理装置から受信されたしきい値データを記憶するし
きい値レジスタと、前記しきい値レジスタに記憶された
前記しきい値データに対応する電源切り換え調整信号を
発生する電源切り換え調整信号発生手段と、前記情報処
理装置から供給される外部電源がしきい値以下に成った
場合に前記揮発性メモリに前記内部バックアップ用バッ
テリーからバックアップ電源を供給する電源回路であっ
て、前記電源切り換え調整信号に応答して前記しきい値
を調節する電源回路と、を備える。
に係るバックアップ電源付きＩＣメモリカードは、パー
ソナルコンピュータなどの情報処理装置に装着されるバ
ックアップ電源付きＩＣメモリカードであって、揮発性
のメモリと、内部バックアップ用バッテリーと、前記情
報処理装置から受信されたしきい値データを記憶するし
きい値レジスタと、前記しきい値レジスタに記憶された
前記しきい値データに対応する電源切り換え調整信号を
発生する電源切り換え調整信号発生手段と、前記情報処
理装置から供給される外部電源がしきい値以下に成った
場合に前記揮発性メモリに前記内部バックアップ用バッ
テリーからバックアップ電源を供給する電源回路であっ
て、前記電源切り換え調整信号に応答して前記しきい値
を調節する電源回路と、を備える。
【００１１】請求項２記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記電源切り換え調
整信号発生手段は、前記外部電源と接地端子の間に接続
された外付け分圧抵抗と、前記外付け分圧抵抗と直列に
接続されたトランジスタと、前記しきい値レジスタに記
憶されたディジタル値しきい値データを、対応するアナ
ログ信号に変換し、変換後のアナログ信号を前記トラン
ジスタの制御端子に印加して前記トランジスタの抵抗値
を調節するＤ／Ａコンバータと、を備え、前記電源切り
換え調整信号は前記トランジスタと前記外付け分圧抵抗
の接続点から得られる。
プ電源付きＩＣメモリカードでは、前記電源切り換え調
整信号発生手段は、前記外部電源と接地端子の間に接続
された外付け分圧抵抗と、前記外付け分圧抵抗と直列に
接続されたトランジスタと、前記しきい値レジスタに記
憶されたディジタル値しきい値データを、対応するアナ
ログ信号に変換し、変換後のアナログ信号を前記トラン
ジスタの制御端子に印加して前記トランジスタの抵抗値
を調節するＤ／Ａコンバータと、を備え、前記電源切り
換え調整信号は前記トランジスタと前記外付け分圧抵抗
の接続点から得られる。
【００１２】請求項３記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記外付け分圧抵抗
は２個の直列に接続された抵抗を含み、前記トランジス
タは前記２個の抵抗の間に接続される。
プ電源付きＩＣメモリカードでは、前記外付け分圧抵抗
は２個の直列に接続された抵抗を含み、前記トランジス
タは前記２個の抵抗の間に接続される。
【００１３】請求項４記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記バックアップ電
源付きＩＣメモリカードは更に前記バックアップ電源付
きＩＣメモリカードの設定値を記憶するアトリビュート
メモリと、前記情報処理装置から送信された前記しきい
値データを前記アトリビュートメモリに書き込む制御回
路手段と、前記制御回路手段によって前記アトリビュー
トメモリに前記しきい値データが書き込まれた後、最初
に前記情報処理装置の電源が投入された場合に、前記ア
トリビュートメモリに記憶されたしきい値データを前記
しきい値レジスタに読み込むしきい値データ読み込み手
段と、を備える。
プ電源付きＩＣメモリカードでは、前記バックアップ電
源付きＩＣメモリカードは更に前記バックアップ電源付
きＩＣメモリカードの設定値を記憶するアトリビュート
メモリと、前記情報処理装置から送信された前記しきい
値データを前記アトリビュートメモリに書き込む制御回
路手段と、前記制御回路手段によって前記アトリビュー
トメモリに前記しきい値データが書き込まれた後、最初
に前記情報処理装置の電源が投入された場合に、前記ア
トリビュートメモリに記憶されたしきい値データを前記
しきい値レジスタに読み込むしきい値データ読み込み手
段と、を備える。
【００１４】請求項５記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記しきい値データ
読み込み手段は、前記アトリビュートメモリに前記しき
い値データが書き込まれた時にセットされるリセットフ
ラグと、前記情報処理装置が投入された時に前記リセッ
トフラグがセットされており、かつ前記内部バックアッ
プ用バッテリーが検出された場合にライト信号を発生し
て前記アトリビュートメモリに記憶されたしきい値デー
タを前記しきい値レジスタに読み込ませるライト信号発
生手段と、を備える。
プ電源付きＩＣメモリカードでは、前記しきい値データ
読み込み手段は、前記アトリビュートメモリに前記しき
い値データが書き込まれた時にセットされるリセットフ
ラグと、前記情報処理装置が投入された時に前記リセッ
トフラグがセットされており、かつ前記内部バックアッ
プ用バッテリーが検出された場合にライト信号を発生し
て前記アトリビュートメモリに記憶されたしきい値デー
タを前記しきい値レジスタに読み込ませるライト信号発
生手段と、を備える。
【００１５】請求項６記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記しきい値レジス
タはライトプロテクトフラグを備え、前記ライト信号発
生手段は、前記情報処理装置が投入された時に前記ライ
トプロテクトフラグがセットされている場合に、ライト
信号の発生抑制して前記アトリビュートメモリから前記
しきい値レジスタへのしきい値データの読み込みを禁止
する。
プ電源付きＩＣメモリカードでは、前記しきい値レジス
タはライトプロテクトフラグを備え、前記ライト信号発
生手段は、前記情報処理装置が投入された時に前記ライ
トプロテクトフラグがセットされている場合に、ライト
信号の発生抑制して前記アトリビュートメモリから前記
しきい値レジスタへのしきい値データの読み込みを禁止
する。
【００１６】請求項７記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記バックアップ電
源付きＩＣメモリカードは、前記情報処理装置から受信
されたデータ書込み信号を直接、前記しきい値レジスタ
に入力する手段と、前記データ書込み信号と同時に前記
情報処理装置から受信された前記しきい値データを前記
しきい値レジスタに直接、書き込む手段と、を備える。
プ電源付きＩＣメモリカードでは、前記バックアップ電
源付きＩＣメモリカードは、前記情報処理装置から受信
されたデータ書込み信号を直接、前記しきい値レジスタ
に入力する手段と、前記データ書込み信号と同時に前記
情報処理装置から受信された前記しきい値データを前記
しきい値レジスタに直接、書き込む手段と、を備える。
【００１７】請求項８記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードは、パーソナルコンピュー
タなどの情報処理装置に装着されるバックアップ電源付
きＩＣメモリカードであって、揮発性のメモリと、内部
バックアップ用バッテリーと、前記情報処理装置から受
信されたバッテリー検出電圧データを記憶するバッテリ
ー検出レジスタと、前記バッテリー検出レジスタに記憶
された前記バッテリー検出電圧データに対応するバッテ
リー検出基準電圧信号を発生するバッテリー検出基準電
圧信号発生手段と、前記情報処理装置から供給される外
部電源が所定のしきい値以下に成った場合に前記揮発性
メモリに前記内部バックアップ用バッテリーからバック
アップ電源を供給し、また、前記内部バックアップ用バ
ッテリーから供給されるバックアップ電源が所定バッテ
リー電圧以下と成った場合に前記情報処理装置にバッテ
リー信号を出力する電源回路であって、前記バッテリー
検出基準電圧信号に応答して前記バッテリー電圧を設定
する電源回路と、を備える。
プ電源付きＩＣメモリカードは、パーソナルコンピュー
タなどの情報処理装置に装着されるバックアップ電源付
きＩＣメモリカードであって、揮発性のメモリと、内部
バックアップ用バッテリーと、前記情報処理装置から受
信されたバッテリー検出電圧データを記憶するバッテリ
ー検出レジスタと、前記バッテリー検出レジスタに記憶
された前記バッテリー検出電圧データに対応するバッテ
リー検出基準電圧信号を発生するバッテリー検出基準電
圧信号発生手段と、前記情報処理装置から供給される外
部電源が所定のしきい値以下に成った場合に前記揮発性
メモリに前記内部バックアップ用バッテリーからバック
アップ電源を供給し、また、前記内部バックアップ用バ
ッテリーから供給されるバックアップ電源が所定バッテ
リー電圧以下と成った場合に前記情報処理装置にバッテ
リー信号を出力する電源回路であって、前記バッテリー
検出基準電圧信号に応答して前記バッテリー電圧を設定
する電源回路と、を備える。
【００１８】請求項９記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、前記バッテリー検出
基準電圧信号発生手段は、前記外部電源と接地端子の間
に接続された外付け分圧抵抗と、前記外付け分圧抵抗と
直列に接続されたトランジスタと、前記バッテリー検出
レジスタに記憶されたディジタル値バッテリー検出電圧
データを、対応するアナログ信号に変換し、変換後のア
ナログ信号を前記トランジスタの制御端子に印加して前
記トランジスタの抵抗値を調節するＤ／Ａコンバータ
と、を備え、前記バッテリー検出基準電圧信号は前記ト
ランジスタと前記外付け分圧抵抗の接続点から得られ
る。
プ電源付きＩＣメモリカードでは、前記バッテリー検出
基準電圧信号発生手段は、前記外部電源と接地端子の間
に接続された外付け分圧抵抗と、前記外付け分圧抵抗と
直列に接続されたトランジスタと、前記バッテリー検出
レジスタに記憶されたディジタル値バッテリー検出電圧
データを、対応するアナログ信号に変換し、変換後のア
ナログ信号を前記トランジスタの制御端子に印加して前
記トランジスタの抵抗値を調節するＤ／Ａコンバータ
と、を備え、前記バッテリー検出基準電圧信号は前記ト
ランジスタと前記外付け分圧抵抗の接続点から得られ
る。
【００１９】請求項１０記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出基準電圧信号は第１バッテリー検出基準電圧信号、第
２バッテリー検出基準電圧信号を含み、前記内部バック
アップ用バッテリーの供給する電源が、前記第１バッテ
リー検出基準電圧信号に対応する第１のバッテリー電圧
以下に成った時に前記電源回路は第１のバッテリー信号
を出力し、また、前記内部バックアップ用バッテリーの
供給する電源が、前記第２バッテリー検出基準電圧信号
に対応する第２のバッテリー電圧以下に成った時に前記
電源回路は第２のバッテリー信号を出力し、前記外付け
分圧抵抗は３個の直列に接続された抵抗を含み、前記ト
ランジスタは前記３個の抵抗の内の２個の間に挿入され
る。
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出基準電圧信号は第１バッテリー検出基準電圧信号、第
２バッテリー検出基準電圧信号を含み、前記内部バック
アップ用バッテリーの供給する電源が、前記第１バッテ
リー検出基準電圧信号に対応する第１のバッテリー電圧
以下に成った時に前記電源回路は第１のバッテリー信号
を出力し、また、前記内部バックアップ用バッテリーの
供給する電源が、前記第２バッテリー検出基準電圧信号
に対応する第２のバッテリー電圧以下に成った時に前記
電源回路は第２のバッテリー信号を出力し、前記外付け
分圧抵抗は３個の直列に接続された抵抗を含み、前記ト
ランジスタは前記３個の抵抗の内の２個の間に挿入され
る。
【００２０】請求項１１記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、前記バックアップ
電源付きＩＣメモリカードは更に前記バックアップ電源
付きＩＣメモリカードの設定値を記憶するアトリビュー
トメモリと、前記情報処理装置から送信された前記バッ
テリー検出電圧データを前記アトリビュートメモリに書
き込む制御回路手段と、前記制御回路手段によって前記
アトリビュートメモリに前記バッテリー検出電圧データ
が書き込まれた後、最初に前記情報処理装置の電源が投
入された場合に、前記アトリビュートメモリに記憶され
たバッテリー検出電圧データを前記バッテリー検出レジ
スタに読み込むバッテリー検出電圧データ読み込み手段
と、を備える。
ップ電源付きＩＣメモリカードでは、前記バックアップ
電源付きＩＣメモリカードは更に前記バックアップ電源
付きＩＣメモリカードの設定値を記憶するアトリビュー
トメモリと、前記情報処理装置から送信された前記バッ
テリー検出電圧データを前記アトリビュートメモリに書
き込む制御回路手段と、前記制御回路手段によって前記
アトリビュートメモリに前記バッテリー検出電圧データ
が書き込まれた後、最初に前記情報処理装置の電源が投
入された場合に、前記アトリビュートメモリに記憶され
たバッテリー検出電圧データを前記バッテリー検出レジ
スタに読み込むバッテリー検出電圧データ読み込み手段
と、を備える。
【００２１】請求項１２記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出電圧データ読み込み手段は、前記アトリビュートメモ
リに前記バッテリー検出電圧データが書き込まれた時に
セットされるリセットフラグと、前記情報処理装置が投
入された時に前記リセットフラグがセットされており、
かつ前記内部バックアップ用バッテリーが検出された場
合にライト信号を発生して前記アトリビュートメモリに
記憶されたバッテリー検出電圧データを前記バッテリー
検出レジスタに読み込ませるライト信号発生手段と、を
備える。
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出電圧データ読み込み手段は、前記アトリビュートメモ
リに前記バッテリー検出電圧データが書き込まれた時に
セットされるリセットフラグと、前記情報処理装置が投
入された時に前記リセットフラグがセットされており、
かつ前記内部バックアップ用バッテリーが検出された場
合にライト信号を発生して前記アトリビュートメモリに
記憶されたバッテリー検出電圧データを前記バッテリー
検出レジスタに読み込ませるライト信号発生手段と、を
備える。
【００２２】請求項１３記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出レジスタはライトプロテクトフラグを備え、前記ライ
ト信号発生手段は、前記情報処理装置が投入された時に
前記ライトプロテクトフラグがセットされている場合
に、ライト信号の発生抑制して前記アトリビュートメモ
リから前記バッテリー検出レジスタへのバッテリー検出
電圧データの読み込みを禁止する。
ップ電源付きＩＣメモリカードでは、前記バッテリー検
出レジスタはライトプロテクトフラグを備え、前記ライ
ト信号発生手段は、前記情報処理装置が投入された時に
前記ライトプロテクトフラグがセットされている場合
に、ライト信号の発生抑制して前記アトリビュートメモ
リから前記バッテリー検出レジスタへのバッテリー検出
電圧データの読み込みを禁止する。
【００２３】請求項１４記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、前記バックアップ
電源付きＩＣメモリカードは、前記情報処理装置から受
信されたデータ書込み信号を直接、前記バッテリー検出
レジスタに入力する手段と、前記データ書込み信号と同
時に前記情報処理装置から受信された前記バッテリー検
出電圧データを前記バッテリー検出レジスタに直接、書
き込む手段と、を備える。
ップ電源付きＩＣメモリカードでは、前記バックアップ
電源付きＩＣメモリカードは、前記情報処理装置から受
信されたデータ書込み信号を直接、前記バッテリー検出
レジスタに入力する手段と、前記データ書込み信号と同
時に前記情報処理装置から受信された前記バッテリー検
出電圧データを前記バッテリー検出レジスタに直接、書
き込む手段と、を備える。
【００２４】請求項１５記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードは、請求項１記載のＩＣ
メモリカードにおいて、前記バックアップ電源付きＩＣ
メモリカードは更に、前記情報処理装置から受信された
バッテリー検出電圧データを記憶するバッテリー検出レ
ジスタと、前記バッテリー検出レジスタに記憶された前
記バッテリー検出電圧データに対応するバッテリー検出
基準電圧信号を発生するバッテリー検出基準電圧信号発
生手段と、を備え、前記電源回路は、前記内部バックア
ップ用バッテリーから供給されるバックアップ電源が所
定バッテリー電圧以下と成った場合に前記情報処理装置
にバッテリー信号を出力する電源回路であって、前記バ
ッテリー検出基準電圧信号に応答して前記バッテリー電
圧を設定する。
ップ電源付きＩＣメモリカードは、請求項１記載のＩＣ
メモリカードにおいて、前記バックアップ電源付きＩＣ
メモリカードは更に、前記情報処理装置から受信された
バッテリー検出電圧データを記憶するバッテリー検出レ
ジスタと、前記バッテリー検出レジスタに記憶された前
記バッテリー検出電圧データに対応するバッテリー検出
基準電圧信号を発生するバッテリー検出基準電圧信号発
生手段と、を備え、前記電源回路は、前記内部バックア
ップ用バッテリーから供給されるバックアップ電源が所
定バッテリー電圧以下と成った場合に前記情報処理装置
にバッテリー信号を出力する電源回路であって、前記バ
ッテリー検出基準電圧信号に応答して前記バッテリー電
圧を設定する。
【００２５】
【作用】請求項１記載のこの発明に係るバックアップ電
源付きＩＣメモリカードにおいては、パーソナルコンピ
ュータなどの情報処理装置から受信されたしきい値デー
タをしきい値レジスタに記憶し、しきい値レジスタに記
憶されたしきい値データに従って電源切り換え調整信号
の値を調整する。この結果電源切り換えのしきい値はし
きい値レジスタに記憶されたデータに従って微調整され
る。
源付きＩＣメモリカードにおいては、パーソナルコンピ
ュータなどの情報処理装置から受信されたしきい値デー
タをしきい値レジスタに記憶し、しきい値レジスタに記
憶されたしきい値データに従って電源切り換え調整信号
の値を調整する。この結果電源切り換えのしきい値はし
きい値レジスタに記憶されたデータに従って微調整され
る。
【００２６】請求項２記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、しきい値レジ
スタに記憶されたディジタル値のしきい値データをアナ
ログ信号に変換しアナログ信号をトランジスタ（ＩＧＦ
ＥＴ）の制御端子であるゲート端子に似印加する事によ
り電源切り換え調整信号の値を調整する。
プ電源付きＩＣメモリカードにおいては、しきい値レジ
スタに記憶されたディジタル値のしきい値データをアナ
ログ信号に変換しアナログ信号をトランジスタ（ＩＧＦ
ＥＴ）の制御端子であるゲート端子に似印加する事によ
り電源切り換え調整信号の値を調整する。
【００２７】請求項３記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、電源切り換え
調整信号はトランジスタと外付け分圧抵抗の間の接続点
から得られる。
プ電源付きＩＣメモリカードにおいては、電源切り換え
調整信号はトランジスタと外付け分圧抵抗の間の接続点
から得られる。
【００２８】請求項４記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、情報処理装置
から受信されたしきい値データを一度、アトリビュート
メモリに記憶し、アトリビュートメモリへのしきい値デ
ータ書き込み後、最初に情報処理装置の電源が投入され
た時にアトリビュートメモリのしきい値データをしきい
値レジスタに読み込む。
プ電源付きＩＣメモリカードにおいては、情報処理装置
から受信されたしきい値データを一度、アトリビュート
メモリに記憶し、アトリビュートメモリへのしきい値デ
ータ書き込み後、最初に情報処理装置の電源が投入され
た時にアトリビュートメモリのしきい値データをしきい
値レジスタに読み込む。
【００２９】請求項５記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、リセットフラ
グは、アトリビュートメモリにしきい値データが書き込
まれた時にセットされる。また情報処理装置が投入され
た時にリセットフラグがセットされており、かつ内部バ
ックアップ用バッテリーが検出された場合にライト信号
を発生してアトリビュートメモリに記憶されたしきい値
データをしきい値レジスタに読み込ませる。
プ電源付きＩＣメモリカードにおいては、リセットフラ
グは、アトリビュートメモリにしきい値データが書き込
まれた時にセットされる。また情報処理装置が投入され
た時にリセットフラグがセットされており、かつ内部バ
ックアップ用バッテリーが検出された場合にライト信号
を発生してアトリビュートメモリに記憶されたしきい値
データをしきい値レジスタに読み込ませる。
【００３０】請求項６記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、情報処理装置
が投入された時にライトプロテクトフラグがセットされ
ている場合に、ライト信号の発生抑制してアトリビュー
トメモリからしきい値レジスタへのしきい値データの読
み込みを禁止する。
プ電源付きＩＣメモリカードにおいては、情報処理装置
が投入された時にライトプロテクトフラグがセットされ
ている場合に、ライト信号の発生抑制してアトリビュー
トメモリからしきい値レジスタへのしきい値データの読
み込みを禁止する。
【００３１】請求項７記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、バックアップ
電源付きＩＣメモリカードは、情報処理装置から受信さ
れたデータ書込み信号を直接、しきい値レジスタに入力
し、データ書込み信号と同時に情報処理装置から受信さ
れたしきい値データをしきい値レジスタに直接、書き込
む。
プ電源付きＩＣメモリカードにおいては、バックアップ
電源付きＩＣメモリカードは、情報処理装置から受信さ
れたデータ書込み信号を直接、しきい値レジスタに入力
し、データ書込み信号と同時に情報処理装置から受信さ
れたしきい値データをしきい値レジスタに直接、書き込
む。
【００３２】請求項８記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、内部バックア
ップ用バッテリーから供給されるバックアップ電源が所
定バッテリー電圧以下と成った場合に情報処理装置にバ
ッテリー信号を出力するが、バッテリー検出基準電圧信
号に応答してバッテリー電圧を設定する。
プ電源付きＩＣメモリカードにおいては、内部バックア
ップ用バッテリーから供給されるバックアップ電源が所
定バッテリー電圧以下と成った場合に情報処理装置にバ
ッテリー信号を出力するが、バッテリー検出基準電圧信
号に応答してバッテリー電圧を設定する。
【００３３】請求項９記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードにおいては、バッテリー検
出レジスタに記憶されたディジタル値バッテリー検出電
圧データを、対応するアナログ信号に変換し、変換後の
アナログ信号をトランジスタの制御端子に印加してトラ
ンジスタの抵抗値を調節する。
プ電源付きＩＣメモリカードにおいては、バッテリー検
出レジスタに記憶されたディジタル値バッテリー検出電
圧データを、対応するアナログ信号に変換し、変換後の
アナログ信号をトランジスタの制御端子に印加してトラ
ンジスタの抵抗値を調節する。
【００３４】請求項１０記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードにおいては、内部バック
アップ用バッテリーの供給する電源が、第１バッテリー
検出基準電圧信号に対応する第１のバッテリー電圧以下
に成った時に電源回路は第１のバッテリー信号を出力
し、また、内部バックアップ用バッテリーの供給する電
源が、第２バッテリー検出基準電圧信号に対応する第２
のバッテリー電圧以下に成った時に電源回路は第２のバ
ッテリー信号を出力する。
ップ電源付きＩＣメモリカードにおいては、内部バック
アップ用バッテリーの供給する電源が、第１バッテリー
検出基準電圧信号に対応する第１のバッテリー電圧以下
に成った時に電源回路は第１のバッテリー信号を出力
し、また、内部バックアップ用バッテリーの供給する電
源が、第２バッテリー検出基準電圧信号に対応する第２
のバッテリー電圧以下に成った時に電源回路は第２のバ
ッテリー信号を出力する。
【００３５】請求項１１記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードにおいては、情報処理装
置から送信されたバッテリー検出電圧データをアトリビ
ュートメモリに書き込み、アトリビュートメモリにバッ
テリー検出電圧データが書き込まれた後、最初に情報処
理装置の電源が投入された場合に、アトリビュートメモ
リに記憶されたバッテリー検出電圧データをバッテリー
検出レジスタに読み込む。
ップ電源付きＩＣメモリカードにおいては、情報処理装
置から送信されたバッテリー検出電圧データをアトリビ
ュートメモリに書き込み、アトリビュートメモリにバッ
テリー検出電圧データが書き込まれた後、最初に情報処
理装置の電源が投入された場合に、アトリビュートメモ
リに記憶されたバッテリー検出電圧データをバッテリー
検出レジスタに読み込む。
【００３６】請求項１２記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードにおいては、アトリビュ
ートメモリにバッテリー検出電圧データが書き込まれた
時にリセットフラグをセットする。また情報処理装置が
投入された時にリセットフラグがセットされており、か
つ内部バックアップ用バッテリーが検出された場合にラ
イト信号を発生してアトリビュートメモリに記憶された
バッテリー検出電圧データをバッテリー検出レジスタに
読み込ませる。
ップ電源付きＩＣメモリカードにおいては、アトリビュ
ートメモリにバッテリー検出電圧データが書き込まれた
時にリセットフラグをセットする。また情報処理装置が
投入された時にリセットフラグがセットされており、か
つ内部バックアップ用バッテリーが検出された場合にラ
イト信号を発生してアトリビュートメモリに記憶された
バッテリー検出電圧データをバッテリー検出レジスタに
読み込ませる。
【００３７】請求項１３記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードにおいては、情報処理装
置が投入された時にライトプロテクトフラグがセットさ
れている場合に、ライト信号の発生抑制してアトリビュ
ートメモリからバッテリー検出レジスタへのバッテリー
検出電圧データの読み込みを禁止する。
ップ電源付きＩＣメモリカードにおいては、情報処理装
置が投入された時にライトプロテクトフラグがセットさ
れている場合に、ライト信号の発生抑制してアトリビュ
ートメモリからバッテリー検出レジスタへのバッテリー
検出電圧データの読み込みを禁止する。
【００３８】請求項１４記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードにおいては、情報処理装
置から受信されたデータ書込み信号を直接、バッテリー
検出レジスタに入力し、データ書込み信号と同時に情報
処理装置から受信されたバッテリー検出電圧データをバ
ッテリー検出レジスタに直接、書き込む。
ップ電源付きＩＣメモリカードにおいては、情報処理装
置から受信されたデータ書込み信号を直接、バッテリー
検出レジスタに入力し、データ書込み信号と同時に情報
処理装置から受信されたバッテリー検出電圧データをバ
ッテリー検出レジスタに直接、書き込む。
【００３９】請求項１５記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、情報処理装置から
受信されたバッテリー検出電圧データをしきい値データ
とともにそれぞれのレジスタに記憶する。しきい値レジ
スタに記憶されたしきい値データに従って電源切り換え
調整信号の値を調整するとともに、内部バックアップ用
バッテリーから供給されるバックアップ電源が所定バッ
テリー電圧以下と成った場合に情報処理装置にバッテリ
ー信号を出力し、バッテリー検出基準電圧信号に応答し
てバッテリー電圧を設定する。
ップ電源付きＩＣメモリカードでは、情報処理装置から
受信されたバッテリー検出電圧データをしきい値データ
とともにそれぞれのレジスタに記憶する。しきい値レジ
スタに記憶されたしきい値データに従って電源切り換え
調整信号の値を調整するとともに、内部バックアップ用
バッテリーから供給されるバックアップ電源が所定バッ
テリー電圧以下と成った場合に情報処理装置にバッテリ
ー信号を出力し、バッテリー検出基準電圧信号に応答し
てバッテリー電圧を設定する。
【００４０】
実施例１．この発明の実施例１について図を参照しなが
ら説明する。この実施例に係るＩＣメモリカード１０
は、外部電源とバックアップ電源の切り換えを行うしき
い値電圧を、ＩＣメモリカード１０が装着されたパーソ
ナルコンピュータなどの情報処理装置から供給される外
部信号により容易に設定・変更できる。
ら説明する。この実施例に係るＩＣメモリカード１０
は、外部電源とバックアップ電源の切り換えを行うしき
い値電圧を、ＩＣメモリカード１０が装着されたパーソ
ナルコンピュータなどの情報処理装置から供給される外
部信号により容易に設定・変更できる。
【００４１】図１はこの発明の第１実施例に係る電源Ｉ
Ｃの構成を示すブロック図である。また図２はこの発明
の第１実施例に係るＩＣメモリカードの全体構成を示す
ブロック図である。ＩＣメモリカード１０はコネクタ１
０ａを介して例えばパーソナルコンピュータなどの情報
処理装置に装着される。図１に示すように電源ＩＣ２
は、外付け分圧抵抗３、４、トランジスタ（ＩＧＦＥ
Ｔ）５、電源回路７、Ｄ／Ａコンバータ８、しきい値レ
ジスタ９を備える。電源回路７は図１３の従来の電源Ｉ
Ｃ７ａと同等の機能、構成を有する回路であるが、図
１、２では詳しい構成の図示は省略した。
Ｃの構成を示すブロック図である。また図２はこの発明
の第１実施例に係るＩＣメモリカードの全体構成を示す
ブロック図である。ＩＣメモリカード１０はコネクタ１
０ａを介して例えばパーソナルコンピュータなどの情報
処理装置に装着される。図１に示すように電源ＩＣ２
は、外付け分圧抵抗３、４、トランジスタ（ＩＧＦＥ
Ｔ）５、電源回路７、Ｄ／Ａコンバータ８、しきい値レ
ジスタ９を備える。電源回路７は図１３の従来の電源Ｉ
Ｃ７ａと同等の機能、構成を有する回路であるが、図
１、２では詳しい構成の図示は省略した。
【００４２】電源回路７のＶＩＮ端子は情報処理装置か
ら供給される外部電源に接続されＧＮＤ端子は接地され
る。外付け分圧抵抗３、トランジスタ（ＩＧＦＥＴ）
５、外付け分圧抵抗４は外部電源と接地端子の間に直列
に接続される。しきい値レジスタ９は電源切り換えのし
きい値電圧に対応するディジタル値データを記憶し、Ｄ
／Ａコンバータ８に出力する。Ｄ／Ａコンバータ８はし
きい値レジスタ９の出力するディジタル信号を、ディジ
タル信号に対応するアナログ信号に変換してトランジス
タ（ＩＧＦＥＴ）５のゲート端子１に印加し、トランジ
スタ（ＩＧＦＥＴ）５のソース・ドレーン間の実効的な
抵抗値をしきい値レジスタ９に記憶された値に従って調
節する。トランジスタ（ＩＧＦＥＴ）５の外付け分圧抵
抗４側端子（ドレーン端子）から供給される電源切り換
え調整信号６は電源回路７のＶＳ端子に接続される。
ら供給される外部電源に接続されＧＮＤ端子は接地され
る。外付け分圧抵抗３、トランジスタ（ＩＧＦＥＴ）
５、外付け分圧抵抗４は外部電源と接地端子の間に直列
に接続される。しきい値レジスタ９は電源切り換えのし
きい値電圧に対応するディジタル値データを記憶し、Ｄ
／Ａコンバータ８に出力する。Ｄ／Ａコンバータ８はし
きい値レジスタ９の出力するディジタル信号を、ディジ
タル信号に対応するアナログ信号に変換してトランジス
タ（ＩＧＦＥＴ）５のゲート端子１に印加し、トランジ
スタ（ＩＧＦＥＴ）５のソース・ドレーン間の実効的な
抵抗値をしきい値レジスタ９に記憶された値に従って調
節する。トランジスタ（ＩＧＦＥＴ）５の外付け分圧抵
抗４側端子（ドレーン端子）から供給される電源切り換
え調整信号６は電源回路７のＶＳ端子に接続される。
【００４３】電源回路７は、図１３の電源ＩＣ７ａと同
様に、内部分圧抵抗（図１３の抵抗４２、４３に相当）
の分圧点およびＶＳ端子に接続された電圧検出器（図１
３の電圧検出器４４に相当）を有し、電圧検出器に供給
される電圧が所定値以上であるか否かに従って外部電源
とバックアップ電源の切り換えを行う。従って外部電源
とバックアップ電源の間の切り換えを行うしきい値電圧
はしきい値レジスタ９に設定される値によって微調整さ
れる。
様に、内部分圧抵抗（図１３の抵抗４２、４３に相当）
の分圧点およびＶＳ端子に接続された電圧検出器（図１
３の電圧検出器４４に相当）を有し、電圧検出器に供給
される電圧が所定値以上であるか否かに従って外部電源
とバックアップ電源の切り換えを行う。従って外部電源
とバックアップ電源の間の切り換えを行うしきい値電圧
はしきい値レジスタ９に設定される値によって微調整さ
れる。
【００４４】図２に示すようにＩＣメモリカード１０は
ＳＲＡＭなど（図２には図示しないが、図１３に符号４
５で示された電源ＩＣ以外のＩＣに含まれる）の他にメ
モリカード制御ＩＣ１５、アトリビュートメモリ１７を
備える。また図２に示すように電源ＩＣ２は図１および
１３に示された各要素の他に更にバッテリー検出手段１
６およびリセットフラグ２１を備える。なおアトリビュ
ートメモリ１７は不揮発性メモリから構成され、電源の
供給が停止されても記憶内容を保持する。
ＳＲＡＭなど（図２には図示しないが、図１３に符号４
５で示された電源ＩＣ以外のＩＣに含まれる）の他にメ
モリカード制御ＩＣ１５、アトリビュートメモリ１７を
備える。また図２に示すように電源ＩＣ２は図１および
１３に示された各要素の他に更にバッテリー検出手段１
６およびリセットフラグ２１を備える。なおアトリビュ
ートメモリ１７は不揮発性メモリから構成され、電源の
供給が停止されても記憶内容を保持する。
【００４５】ＩＣメモリカード１０がパーソナルコンピ
ュータなどの情報処理装置に装着された状態においてメ
モリカード制御ＩＣ１５はコネクタ１０ａを介して情報
処理装置からアドレス信号１１、データ書込み信号１
３、チップイネーブル信号１４、リード信号１８を受信
し、データ信号１２を送受信する。なおデータ書込み信
号１３、チップイネーブル信号１４、リード信号１８は
Ｌレベル駆動信号であり、図ではそれぞれＷＲ、ＲＥ
Ｇ、ＯＥの上にバー（￣）をつけて示されている。また
アドレス信号１１はアドレスバスを介して受信され、デ
ータ信号１２はデータバスを介して送受信される。
ュータなどの情報処理装置に装着された状態においてメ
モリカード制御ＩＣ１５はコネクタ１０ａを介して情報
処理装置からアドレス信号１１、データ書込み信号１
３、チップイネーブル信号１４、リード信号１８を受信
し、データ信号１２を送受信する。なおデータ書込み信
号１３、チップイネーブル信号１４、リード信号１８は
Ｌレベル駆動信号であり、図ではそれぞれＷＲ、ＲＥ
Ｇ、ＯＥの上にバー（￣）をつけて示されている。また
アドレス信号１１はアドレスバスを介して受信され、デ
ータ信号１２はデータバスを介して送受信される。
【００４６】アトリビュートメモリ１７はＩＣメモリカ
ード１０の種々の設定値などを記憶するものであり、各
値を記憶するアトリビュートメモリ１７内のアドレスは
アドレス信号１１、１１ａによって特定される。従って
しきい値レジスタ９に設定されるしきい値を記憶するア
トリビュートメモリ１７のアドレスもアドレス信号１
１、１１ａによって特定される。
ード１０の種々の設定値などを記憶するものであり、各
値を記憶するアトリビュートメモリ１７内のアドレスは
アドレス信号１１、１１ａによって特定される。従って
しきい値レジスタ９に設定されるしきい値を記憶するア
トリビュートメモリ１７のアドレスもアドレス信号１
１、１１ａによって特定される。
【００４７】メモリカード制御ＩＣ１５はアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａを電源ＩＣ２およびアトリ
ビュートメモリ１７に出力する。これらのアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａはそれぞれアドレス信号１
１、データ書込み信号１３、チップイネーブル信号１
４、リード信号１８に対応する信号である。なおデータ
書込み信号１３ａ、チップイネーブル信号１４ａ、リー
ド信号１８ａは以下に説明するように電源ＩＣ２からも
アトリビュートメモリ１７に対して出力される。またデ
ータ信号１２ａは情報処理装置との間で送受信されるデ
ータ信号１２に対応する信号であり、メモリカード制御
ＩＣ１５と電源ＩＣ２、アトリビュートメモリ１７の間
で送受信される。メモリカード制御ＩＣ１５の電源端子
ＶＣＣは電源ＩＣ２のＶＯＵＴ端子から電源を供給され
る。またアトリビュートメモリ１７の電源端子ＶＣＣは
外部電源を供給される。
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａを電源ＩＣ２およびアトリ
ビュートメモリ１７に出力する。これらのアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａはそれぞれアドレス信号１
１、データ書込み信号１３、チップイネーブル信号１
４、リード信号１８に対応する信号である。なおデータ
書込み信号１３ａ、チップイネーブル信号１４ａ、リー
ド信号１８ａは以下に説明するように電源ＩＣ２からも
アトリビュートメモリ１７に対して出力される。またデ
ータ信号１２ａは情報処理装置との間で送受信されるデ
ータ信号１２に対応する信号であり、メモリカード制御
ＩＣ１５と電源ＩＣ２、アトリビュートメモリ１７の間
で送受信される。メモリカード制御ＩＣ１５の電源端子
ＶＣＣは電源ＩＣ２のＶＯＵＴ端子から電源を供給され
る。またアトリビュートメモリ１７の電源端子ＶＣＣは
外部電源を供給される。
【００４８】上に説明したように外部電源とバックアッ
プ電源を切り換えるしきい値はしきい値レジスタ９に記
憶された値に従って電源ＩＣ２によって調節される。一
方しきい値レジスタ９へのデータの書き込みは、（１）
情報処理装置からアトリビュートメモリ１７へのデータ
の書き込み、（２）アトリビュートメモリ１７に記憶さ
れたデータのしきい値レジスタ９への読み込み、の２段
階にわけて行われる。次にこれらの動作について詳しく
説明する。
プ電源を切り換えるしきい値はしきい値レジスタ９に記
憶された値に従って電源ＩＣ２によって調節される。一
方しきい値レジスタ９へのデータの書き込みは、（１）
情報処理装置からアトリビュートメモリ１７へのデータ
の書き込み、（２）アトリビュートメモリ１７に記憶さ
れたデータのしきい値レジスタ９への読み込み、の２段
階にわけて行われる。次にこれらの動作について詳しく
説明する。
【００４９】まずアトリビュートメモリ１７への設定値
データの書き込みについて説明する。ＩＣメモリカード
１０はパーソナルコンピュータなどの情報処理装置に装
着された状態にあるものとする。ここで情報処理装置か
らＩＣメモリカード１０に次のように各信号を送信す
る。即ちデータ書込み信号１３、チップイネーブル信号
１４をＬレベル、リード信号１８をＨレベルとし、更に
アドレス信号１１でしきい値レジスタ９に設定されるし
きい値を記憶するアトリビュートメモリ１７のアドレス
を指定する。その後、しきい値に対応するデータ信号１
２をメモリカード制御ＩＣ１５に送信する。
データの書き込みについて説明する。ＩＣメモリカード
１０はパーソナルコンピュータなどの情報処理装置に装
着された状態にあるものとする。ここで情報処理装置か
らＩＣメモリカード１０に次のように各信号を送信す
る。即ちデータ書込み信号１３、チップイネーブル信号
１４をＬレベル、リード信号１８をＨレベルとし、更に
アドレス信号１１でしきい値レジスタ９に設定されるし
きい値を記憶するアトリビュートメモリ１７のアドレス
を指定する。その後、しきい値に対応するデータ信号１
２をメモリカード制御ＩＣ１５に送信する。
【００５０】これに応答してメモリカード制御ＩＣ１５
はＬレベルのデータ書込み信号１３ａ、チップイネーブ
ル信号１４ａ、およびＨレベルのリード信号１８ａを出
力し、また情報処理装置から供給されたアドレス信号１
１、データ信号１２とそれぞれ同一のアドレス信号１１
ａ、データ信号１２ａを出力する。この際、電源ＩＣ２
の各信号入力端子は高インピーダンス状態にある。一
方、アトリビュートメモリ１７の各信号入力端子は入力
待ちの状態にある。この結果、アドレス信号１１、１１
ａで指定されたアトリビュートメモリ１７のアドレス
（即ちしきい値レジスタ９の設定値を記憶すべきアドレ
ス）にはデータ信号１２、１２ａのデータが書き込まれ
る。更にメモリカード制御ＩＣ１５は電源ＩＣ２に対し
フラグ設定信号を出力する。これは例えば次のように行
われる。即ちチップイネーブル信号１４ａを複数個ビッ
トから成る信号とし、各ビットでＩＣメモリカード１０
内部のＩＣチップを選択する構成とし、電源ＩＣ２を選
択するビットをＬレベルとしたチップイネーブル信号１
４ａをメモリカード制御ＩＣ１５から出力して電源ＩＣ
２を選択する。同時にデータ書込み信号１３ａをＬレベ
ル、リード信号１８ａをＨレベルとし、更にアドレス信
号１１ａでリセットフラグ２１を選択しデータ信号１２
ａでセットされるＬレベルに対応するデータを電源ＩＣ
２に出力する。この結果電源ＩＣ２のリセットフラグ２
１はＬ状態にセットされる。以上によってアトリビュー
トメモリ１７へのしきい値データ設定およびリセットフ
ラグ２１のセットが終了する。
はＬレベルのデータ書込み信号１３ａ、チップイネーブ
ル信号１４ａ、およびＨレベルのリード信号１８ａを出
力し、また情報処理装置から供給されたアドレス信号１
１、データ信号１２とそれぞれ同一のアドレス信号１１
ａ、データ信号１２ａを出力する。この際、電源ＩＣ２
の各信号入力端子は高インピーダンス状態にある。一
方、アトリビュートメモリ１７の各信号入力端子は入力
待ちの状態にある。この結果、アドレス信号１１、１１
ａで指定されたアトリビュートメモリ１７のアドレス
（即ちしきい値レジスタ９の設定値を記憶すべきアドレ
ス）にはデータ信号１２、１２ａのデータが書き込まれ
る。更にメモリカード制御ＩＣ１５は電源ＩＣ２に対し
フラグ設定信号を出力する。これは例えば次のように行
われる。即ちチップイネーブル信号１４ａを複数個ビッ
トから成る信号とし、各ビットでＩＣメモリカード１０
内部のＩＣチップを選択する構成とし、電源ＩＣ２を選
択するビットをＬレベルとしたチップイネーブル信号１
４ａをメモリカード制御ＩＣ１５から出力して電源ＩＣ
２を選択する。同時にデータ書込み信号１３ａをＬレベ
ル、リード信号１８ａをＨレベルとし、更にアドレス信
号１１ａでリセットフラグ２１を選択しデータ信号１２
ａでセットされるＬレベルに対応するデータを電源ＩＣ
２に出力する。この結果電源ＩＣ２のリセットフラグ２
１はＬ状態にセットされる。以上によってアトリビュー
トメモリ１７へのしきい値データ設定およびリセットフ
ラグ２１のセットが終了する。
【００５１】次にアトリビュートメモリ１７に記憶され
たしきい値設定値をしきい値レジスタ９に読み込む動作
について説明する。ＩＣメモリカード１０は情報処理装
置に装着され、内部バックアップ用バッテリー１９を搭
載した状態にあるとし、またリセットフラグ２１は上に
説明したようにＬ状態にセットされているものとする。
たしきい値設定値をしきい値レジスタ９に読み込む動作
について説明する。ＩＣメモリカード１０は情報処理装
置に装着され、内部バックアップ用バッテリー１９を搭
載した状態にあるとし、またリセットフラグ２１は上に
説明したようにＬ状態にセットされているものとする。
【００５２】このようにリセットフラグ２１がＬ状態に
セットされた後、最初に情報処理装置の電源が投入され
ると、電源ＩＣ２からＬレベルのチップイネーブル信号
１４ａ、リード信号１８ａ、Ｈレベルのデータ書込み信
号１３ａが出力される。なお上に述べたようにチップイ
ネーブル信号１４ａを複数個のビットから構成する場合
はアトリビュートメモリ１７に対応するビットをＬレベ
ルとするものとする。またこれと同時にしきい値レジス
タ９に設定されるべきしきい値を記憶するアドレス信号
１１ａのアドレスを指定するアドレス信号１１ａが電源
ＩＣ２から出力される。なおリセットフラグ２１がＬに
セットされている状態では電源ＩＣ２はメモリカード制
御ＩＣ１５に対し電源を供給しない。このためメモリカ
ード制御ＩＣ１５の各信号入力端子は高インピーダンス
状態にある。この結果アトリビュートメモリ１７からは
アドレス信号１１ａで指定されたアドレスに記憶された
しきい値データが出力される。
セットされた後、最初に情報処理装置の電源が投入され
ると、電源ＩＣ２からＬレベルのチップイネーブル信号
１４ａ、リード信号１８ａ、Ｈレベルのデータ書込み信
号１３ａが出力される。なお上に述べたようにチップイ
ネーブル信号１４ａを複数個のビットから構成する場合
はアトリビュートメモリ１７に対応するビットをＬレベ
ルとするものとする。またこれと同時にしきい値レジス
タ９に設定されるべきしきい値を記憶するアドレス信号
１１ａのアドレスを指定するアドレス信号１１ａが電源
ＩＣ２から出力される。なおリセットフラグ２１がＬに
セットされている状態では電源ＩＣ２はメモリカード制
御ＩＣ１５に対し電源を供給しない。このためメモリカ
ード制御ＩＣ１５の各信号入力端子は高インピーダンス
状態にある。この結果アトリビュートメモリ１７からは
アドレス信号１１ａで指定されたアドレスに記憶された
しきい値データが出力される。
【００５３】ここでバッテリー検出手段１６は、内部バ
ックアップ用バッテリー１９の電圧を検出し、更にリセ
ットフラグ２１がＬにセットされると判断された場合、
Ｌレベルのライト信号２０をしきい値レジスタ９に出力
する。この結果アトリビュートメモリ１７から出力され
たしきい値データはしきい値レジスタ９に書き込まれ
る。電源ＩＣ２はしきい値レジスタ９へのしきい値デー
タの書き込みが終了するとリセットフラグ２１をＨ状態
にリセットする。
ックアップ用バッテリー１９の電圧を検出し、更にリセ
ットフラグ２１がＬにセットされると判断された場合、
Ｌレベルのライト信号２０をしきい値レジスタ９に出力
する。この結果アトリビュートメモリ１７から出力され
たしきい値データはしきい値レジスタ９に書き込まれ
る。電源ＩＣ２はしきい値レジスタ９へのしきい値デー
タの書き込みが終了するとリセットフラグ２１をＨ状態
にリセットする。
【００５４】図３はライトプロテクトフラグを有するし
きい値レジスタの構成を示すブロック図である。図３に
示されたしきい値レジスタ９は、電圧設定値９ｂの他に
ライトプロテクトフラグ９ａを記憶する。しきい値レジ
スタ９が図３の構成有する場合の動作は次のとおりであ
る。
きい値レジスタの構成を示すブロック図である。図３に
示されたしきい値レジスタ９は、電圧設定値９ｂの他に
ライトプロテクトフラグ９ａを記憶する。しきい値レジ
スタ９が図３の構成有する場合の動作は次のとおりであ
る。
【００５５】しきい値レジスタ９が図３の構成を有する
場合、ライトプロテクトフラグ９ａの設定は電圧設定値
９ｂの読み込みと同時に行われる。即ち第１段階として
しきい値データとともにライトプロテクトフラグ９ａの
状態を指定するデータが情報処理装置からＩＣメモリカ
ード１０に送信されアトリビュートメモリ１７に書き込
まれる。
場合、ライトプロテクトフラグ９ａの設定は電圧設定値
９ｂの読み込みと同時に行われる。即ち第１段階として
しきい値データとともにライトプロテクトフラグ９ａの
状態を指定するデータが情報処理装置からＩＣメモリカ
ード１０に送信されアトリビュートメモリ１７に書き込
まれる。
【００５６】次にリセットフラグ２１がＬに設定されて
最初に情報処理装置の電源が投入されると以下に説明す
るようにライトプロテクトフラグ９ａの状態に従ってア
トリビュートメモリ１７に記憶されたライトプロテクト
フラグおよびしきい値をそれぞれしきい値レジスタ９の
ライトプロテクトフラグ９ａ、電圧設定値９ｂに読み込
むかどうかを制御する。
最初に情報処理装置の電源が投入されると以下に説明す
るようにライトプロテクトフラグ９ａの状態に従ってア
トリビュートメモリ１７に記憶されたライトプロテクト
フラグおよびしきい値をそれぞれしきい値レジスタ９の
ライトプロテクトフラグ９ａ、電圧設定値９ｂに読み込
むかどうかを制御する。
【００５７】図３において第１ライト信号２４（図では
ＷＲ１の上にバー￣をつけて示す）はバッテリー検出手
段１６から出力される信号であり、上に説明したライト
信号２０と同様に、リセットフラグ２１がＬ状態にあ
り、かつ内部バックアップ用バッテリー１９の電圧が検
出された場合にＬレベルに成る。ＡＮＤゲート２３は、
第１ライト信号２４がＬレベルであり、かつライトプロ
テクトフラグ９ａがＬ状態にある場合のみＬレベルの第
２ライト信号２５（図ではＷＲ２の上にバー￣をつけて
示す）を出力する。ライトプロテクトフラグ９ａがＨ状
態の場合には第１ライト信号２４のレベルにかかわらず
ＡＮＤゲート２３の出力する第２ライト信号２５はＨレ
ベルである。この第２ライト信号２５はしきい値レジス
タ９に入力され、ライトプロテクトフラグおよびしきい
値データのしきい値レジスタ９への読み込みを制御す
る。即ち第２ライト信号２５がＬレベルの場合はアトリ
ビュートメモリ１７から出力されたデータ信号１２がし
きい値レジスタ９に読み込まれるが、第２ライト信号２
５がＨレベルの場合には読み込みは行われない。従って
ライトプロテクトフラグ９ａがＨに設定されている場合
はライトプロテクトフラグ９ａの書き込みが禁止され
る。
ＷＲ１の上にバー￣をつけて示す）はバッテリー検出手
段１６から出力される信号であり、上に説明したライト
信号２０と同様に、リセットフラグ２１がＬ状態にあ
り、かつ内部バックアップ用バッテリー１９の電圧が検
出された場合にＬレベルに成る。ＡＮＤゲート２３は、
第１ライト信号２４がＬレベルであり、かつライトプロ
テクトフラグ９ａがＬ状態にある場合のみＬレベルの第
２ライト信号２５（図ではＷＲ２の上にバー￣をつけて
示す）を出力する。ライトプロテクトフラグ９ａがＨ状
態の場合には第１ライト信号２４のレベルにかかわらず
ＡＮＤゲート２３の出力する第２ライト信号２５はＨレ
ベルである。この第２ライト信号２５はしきい値レジス
タ９に入力され、ライトプロテクトフラグおよびしきい
値データのしきい値レジスタ９への読み込みを制御す
る。即ち第２ライト信号２５がＬレベルの場合はアトリ
ビュートメモリ１７から出力されたデータ信号１２がし
きい値レジスタ９に読み込まれるが、第２ライト信号２
５がＨレベルの場合には読み込みは行われない。従って
ライトプロテクトフラグ９ａがＨに設定されている場合
はライトプロテクトフラグ９ａの書き込みが禁止され
る。
【００５８】実施例２．図４はこの発明の第２実施例に
係る電源ＩＣの構成を示すブロック図である。この実施
例の場合、電源切り換え調整信号６はトランジスタ（Ｉ
ＧＦＥＴ）５ａの外付け分圧抵抗３側端子（図ではソー
ス端子）から電源回路７のＶＳ端子に供給される。トラ
ンジスタ（ＩＧＦＥＴ）５ａのソース・ドレーン間の抵
抗はゲート端子１ａに印加される電圧によって制御され
る。ＩＣメモリカードの他の構成は実施例１と同様であ
り、実施例１と同様に情報処理装置からプログラマブル
に電源切り換えしきい値を設定できる。
係る電源ＩＣの構成を示すブロック図である。この実施
例の場合、電源切り換え調整信号６はトランジスタ（Ｉ
ＧＦＥＴ）５ａの外付け分圧抵抗３側端子（図ではソー
ス端子）から電源回路７のＶＳ端子に供給される。トラ
ンジスタ（ＩＧＦＥＴ）５ａのソース・ドレーン間の抵
抗はゲート端子１ａに印加される電圧によって制御され
る。ＩＣメモリカードの他の構成は実施例１と同様であ
り、実施例１と同様に情報処理装置からプログラマブル
に電源切り換えしきい値を設定できる。
【００５９】実施例３．図５はこの発明の第３実施例に
係る電源ＩＣの構成を示すブロック図である。この実施
例の場合２個のトランジスタ（ＩＧＦＥＴ）５、５ａを
外付け分圧抵抗３、４の間に直列に挿入し、トランジス
タ（ＩＧＦＥＴ）５、５ａの中間点から電源切り換え調
整信号６を電源回路７のＶＳ端子に供給する。トランジ
スタ（ＩＧＦＥＴ）５、５ａのゲート端子１、１ａはそ
れぞれＤ／Ａコンバータ８の出力により制御される。Ｉ
Ｃメモリカードの他の構成は実施例１と同様であり、実
施例１と同様に情報処理装置からプログラマブルに電源
切り換えしきい値を設定できる。
係る電源ＩＣの構成を示すブロック図である。この実施
例の場合２個のトランジスタ（ＩＧＦＥＴ）５、５ａを
外付け分圧抵抗３、４の間に直列に挿入し、トランジス
タ（ＩＧＦＥＴ）５、５ａの中間点から電源切り換え調
整信号６を電源回路７のＶＳ端子に供給する。トランジ
スタ（ＩＧＦＥＴ）５、５ａのゲート端子１、１ａはそ
れぞれＤ／Ａコンバータ８の出力により制御される。Ｉ
Ｃメモリカードの他の構成は実施例１と同様であり、実
施例１と同様に情報処理装置からプログラマブルに電源
切り換えしきい値を設定できる。
【００６０】実施例４．図６はこの発明の第４実施例に
係るＩＣメモリカードの全体構成を示すブロック図であ
る。この実施例の電源ＩＣ２も実施例１の場合と同様
に、しきい値レジスタ９の他に外付け分圧抵抗３、４、
トランジスタ（ＩＧＦＥＴ）５、電源回路７、Ｄ／Ａコ
ンバータ８（図１参照）を備えるが、しきい値レジスタ
９へのしきい値データの書き込みはアトリビュートメモ
リ１７を介さず情報処理装置から直接行われる。
係るＩＣメモリカードの全体構成を示すブロック図であ
る。この実施例の電源ＩＣ２も実施例１の場合と同様
に、しきい値レジスタ９の他に外付け分圧抵抗３、４、
トランジスタ（ＩＧＦＥＴ）５、電源回路７、Ｄ／Ａコ
ンバータ８（図１参照）を備えるが、しきい値レジスタ
９へのしきい値データの書き込みはアトリビュートメモ
リ１７を介さず情報処理装置から直接行われる。
【００６１】ＩＣメモリカード１０のコネクタ１０ａは
電源ＩＣライト信号２２のための専用の端子を有し、電
源ＩＣライト信号２２はパーソナルコンピュータなどの
情報処理装置からしきい値レジスタ９に直接入力され
る。従ってしきい値レジスタ９へのデータの書き込みは
次のように行われる。ＩＣメモリカード１０が情報処理
装置に装着された状態において、情報処理装置は電源Ｉ
Ｃライト信号２２をＬレベルとし、データバスを介して
しきい値データをデータ信号１２としてＩＣメモリカー
ド１０に送信する。メモリカード制御ＩＣ１５は情報処
理装置から受信されたデータを内部データバスを介して
データ信号１２ａとして電源ＩＣ２のしきい値レジスタ
９に出力する。この際Ｌレベルの電源ＩＣライト信号２
２が情報処理装置から直接電源ＩＣ２のしきい値レジス
タ９に入力されており、データ信号１２ａのデータがし
きい値レジスタ９に書き込まれる。
電源ＩＣライト信号２２のための専用の端子を有し、電
源ＩＣライト信号２２はパーソナルコンピュータなどの
情報処理装置からしきい値レジスタ９に直接入力され
る。従ってしきい値レジスタ９へのデータの書き込みは
次のように行われる。ＩＣメモリカード１０が情報処理
装置に装着された状態において、情報処理装置は電源Ｉ
Ｃライト信号２２をＬレベルとし、データバスを介して
しきい値データをデータ信号１２としてＩＣメモリカー
ド１０に送信する。メモリカード制御ＩＣ１５は情報処
理装置から受信されたデータを内部データバスを介して
データ信号１２ａとして電源ＩＣ２のしきい値レジスタ
９に出力する。この際Ｌレベルの電源ＩＣライト信号２
２が情報処理装置から直接電源ＩＣ２のしきい値レジス
タ９に入力されており、データ信号１２ａのデータがし
きい値レジスタ９に書き込まれる。
【００６２】実施例５．この発明の実施例５について図
を参照しながら説明する。この実施例に係るＩＣメモリ
カード１０は、バッテリー検出電圧を、ＩＣメモリカー
ド１０が装着されたパーソナルコンピュータなどの情報
処理装置から供給される外部信号により容易に調整でき
る。
を参照しながら説明する。この実施例に係るＩＣメモリ
カード１０は、バッテリー検出電圧を、ＩＣメモリカー
ド１０が装着されたパーソナルコンピュータなどの情報
処理装置から供給される外部信号により容易に調整でき
る。
【００６３】図７はこの発明の第５実施例に係る電源Ｉ
Ｃの構成を示すブロック図である。また図８はこの発明
の第５実施例に係るＩＣメモリカードの全体構成を示す
ブロック図である。ＩＣメモリカード１０はコネクタ１
０ａを介して例えばパーソナルコンピュータなどの情報
処理装置に装着される。図１に示すように電源ＩＣ２
は、内部バックアップ用バッテリー１９、外付け分圧抵
抗２７、２８、２９、トランジスタ（ＩＧＦＥＴ）３
０、電源回路７、Ｄ／Ａコンバータ３３、バッテリー検
出レジスタ３２を備える。電源回路７は図１３の従来の
電源ＩＣ７ａと同等の機能、構成を有する回路である
が、図１、２では詳しい構成の図示は省略した。
Ｃの構成を示すブロック図である。また図８はこの発明
の第５実施例に係るＩＣメモリカードの全体構成を示す
ブロック図である。ＩＣメモリカード１０はコネクタ１
０ａを介して例えばパーソナルコンピュータなどの情報
処理装置に装着される。図１に示すように電源ＩＣ２
は、内部バックアップ用バッテリー１９、外付け分圧抵
抗２７、２８、２９、トランジスタ（ＩＧＦＥＴ）３
０、電源回路７、Ｄ／Ａコンバータ３３、バッテリー検
出レジスタ３２を備える。電源回路７は図１３の従来の
電源ＩＣ７ａと同等の機能、構成を有する回路である
が、図１、２では詳しい構成の図示は省略した。
【００６４】電源回路７のＶＢＡＴ端子およびＧＮＤ端
子は、バックアップ電源を構成する内部バックアップ用
バッテリー１９の正端子および負端子にそれぞれ接続さ
れる。外付け分圧抵抗２７、２８、トランジスタ（ＩＧ
ＦＥＴ）３０、外付け分圧抵抗２９はＶＢＡＴ端子と接
地端子ＧＮＤの間に直列に接続される。バッテリー検出
レジスタ３２はバッテリー検出電圧に対応するディジタ
ル値データを記憶し、これをディジタル信号３６として
Ｄ／Ａコンバータ３３に出力する。Ｄ／Ａコンバータ３
３はバッテリー検出レジスタ３２の出力するディジタル
信号を、ディジタル信号に対応するアナログ信号に変換
してトランジスタ（ＩＧＦＥＴ）３０のゲート端子３１
に印加し、トランジスタ（ＩＧＦＥＴ）３０のソース・
ドレーン間の実効的な抵抗値をバッテリー検出レジスタ
３２に記憶された値に従って調節する。トランジスタ
（ＩＧＦＥＴ）３０の外付け分圧抵抗２９側端子（ドレ
ーン端子）から供給される第１バッテリー検出基準電圧
信号３５は電源回路７のＶＲＥＦ１端子に接続される。
またトランジスタ（ＩＧＦＥＴ）３０の外付け分圧抵抗
２８側端子（ソース端子）から供給される第２バッテリ
ー検出基準電圧信号３４は電源回路７のＶＲＥＦ２端子
に接続される。
子は、バックアップ電源を構成する内部バックアップ用
バッテリー１９の正端子および負端子にそれぞれ接続さ
れる。外付け分圧抵抗２７、２８、トランジスタ（ＩＧ
ＦＥＴ）３０、外付け分圧抵抗２９はＶＢＡＴ端子と接
地端子ＧＮＤの間に直列に接続される。バッテリー検出
レジスタ３２はバッテリー検出電圧に対応するディジタ
ル値データを記憶し、これをディジタル信号３６として
Ｄ／Ａコンバータ３３に出力する。Ｄ／Ａコンバータ３
３はバッテリー検出レジスタ３２の出力するディジタル
信号を、ディジタル信号に対応するアナログ信号に変換
してトランジスタ（ＩＧＦＥＴ）３０のゲート端子３１
に印加し、トランジスタ（ＩＧＦＥＴ）３０のソース・
ドレーン間の実効的な抵抗値をバッテリー検出レジスタ
３２に記憶された値に従って調節する。トランジスタ
（ＩＧＦＥＴ）３０の外付け分圧抵抗２９側端子（ドレ
ーン端子）から供給される第１バッテリー検出基準電圧
信号３５は電源回路７のＶＲＥＦ１端子に接続される。
またトランジスタ（ＩＧＦＥＴ）３０の外付け分圧抵抗
２８側端子（ソース端子）から供給される第２バッテリ
ー検出基準電圧信号３４は電源回路７のＶＲＥＦ２端子
に接続される。
【００６５】電源回路７は、図１３の電源ＩＣ７ａと同
様に、内部分圧抵抗（図１３の抵抗４２、４３に相当）
の分圧点およびＶＲＥＦ１端子に接続された電圧検出器
（図１３の４４に相当）を有し、電圧検出器に供給され
る電圧が所定値以上であるか否かに従って外部電源とバ
ックアップ電源の切り換えを行う。
様に、内部分圧抵抗（図１３の抵抗４２、４３に相当）
の分圧点およびＶＲＥＦ１端子に接続された電圧検出器
（図１３の４４に相当）を有し、電圧検出器に供給され
る電圧が所定値以上であるか否かに従って外部電源とバ
ックアップ電源の切り換えを行う。
【００６６】また電源回路７はＢＶＤ１端子、ＢＶＤ２
端子（図７、８では図示を省略した。図１３参照）を備
えコネクタ１０ａをかいしてバッテリー検出電圧を情報
処理装置に出力する。従ってＢＶＤ１端子、ＢＶＤ２端
子から出力される第１、第２バッテリー検出信号のバッ
テリー検出電圧レベルはバッテリー検出レジスタ３２に
設定された値によって調整される。
端子（図７、８では図示を省略した。図１３参照）を備
えコネクタ１０ａをかいしてバッテリー検出電圧を情報
処理装置に出力する。従ってＢＶＤ１端子、ＢＶＤ２端
子から出力される第１、第２バッテリー検出信号のバッ
テリー検出電圧レベルはバッテリー検出レジスタ３２に
設定された値によって調整される。
【００６７】図８に示すようにＩＣメモリカード１０は
ＳＲＡＭなど（図８には図示しないが、図１３に符号４
５で示された電源ＩＣ以外のＩＣに含まれる）の他にメ
モリカード制御ＩＣ１５、アトリビュートメモリ１７を
備える。また図８に示すように電源ＩＣ２は図７および
１３に示された各要素の他に更にバッテリー検出手段１
６およびリセットフラグ２１を備える。なおアトリビュ
ートメモリ１７は不揮発性メモリから構成され、電源の
供給が停止されても記憶内容を保持する。
ＳＲＡＭなど（図８には図示しないが、図１３に符号４
５で示された電源ＩＣ以外のＩＣに含まれる）の他にメ
モリカード制御ＩＣ１５、アトリビュートメモリ１７を
備える。また図８に示すように電源ＩＣ２は図７および
１３に示された各要素の他に更にバッテリー検出手段１
６およびリセットフラグ２１を備える。なおアトリビュ
ートメモリ１７は不揮発性メモリから構成され、電源の
供給が停止されても記憶内容を保持する。
【００６８】ＩＣメモリカード１０がパーソナルコンピ
ュータなどの情報処理装置に装着された状態においてメ
モリカード制御ＩＣ１５はコネクタ１０ａを介して情報
処理装置からアドレス信号１１、データ書込み信号１
３、チップイネーブル信号１４、リード信号１８を受信
し、データ信号１２を送受信する。なおデータ書込み信
号１３、チップイネーブル信号１４、リード信号１８は
Ｌレベル駆動信号であり、図ではそれぞれＷＲ、ＲＥ
Ｇ、ＯＥの上にバー（￣）をつけて示されている。また
アドレス信号１１はアドレスバスを介して受信され、デ
ータ信号１２はデータバスを介して送受信される。
ュータなどの情報処理装置に装着された状態においてメ
モリカード制御ＩＣ１５はコネクタ１０ａを介して情報
処理装置からアドレス信号１１、データ書込み信号１
３、チップイネーブル信号１４、リード信号１８を受信
し、データ信号１２を送受信する。なおデータ書込み信
号１３、チップイネーブル信号１４、リード信号１８は
Ｌレベル駆動信号であり、図ではそれぞれＷＲ、ＲＥ
Ｇ、ＯＥの上にバー（￣）をつけて示されている。また
アドレス信号１１はアドレスバスを介して受信され、デ
ータ信号１２はデータバスを介して送受信される。
【００６９】アトリビュートメモリ１７はＩＣメモリカ
ード１０の種々の設定値などを記憶するものであり、各
値を記憶するアトリビュートメモリ１７内のアドレスは
アドレス信号１１、１１ａによって特定される。従って
バッテリー検出レジスタ３２に設定されるしきい値を記
憶するアトリビュートメモリ１７のアドレスもアドレス
信号１１、１１ａによって特定される。
ード１０の種々の設定値などを記憶するものであり、各
値を記憶するアトリビュートメモリ１７内のアドレスは
アドレス信号１１、１１ａによって特定される。従って
バッテリー検出レジスタ３２に設定されるしきい値を記
憶するアトリビュートメモリ１７のアドレスもアドレス
信号１１、１１ａによって特定される。
【００７０】メモリカード制御ＩＣ１５はアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａを電源ＩＣ２およびアトリ
ビュートメモリ１７に出力する。これらのアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａはそれぞれアドレス信号１
１、データ書込み信号１３、チップイネーブル信号１
４、リード信号１８に対応する信号である。なおデータ
書込み信号１３ａ、チップイネーブル信号１４ａ、リー
ド信号１８ａは以下に説明するように電源ＩＣ２からも
アトリビュートメモリ１７に対して出力される。またデ
ータ信号１２ａは情報処理装置との間で送受信されるデ
ータ信号１２に対応する信号であり、メモリカード制御
ＩＣ１５と電源ＩＣ２、アトリビュートメモリ１７の間
で送受信される。メモリカード制御ＩＣ１５の電源端子
ＶＣＣは電源ＩＣ２のＶＯＵＴ端子から電源を供給され
る。またアトリビュートメモリ１７の電源端子ＶＣＣは
外部電源を供給される。
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａを電源ＩＣ２およびアトリ
ビュートメモリ１７に出力する。これらのアドレス信号
１１ａ、データ書込み信号１３ａ、チップイネーブル信
号１４ａ、リード信号１８ａはそれぞれアドレス信号１
１、データ書込み信号１３、チップイネーブル信号１
４、リード信号１８に対応する信号である。なおデータ
書込み信号１３ａ、チップイネーブル信号１４ａ、リー
ド信号１８ａは以下に説明するように電源ＩＣ２からも
アトリビュートメモリ１７に対して出力される。またデ
ータ信号１２ａは情報処理装置との間で送受信されるデ
ータ信号１２に対応する信号であり、メモリカード制御
ＩＣ１５と電源ＩＣ２、アトリビュートメモリ１７の間
で送受信される。メモリカード制御ＩＣ１５の電源端子
ＶＣＣは電源ＩＣ２のＶＯＵＴ端子から電源を供給され
る。またアトリビュートメモリ１７の電源端子ＶＣＣは
外部電源を供給される。
【００７１】上に説明したように第１、第２バッテリー
検出電圧はバッテリー検出レジスタ３２に記憶された値
に従って電源ＩＣ２によって調節される。一方バッテリ
ー検出レジスタ３２へのデータの書き込みは、（１）情
報処理装置からアトリビュートメモリ１７へのデータの
書き込み、（２）アトリビュートメモリ１７に記憶され
たデータのバッテリー検出レジスタ３２への読み込み、
の２段階にわけて行われる。次にこれらの動作について
詳しく説明する。
検出電圧はバッテリー検出レジスタ３２に記憶された値
に従って電源ＩＣ２によって調節される。一方バッテリ
ー検出レジスタ３２へのデータの書き込みは、（１）情
報処理装置からアトリビュートメモリ１７へのデータの
書き込み、（２）アトリビュートメモリ１７に記憶され
たデータのバッテリー検出レジスタ３２への読み込み、
の２段階にわけて行われる。次にこれらの動作について
詳しく説明する。
【００７２】まずアトリビュートメモリ１７への設定値
データの書き込みについて説明する。ＩＣメモリカード
１０はパーソナルコンピュータなどの情報処理装置に装
着された状態にあるものとする。ここで情報処理装置か
らＩＣメモリカード１０に次のように各信号を送信す
る。即ちデータ書込み信号１３、チップイネーブル信号
１４をＬレベル、リード信号１８をＨレベルとし、更に
アドレス信号１１でバッテリー検出レジスタ３２に設定
されるバッテリー検出電圧を記憶するアトリビュートメ
モリ１７のアドレスを指定する。その後、バッテリー検
出電圧に対応するデータ信号１２をメモリカード制御Ｉ
Ｃ１５に送信する。
データの書き込みについて説明する。ＩＣメモリカード
１０はパーソナルコンピュータなどの情報処理装置に装
着された状態にあるものとする。ここで情報処理装置か
らＩＣメモリカード１０に次のように各信号を送信す
る。即ちデータ書込み信号１３、チップイネーブル信号
１４をＬレベル、リード信号１８をＨレベルとし、更に
アドレス信号１１でバッテリー検出レジスタ３２に設定
されるバッテリー検出電圧を記憶するアトリビュートメ
モリ１７のアドレスを指定する。その後、バッテリー検
出電圧に対応するデータ信号１２をメモリカード制御Ｉ
Ｃ１５に送信する。
【００７３】これに応答してメモリカード制御ＩＣ１５
はＬレベルのデータ書込み信号１３ａ、チップイネーブ
ル信号１４ａ、およびＨレベルのリード信号１８ａを出
力し、また情報処理装置から供給されたアドレス信号１
１、データ信号１２とそれぞれ同一のアドレス信号１１
ａ、データ信号１２ａを出力する。この際、電源ＩＣ２
の各信号入力端子は高インピーダンス状態にある。一
方、アトリビュートメモリ１７の各信号入力端子は入力
待ちの状態にある。この結果、アドレス信号１１、１１
ａで指定されたアトリビュートメモリ１７のアドレス
（即ちバッテリー検出レジスタ３２の設定値を記憶すべ
きアドレス）にはデータ信号１２、１２ａのデータが書
き込まれる。更にメモリカード制御ＩＣ１５は電源ＩＣ
２に対しフラグ設定信号を出力する。これは例えば次の
ように行われる。チップイネーブル信号１４ａを複数個
ビットから成る信号とし、各ビットでＩＣメモリカード
１０内部のＩＣチップを選択する構成とする。ここで電
源ＩＣ２を選択するビットをＬレベルとしたチップイネ
ーブル信号１４ａをメモリカード制御ＩＣ１５から出力
して電源ＩＣ２を選択する。同時にデータ書込み信号１
３ａをＬレベル、リード信号１８ａをＨレベルとし、更
にアドレス信号１１ａでリセットフラグ２１を選択しデ
ータ信号１２ａでセットされるＬレベルに対応するデー
タを電源ＩＣ２に出力する。この結果電源ＩＣ２のリセ
ットフラグ２１はＬ状態にセットされる。以上によって
アトリビュートメモリ１７へのバッテリー検出電圧デー
タ設定およびリセットフラグ２１のＬ状態へのセットが
終了する。
はＬレベルのデータ書込み信号１３ａ、チップイネーブ
ル信号１４ａ、およびＨレベルのリード信号１８ａを出
力し、また情報処理装置から供給されたアドレス信号１
１、データ信号１２とそれぞれ同一のアドレス信号１１
ａ、データ信号１２ａを出力する。この際、電源ＩＣ２
の各信号入力端子は高インピーダンス状態にある。一
方、アトリビュートメモリ１７の各信号入力端子は入力
待ちの状態にある。この結果、アドレス信号１１、１１
ａで指定されたアトリビュートメモリ１７のアドレス
（即ちバッテリー検出レジスタ３２の設定値を記憶すべ
きアドレス）にはデータ信号１２、１２ａのデータが書
き込まれる。更にメモリカード制御ＩＣ１５は電源ＩＣ
２に対しフラグ設定信号を出力する。これは例えば次の
ように行われる。チップイネーブル信号１４ａを複数個
ビットから成る信号とし、各ビットでＩＣメモリカード
１０内部のＩＣチップを選択する構成とする。ここで電
源ＩＣ２を選択するビットをＬレベルとしたチップイネ
ーブル信号１４ａをメモリカード制御ＩＣ１５から出力
して電源ＩＣ２を選択する。同時にデータ書込み信号１
３ａをＬレベル、リード信号１８ａをＨレベルとし、更
にアドレス信号１１ａでリセットフラグ２１を選択しデ
ータ信号１２ａでセットされるＬレベルに対応するデー
タを電源ＩＣ２に出力する。この結果電源ＩＣ２のリセ
ットフラグ２１はＬ状態にセットされる。以上によって
アトリビュートメモリ１７へのバッテリー検出電圧デー
タ設定およびリセットフラグ２１のＬ状態へのセットが
終了する。
【００７４】次にアトリビュートメモリ１７に記憶され
たバッテリー検出電圧の設定値をバッテリー検出レジス
タ３２に読み込む動作について説明する。ＩＣメモリカ
ード１０は情報処理装置に装着され、内部バックアップ
用バッテリー１９を搭載した状態にあるとし、またリセ
ットフラグ２１は上に説明したようにＬ状態にセットさ
れているものとする。
たバッテリー検出電圧の設定値をバッテリー検出レジス
タ３２に読み込む動作について説明する。ＩＣメモリカ
ード１０は情報処理装置に装着され、内部バックアップ
用バッテリー１９を搭載した状態にあるとし、またリセ
ットフラグ２１は上に説明したようにＬ状態にセットさ
れているものとする。
【００７５】このようにリセットフラグ２１がＬ状態に
セットされた後、最初に情報処理装置の電源が投入され
ると、電源ＩＣ２からＬレベルのチップイネーブル信号
１４ａ、リード信号１８ａ、Ｈレベルのデータ書込み信
号１３ａが出力される。なお上に述べたようにチップイ
ネーブル信号１４ａを複数個のビットから構成する場合
はアトリビュートメモリ１７に対応するビットをＬレベ
ルとするものとする。またこれと同時にバッテリー検出
レジスタ３２に設定されるべきバッテリー検出電圧を記
憶するアドレス信号１１ａのアドレスを指定するアドレ
ス信号１１ａが電源ＩＣ２から出力される。なおリセッ
トフラグ２１がＬにセットされている状態では電源ＩＣ
２はメモリカード制御ＩＣ１５に対し電源を供給しな
い。このためメモリカード制御ＩＣ１５の各信号入力端
子は高インピーダンス状態にある。この結果アトリビュ
ートメモリ１７からはアドレス信号１１ａで指定された
アドレスに記憶されたバッテリー検出電圧データが出力
される。
セットされた後、最初に情報処理装置の電源が投入され
ると、電源ＩＣ２からＬレベルのチップイネーブル信号
１４ａ、リード信号１８ａ、Ｈレベルのデータ書込み信
号１３ａが出力される。なお上に述べたようにチップイ
ネーブル信号１４ａを複数個のビットから構成する場合
はアトリビュートメモリ１７に対応するビットをＬレベ
ルとするものとする。またこれと同時にバッテリー検出
レジスタ３２に設定されるべきバッテリー検出電圧を記
憶するアドレス信号１１ａのアドレスを指定するアドレ
ス信号１１ａが電源ＩＣ２から出力される。なおリセッ
トフラグ２１がＬにセットされている状態では電源ＩＣ
２はメモリカード制御ＩＣ１５に対し電源を供給しな
い。このためメモリカード制御ＩＣ１５の各信号入力端
子は高インピーダンス状態にある。この結果アトリビュ
ートメモリ１７からはアドレス信号１１ａで指定された
アドレスに記憶されたバッテリー検出電圧データが出力
される。
【００７６】ここでバッテリー検出手段１６は、内部バ
ックアップ用バッテリー１９の電圧を検出し、更にリセ
ットフラグ２１がＬにセットされると判断された場合、
Ｌレベルのライト信号２０をバッテリー検出レジスタ３
２に出力する。この結果アトリビュートメモリ１７から
出力されたバッテリー検出電圧データはバッテリー検出
レジスタ３２に書き込まれる。電源ＩＣ２はバッテリー
検出レジスタ３２へのバッテリー検出電圧データの書き
込みが終了するとリセットフラグ２１をＨ状態にリセッ
トする。
ックアップ用バッテリー１９の電圧を検出し、更にリセ
ットフラグ２１がＬにセットされると判断された場合、
Ｌレベルのライト信号２０をバッテリー検出レジスタ３
２に出力する。この結果アトリビュートメモリ１７から
出力されたバッテリー検出電圧データはバッテリー検出
レジスタ３２に書き込まれる。電源ＩＣ２はバッテリー
検出レジスタ３２へのバッテリー検出電圧データの書き
込みが終了するとリセットフラグ２１をＨ状態にリセッ
トする。
【００７７】図９はライトプロテクトフラグを有するバ
ッテリー検出レジスタの構成を示すブロック図である。
図９に示されたバッテリー検出レジスタ３２は、電圧設
定値３２ｂの他にライトプロテクトフラグ３２ａを記憶
する。バッテリー検出レジスタ３２が図９の構成有する
場合の動作は次のとおりである。
ッテリー検出レジスタの構成を示すブロック図である。
図９に示されたバッテリー検出レジスタ３２は、電圧設
定値３２ｂの他にライトプロテクトフラグ３２ａを記憶
する。バッテリー検出レジスタ３２が図９の構成有する
場合の動作は次のとおりである。
【００７８】バッテリー検出レジスタ３２が図９の構成
を有する場合、ライトプロテクトフラグ３２ａの設定は
電圧設定値３２ｂの読み込みと同時に行われる。即ち第
１段階としてバッテリー検出電圧データとともにライト
プロテクトフラグ３２ａの状態を指定するデータが情報
処理装置からＩＣメモリカード１０に送信されアトリビ
ュートメモリ１７に書き込まれる。
を有する場合、ライトプロテクトフラグ３２ａの設定は
電圧設定値３２ｂの読み込みと同時に行われる。即ち第
１段階としてバッテリー検出電圧データとともにライト
プロテクトフラグ３２ａの状態を指定するデータが情報
処理装置からＩＣメモリカード１０に送信されアトリビ
ュートメモリ１７に書き込まれる。
【００７９】次にリセットフラグ２１がＬに設定されて
最初に情報処理装置の電源が投入されると以下に説明す
るようにライトプロテクトフラグ３２ａの状態に従って
アトリビュートメモリ１７に記憶されたライトプロテク
トフラグおよびバッテリー検出電圧をそれぞれバッテリ
ー検出レジスタ３２のライトプロテクトフラグ３２ａ、
電圧設定値３２ｂに読み込むかどうかを制御する。
最初に情報処理装置の電源が投入されると以下に説明す
るようにライトプロテクトフラグ３２ａの状態に従って
アトリビュートメモリ１７に記憶されたライトプロテク
トフラグおよびバッテリー検出電圧をそれぞれバッテリ
ー検出レジスタ３２のライトプロテクトフラグ３２ａ、
電圧設定値３２ｂに読み込むかどうかを制御する。
【００８０】図９において第１ライト信号２４（図では
ＷＲ１の上にバー￣をつけて示す）はバッテリー検出手
段１６から出力される信号であり、上に説明したライト
信号２０と同様に、リセットフラグ２１がＬ状態にあ
り、かつ内部バックアップ用バッテリー１９の電圧が検
出された場合にＬレベルに成る。ＡＮＤゲート４０は、
第１ライト信号２４がＬレベルであり、かつライトプロ
テクトフラグ３２ａがＬ状態にある場合のみＬレベルの
第３ライト信号４１（図ではＷＲ３の上にバー￣をつけ
て示す）を出力する。ライトプロテクトフラグ３２ａが
Ｈ状態の場合には第１ライト信号２４のレベルにかかわ
らずＡＮＤゲート４０の出力する第３ライト信号４１は
Ｈレベルである。この第３ライト信号４１はバッテリー
検出レジスタ３２に入力され、ライトプロテクトフラグ
およびバッテリー検出電圧データのバッテリー検出レジ
スタ３２への読み込みを制御する。即ち第３ライト信号
４１がＬレベルの場合はアトリビュートメモリ１７から
出力されたデータ信号１２がバッテリー検出レジスタ３
２に読み込まれるが、第３ライト信号４１がＨレベルの
場合には読み込みは行われない。従ってライトプロテク
トフラグ３２ａがＨに設定されている場合はライトプロ
テクトフラグ３２ａの書き込みが禁止される。
ＷＲ１の上にバー￣をつけて示す）はバッテリー検出手
段１６から出力される信号であり、上に説明したライト
信号２０と同様に、リセットフラグ２１がＬ状態にあ
り、かつ内部バックアップ用バッテリー１９の電圧が検
出された場合にＬレベルに成る。ＡＮＤゲート４０は、
第１ライト信号２４がＬレベルであり、かつライトプロ
テクトフラグ３２ａがＬ状態にある場合のみＬレベルの
第３ライト信号４１（図ではＷＲ３の上にバー￣をつけ
て示す）を出力する。ライトプロテクトフラグ３２ａが
Ｈ状態の場合には第１ライト信号２４のレベルにかかわ
らずＡＮＤゲート４０の出力する第３ライト信号４１は
Ｈレベルである。この第３ライト信号４１はバッテリー
検出レジスタ３２に入力され、ライトプロテクトフラグ
およびバッテリー検出電圧データのバッテリー検出レジ
スタ３２への読み込みを制御する。即ち第３ライト信号
４１がＬレベルの場合はアトリビュートメモリ１７から
出力されたデータ信号１２がバッテリー検出レジスタ３
２に読み込まれるが、第３ライト信号４１がＨレベルの
場合には読み込みは行われない。従ってライトプロテク
トフラグ３２ａがＨに設定されている場合はライトプロ
テクトフラグ３２ａの書き込みが禁止される。
【００８１】実施例６．図１０はこの発明の第６実施例
に係る電源ＩＣの構成を示すブロック図である。この実
施例の場合、第１バッテリー検出基準電圧信号３５、第
２バッテリー検出基準電圧信号３４は外付け分圧抵抗２
８の両側の端子から電源回路７のＶＲＥＦ１端子、ＶＲ
ＥＦ２端子に供給される。トランジスタ（ＩＧＦＥＴ）
３７のソース・ドレーン間の抵抗はゲート端子３１ａに
印加される電圧によって制御される。ＩＣメモリカード
の他の構成は実施例５と同様であり、実施例５と同様に
情報処理装置からプログラマブルにバッテリー検出電圧
を設定できる。
に係る電源ＩＣの構成を示すブロック図である。この実
施例の場合、第１バッテリー検出基準電圧信号３５、第
２バッテリー検出基準電圧信号３４は外付け分圧抵抗２
８の両側の端子から電源回路７のＶＲＥＦ１端子、ＶＲ
ＥＦ２端子に供給される。トランジスタ（ＩＧＦＥＴ）
３７のソース・ドレーン間の抵抗はゲート端子３１ａに
印加される電圧によって制御される。ＩＣメモリカード
の他の構成は実施例５と同様であり、実施例５と同様に
情報処理装置からプログラマブルにバッテリー検出電圧
を設定できる。
【００８２】実施例７．図１１はこの発明の第７実施例
に係る電源ＩＣの構成を示すブロック図である。この実
施例の場合トランジスタ（ＩＧＦＥＴ）３８を外付け分
圧抵抗２８、２９の間に直列に挿入し、外付け分圧抵抗
２８の両側端子から第１バッテリー検出基準電圧信号３
５、第２バッテリー検出基準電圧信号３４を電源回路７
のＶＲＥＦ１端子、ＶＲＥＦ２端子に供給する。トラン
ジスタ（ＩＧＦＥＴ）３８のゲート端子３１ｂはＤ／Ａ
コンバータ３３の出力により制御される。ＩＣメモリカ
ードの他の構成は実施例５と同様であり、実施例５と同
様に情報処理装置からプログラマブルにバッテリー検出
電圧を設定できる。
に係る電源ＩＣの構成を示すブロック図である。この実
施例の場合トランジスタ（ＩＧＦＥＴ）３８を外付け分
圧抵抗２８、２９の間に直列に挿入し、外付け分圧抵抗
２８の両側端子から第１バッテリー検出基準電圧信号３
５、第２バッテリー検出基準電圧信号３４を電源回路７
のＶＲＥＦ１端子、ＶＲＥＦ２端子に供給する。トラン
ジスタ（ＩＧＦＥＴ）３８のゲート端子３１ｂはＤ／Ａ
コンバータ３３の出力により制御される。ＩＣメモリカ
ードの他の構成は実施例５と同様であり、実施例５と同
様に情報処理装置からプログラマブルにバッテリー検出
電圧を設定できる。
【００８３】実施例８．図１２はこの発明の第８実施例
に係るＩＣメモリカードの全体構成を示すブロック図で
ある。この実施例の電源ＩＣ２も実施例５の場合と同様
に、バッテリー検出レジスタ３２の他に外付け分圧抵抗
２７、２８、２９、トランジスタ（ＩＧＦＥＴ）３０、
電源回路７、Ｄ／Ａコンバータ３３（図７参照）を備え
るが、バッテリー検出レジスタ３２へのバッテリー検出
電圧データの書き込みはアトリビュートメモリ１７を介
さずパーソナルコンピュータなどの情報処理装置から直
接行われる。
に係るＩＣメモリカードの全体構成を示すブロック図で
ある。この実施例の電源ＩＣ２も実施例５の場合と同様
に、バッテリー検出レジスタ３２の他に外付け分圧抵抗
２７、２８、２９、トランジスタ（ＩＧＦＥＴ）３０、
電源回路７、Ｄ／Ａコンバータ３３（図７参照）を備え
るが、バッテリー検出レジスタ３２へのバッテリー検出
電圧データの書き込みはアトリビュートメモリ１７を介
さずパーソナルコンピュータなどの情報処理装置から直
接行われる。
【００８４】ＩＣメモリカード１０のコネクタ１０ａは
電源ＩＣライト信号２２のための専用端子を有し、電源
ＩＣライト信号２２はパーソナルコンピュータなどの情
報処理装置からバッテリー検出レジスタ３２に直接入力
される。従ってバッテリー検出レジスタ３２へのデータ
の書き込みは次のように行われる。ＩＣメモリカード１
０が情報処理装置に装着された状態において、情報処理
装置は電源ＩＣライト信号２２をＬレベルとし、データ
バスを介してバッテリー検出電圧データをデータ信号１
２としてＩＣメモリカード１０に送信する。メモリカー
ド制御ＩＣ１５は情報処理装置から受信されたデータを
内部データバスを介してデータ信号１２ａとして電源Ｉ
Ｃ２のバッテリー検出レジスタ３２に出力する。この
際、Ｌレベルの電源ＩＣライト信号２２が情報処理装置
から直接電源ＩＣ２のバッテリー検出レジスタ３２に入
力されており、データ信号１２ａのデータがバッテリー
検出レジスタ３２に書き込まれる。
電源ＩＣライト信号２２のための専用端子を有し、電源
ＩＣライト信号２２はパーソナルコンピュータなどの情
報処理装置からバッテリー検出レジスタ３２に直接入力
される。従ってバッテリー検出レジスタ３２へのデータ
の書き込みは次のように行われる。ＩＣメモリカード１
０が情報処理装置に装着された状態において、情報処理
装置は電源ＩＣライト信号２２をＬレベルとし、データ
バスを介してバッテリー検出電圧データをデータ信号１
２としてＩＣメモリカード１０に送信する。メモリカー
ド制御ＩＣ１５は情報処理装置から受信されたデータを
内部データバスを介してデータ信号１２ａとして電源Ｉ
Ｃ２のバッテリー検出レジスタ３２に出力する。この
際、Ｌレベルの電源ＩＣライト信号２２が情報処理装置
から直接電源ＩＣ２のバッテリー検出レジスタ３２に入
力されており、データ信号１２ａのデータがバッテリー
検出レジスタ３２に書き込まれる。
【００８５】実施例９．この実施例では第２バッテリー
検出基準電圧信号３４、第１バッテリー検出基準電圧信
号３５を図７、１０、１１の構成内の２または３の構成
を組み合せる事により設定する。例えば図７と図１０の
構成を組み合せ、トランジスタ（ＩＧＦＥＴ）３０を外
付け分圧抵抗２８、２９の間に接続し、トランジスタ
（ＩＧＦＥＴ）３７を外付け分圧抵抗２７、１８の間に
接続する構成として第２バッテリー検出基準電圧信号３
４、３５をえてもよい。また図７、１０、１１の構成を
くみああせ、トランジスタ（ＩＧＦＥＴ）３０を外付け
分圧抵抗２８、２９の間に接続し、またトランジスタ
（ＩＧＦＥＴ）３７を外付け分圧抵抗２７、１８の間に
接続するとともに更にトランジスタ（ＩＧＦＥＴ）３８
を外付け分圧抵抗２８、２９の間に接続する事により第
２バッテリー検出基準電圧信号３４、第１バッテリー検
出基準電圧信号３５をえてもよい。ＩＣメモリカードの
他の構成は実施例５と同様であり、実施例５と同様に情
報処理装置からプログラマブルにバッテリー検出電圧を
設定できる。
検出基準電圧信号３４、第１バッテリー検出基準電圧信
号３５を図７、１０、１１の構成内の２または３の構成
を組み合せる事により設定する。例えば図７と図１０の
構成を組み合せ、トランジスタ（ＩＧＦＥＴ）３０を外
付け分圧抵抗２８、２９の間に接続し、トランジスタ
（ＩＧＦＥＴ）３７を外付け分圧抵抗２７、１８の間に
接続する構成として第２バッテリー検出基準電圧信号３
４、３５をえてもよい。また図７、１０、１１の構成を
くみああせ、トランジスタ（ＩＧＦＥＴ）３０を外付け
分圧抵抗２８、２９の間に接続し、またトランジスタ
（ＩＧＦＥＴ）３７を外付け分圧抵抗２７、１８の間に
接続するとともに更にトランジスタ（ＩＧＦＥＴ）３８
を外付け分圧抵抗２８、２９の間に接続する事により第
２バッテリー検出基準電圧信号３４、第１バッテリー検
出基準電圧信号３５をえてもよい。ＩＣメモリカードの
他の構成は実施例５と同様であり、実施例５と同様に情
報処理装置からプログラマブルにバッテリー検出電圧を
設定できる。
【００８６】実施例１０．この実施例では図１、２、
７、８の構成を組み合せ、電源切り換えのしきい値とバ
ッテリー検出電圧をともにこの場合は図２、８のリセッ
トフラグ２１は電源切り換えしきい値設定のためのリセ
ットフラグ２１（図２）とバッテリー検出電圧設定のた
めのリセットフラグ２１（図８）を別々に設け、またし
きい値レジスタ９およびバッテリー検出レジスタ３２に
印加されるライト信号２０を別々の信号とする事により
電源切り換えしきい値値とバッテリー検出電圧を別々に
実施例から設定できる。
７、８の構成を組み合せ、電源切り換えのしきい値とバ
ッテリー検出電圧をともにこの場合は図２、８のリセッ
トフラグ２１は電源切り換えしきい値設定のためのリセ
ットフラグ２１（図２）とバッテリー検出電圧設定のた
めのリセットフラグ２１（図８）を別々に設け、またし
きい値レジスタ９およびバッテリー検出レジスタ３２に
印加されるライト信号２０を別々の信号とする事により
電源切り換えしきい値値とバッテリー検出電圧を別々に
実施例から設定できる。
【００８７】
【発明の効果】請求項１記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、バックアップ電源
付きＩＣメモリカードの設計、量産が終了したのちに、
パーソナルコンピュータなどの情報処理装置から容易に
電源切り換えしきい値を調整する事ができ、またバック
アップ電源付きＩＣメモリカードの部品点数を減少する
事ができる効果がある。
ップ電源付きＩＣメモリカードでは、バックアップ電源
付きＩＣメモリカードの設計、量産が終了したのちに、
パーソナルコンピュータなどの情報処理装置から容易に
電源切り換えしきい値を調整する事ができ、またバック
アップ電源付きＩＣメモリカードの部品点数を減少する
事ができる効果がある。
【００８８】請求項２から７記載のこの発明に係るバッ
クアップ電源付きＩＣメモリカードでは、単純な回路構
成で確実にしきい値を調整できる効果がある。
クアップ電源付きＩＣメモリカードでは、単純な回路構
成で確実にしきい値を調整できる効果がある。
【００８９】請求項８記載のこの発明に係るバックアッ
プ電源付きＩＣメモリカードでは、バックアップ電源付
きＩＣメモリカードの設計、量産が終了したのちに、パ
ーソナルコンピュータなどの情報処理装置から容易にバ
ッテリー検出電圧を調整する事ができ、またバックアッ
プ電源付きＩＣメモリカードの部品点数を減少する事が
できる効果がある。
プ電源付きＩＣメモリカードでは、バックアップ電源付
きＩＣメモリカードの設計、量産が終了したのちに、パ
ーソナルコンピュータなどの情報処理装置から容易にバ
ッテリー検出電圧を調整する事ができ、またバックアッ
プ電源付きＩＣメモリカードの部品点数を減少する事が
できる効果がある。
【００９０】請求項８から１４記載のこの発明に係るバ
ックアップ電源付きＩＣメモリカードでは、更に単純な
回路構成で確実にバッテリー検出電圧を調整できる効果
がある。
ックアップ電源付きＩＣメモリカードでは、更に単純な
回路構成で確実にバッテリー検出電圧を調整できる効果
がある。
【００９１】請求項１５記載のこの発明に係るバックア
ップ電源付きＩＣメモリカードでは、バックアップ電源
付きＩＣメモリカードの設計、量産が終了したのちに、
パーソナルコンピュータなどの情報処理装置から容易に
電源切り換えしきい値およびバッテリー検出電圧を調整
する事ができ、またバックアップ電源付きＩＣメモリカ
ードの部品点数を減少する事ができる効果がある。
ップ電源付きＩＣメモリカードでは、バックアップ電源
付きＩＣメモリカードの設計、量産が終了したのちに、
パーソナルコンピュータなどの情報処理装置から容易に
電源切り換えしきい値およびバッテリー検出電圧を調整
する事ができ、またバックアップ電源付きＩＣメモリカ
ードの部品点数を減少する事ができる効果がある。
【図１】 この発明の第１実施例に係る電源ＩＣの構成
を示すブロック図である。
を示すブロック図である。
【図２】 この発明の第１実施例に係るＩＣメモリカー
ドの全体構成を示すブロック図である。
ドの全体構成を示すブロック図である。
【図３】 ライトプロテクトフラグを有するしきい値レ
ジスタの構成を示すブロック図である。
ジスタの構成を示すブロック図である。
【図４】 この発明の第２実施例に係る電源ＩＣの構成
を示すブロック図である。
を示すブロック図である。
【図５】 この発明の第３実施例に係る電源ＩＣの構成
を示すブロック図である。
を示すブロック図である。
【図６】 この発明の第４実施例に係るＩＣメモリカー
ドの全体構成を示すブロック図である。
ドの全体構成を示すブロック図である。
【図７】 この発明の第５実施例に係る電源ＩＣの構成
を示すブロック図である。
を示すブロック図である。
【図８】 この発明の第５実施例に係るＩＣメモリカー
ドの全体構成を示すブロック図である。
ドの全体構成を示すブロック図である。
【図９】 ライトプロテクトフラグを有するバッテリー
検出レジスタの構成を示すブロック図である。
検出レジスタの構成を示すブロック図である。
【図１０】 この発明の第６実施例に係る電源ＩＣの構
成を示すブロック図である。
成を示すブロック図である。
【図１１】 この発明の第７実施例に係る電源ＩＣの構
成を示すブロック図である。
成を示すブロック図である。
【図１２】 この発明の第８実施例に係るＩＣメモリカ
ードの全体構成を示すブロック図である。
ードの全体構成を示すブロック図である。
【図１３】 従来のバックアップ電源付きＩＣメモリカ
ードの構成を示すブロック図である。
ードの構成を示すブロック図である。
１ ゲート端子、１ａ ゲート端子、２ 電源ＩＣ、３
外付け分圧抵抗、４外付け分圧抵抗、５ トランジス
タ（ＩＧＦＥＴ）、５ａ トランジスタ（ＩＧＦＥ
Ｔ）、６ 電源切り換え調整信号、７ 電源回路、７ａ
電源ＩＣ、８Ｄ／Ａコンバータ、９ しきい値レジス
タ、９ａ ライトプロテクトフラグ、９ｂ 電圧設定
値、１０ ＩＣメモリカード、１０ａ コネクタ、１１
アドレス信号、１１ａ アドレス信号、１２ データ
信号、１２ａ データ信号、１３データ書込み信号、１
３ａ データ書込み信号、１４ チップイネーブル信
号、１４ａ チップイネーブル信号、１５ メモリカー
ド制御ＩＣ、１６ バッテリー検出手段、１７ アトリ
ビュートメモリ、１８ リード信号、１８ａ リード信
号、１９ 内部バックアップ用バッテリー、２０ ライ
ト信号、２１ リセットフラグ、２２ 電源ＩＣライト
信号、２３ ＡＮＤゲート、２４ 第１ライト信号、２
５ 第２ライト信号、２６ ライトプロテクト信号、２
７ 外付け分圧抵抗、２８ 外付け分圧抵抗、２９ 外
付け分圧抵抗、３０ トランジスタ（ＩＧＦＥＴ）、３
１ ゲート端子、３１ａ ゲート端子、３１ｂ ゲート
端子、３２ バッテリー検出レジスタ、３２ａ ライト
プロテクトフラグ、３２ｂ 電圧設定値、３３ Ｄ／Ａ
コンバータ、３４ 第２バッテリー検出基準電圧信号、
３５ 第１バッテリー検出基準電圧信号、３６ ディジ
タル信号、３７ トランジスタ（ＩＧＦＥＴ）、３８
トランジスタ（ＩＧＦＥＴ）、４０ ＡＮＤゲート、４
１ 第３ライト信号、４２ 抵抗、４３ 抵抗、４４
電圧検出器、４５電源ＩＣ以外のＩＣ。
外付け分圧抵抗、４外付け分圧抵抗、５ トランジス
タ（ＩＧＦＥＴ）、５ａ トランジスタ（ＩＧＦＥ
Ｔ）、６ 電源切り換え調整信号、７ 電源回路、７ａ
電源ＩＣ、８Ｄ／Ａコンバータ、９ しきい値レジス
タ、９ａ ライトプロテクトフラグ、９ｂ 電圧設定
値、１０ ＩＣメモリカード、１０ａ コネクタ、１１
アドレス信号、１１ａ アドレス信号、１２ データ
信号、１２ａ データ信号、１３データ書込み信号、１
３ａ データ書込み信号、１４ チップイネーブル信
号、１４ａ チップイネーブル信号、１５ メモリカー
ド制御ＩＣ、１６ バッテリー検出手段、１７ アトリ
ビュートメモリ、１８ リード信号、１８ａ リード信
号、１９ 内部バックアップ用バッテリー、２０ ライ
ト信号、２１ リセットフラグ、２２ 電源ＩＣライト
信号、２３ ＡＮＤゲート、２４ 第１ライト信号、２
５ 第２ライト信号、２６ ライトプロテクト信号、２
７ 外付け分圧抵抗、２８ 外付け分圧抵抗、２９ 外
付け分圧抵抗、３０ トランジスタ（ＩＧＦＥＴ）、３
１ ゲート端子、３１ａ ゲート端子、３１ｂ ゲート
端子、３２ バッテリー検出レジスタ、３２ａ ライト
プロテクトフラグ、３２ｂ 電圧設定値、３３ Ｄ／Ａ
コンバータ、３４ 第２バッテリー検出基準電圧信号、
３５ 第１バッテリー検出基準電圧信号、３６ ディジ
タル信号、３７ トランジスタ（ＩＧＦＥＴ）、３８
トランジスタ（ＩＧＦＥＴ）、４０ ＡＮＤゲート、４
１ 第３ライト信号、４２ 抵抗、４３ 抵抗、４４
電圧検出器、４５電源ＩＣ以外のＩＣ。
フロントページの続き (56)参考文献 特開 平１−126790（ＪＰ，Ａ) 特開 平３−286215（ＪＰ，Ａ) 実開 平２−42154（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 G06F 1/28 G06K 19/07
Claims (15)
- 【請求項１】 パーソナルコンピュータなどの情報処理
装置に装着されるバックアップ電源付きＩＣメモリカー
ドであって、 揮発性のメモリと、 内部バックアップ用バッテリーと、 前記情報処理装置から受信されたしきい値データを記憶
するしきい値レジスタと、 前記しきい値レジスタに記憶された前記しきい値データ
に対応する電源切り換え調整信号を発生する電源切り換
え調整信号発生手段と、 前記情報処理装置から供給される外部電源がしきい値以
下に成った場合に前記揮発性メモリに前記内部バックア
ップ用バッテリーからバックアップ電源を供給する電源
回路であって、前記電源切り換え調整信号に応答して前
記しきい値を調節する電源回路と、 を備える事を特徴とするバックアップ電源付きＩＣメモ
リカード。 - 【請求項２】 前記電源切り換え調整信号発生手段は、 前記外部電源と接地端子の間に接続された外付け分圧抵
抗と、 前記外付け分圧抵抗と直列に接続されたトランジスタ
と、 前記しきい値レジスタに記憶されたディジタル値しきい
値データを、対応するアナログ信号に変換し、変換後の
アナログ信号を前記トランジスタの制御端子に印加して
前記トランジスタの抵抗値を調節するＤ／Ａコンバータ
と、 を備え、 前記電源切り換え調整信号は前記トランジスタと前記外
付け分圧抵抗の接続点から得られる事を特徴とする請求
項１記載のバックアップ電源付きＩＣメモリカード。 - 【請求項３】 前記外付け分圧抵抗は２個の直列に接続
された抵抗を含み、前記トランジスタは前記２個の抵抗
の間に接続される事を特徴とする請求項２記載のバック
アップ電源付きＩＣメモリカード。 - 【請求項４】 前記バックアップ電源付きＩＣメモリカ
ードは更に前記バックアップ電源付きＩＣメモリカード
の設定値を記憶するアトリビュートメモリと、 前記情報処理装置から送信された前記しきい値データを
前記アトリビュートメモリに書き込む制御回路手段と、 前記制御回路手段によって前記アトリビュートメモリに
前記しきい値データが書き込まれた後、最初に前記情報
処理装置の電源が投入された場合に、前記アトリビュー
トメモリに記憶されたしきい値データを前記しきい値レ
ジスタに読み込むしきい値データ読み込み手段と、 を備える事を備える事を特徴とする請求項１から３の内
のいづれかに記載のバックアップ電源付きＩＣメモリカ
ード。 - 【請求項５】 前記しきい値データ読み込み手段は、 前記アトリビュートメモリに前記しきい値データが書き
込まれた時にセットされるリセットフラグと、 前記情報処理装置が投入された時に前記リセットフラグ
がセットされており、かつ前記内部バックアップ用バッ
テリーが検出された場合にライト信号を発生して前記ア
トリビュートメモリに記憶されたしきい値データを前記
しきい値レジスタに読み込ませるライト信号発生手段
と、 を備える事を特徴とする請求項４記載のバックアップ電
源付きＩＣメモリカード。 - 【請求項６】 前記しきい値レジスタはライトプロテク
トフラグを備え、 前記ライト信号発生手段は、前記情報処理装置が投入さ
れた時に前記ライトプロテクトフラグがセットされてい
る場合に、ライト信号の発生抑制して前記アトリビュー
トメモリから前記しきい値レジスタへのしきい値データ
の読み込みを禁止する事を特徴とする請求項５記載のバ
ックアップ電源付きＩＣメモリカード。 - 【請求項７】 前記バックアップ電源付きＩＣメモリカ
ードは、 前記情報処理装置から受信されたデータ書込み信号を直
接、前記しきい値レジスタに入力する手段と、 前記データ書込み信号と同時に前記情報処理装置から受
信された前記しきい値データを前記しきい値レジスタに
直接、書き込む手段と、 を備える事を特徴とする請求項１から３の内のいづれか
に記載のバックアップ電源付きＩＣメモリカード。 - 【請求項８】 パーソナルコンピュータなどの情報処理
装置に装着されるバックアップ電源付きＩＣメモリカー
ドであって、 揮発性のメモリと、 内部バックアップ用バッテリーと、 前記情報処理装置から受信されたバッテリー検出電圧デ
ータを記憶するバッテリー検出レジスタと、 前記バッテリー検出レジスタに記憶された前記バッテリ
ー検出電圧データに対応するバッテリー検出基準電圧信
号を発生するバッテリー検出基準電圧信号発生手段と、 前記情報処理装置から供給される外部電源が所定のしき
い値以下に成った場合に前記揮発性メモリに前記内部バ
ックアップ用バッテリーからバックアップ電源を供給
し、また、前記内部バックアップ用バッテリーから供給
されるバックアップ電源が所定バッテリー電圧以下と成
った場合に前記情報処理装置にバッテリー信号を出力す
る電源回路であって、前記バッテリー検出基準電圧信号
に応答して前記バッテリー電圧を設定する電源回路と、 を備える事を特徴とするバックアップ電源付きＩＣメモ
リカード。 - 【請求項９】 前記バッテリー検出基準電圧信号発生手
段は、 前記外部電源と接地端子の間に接続された外付け分圧抵
抗と、 前記外付け分圧抵抗と直列に接続されたトランジスタ
と、 前記バッテリー検出レジスタに記憶されたディジタル値
バッテリー検出電圧データを、対応するアナログ信号に
変換し、変換後のアナログ信号を前記トランジスタの制
御端子に印加して前記トランジスタの抵抗値を調節する
Ｄ／Ａコンバータと、 を備え、 前記バッテリー検出基準電圧信号は前記トランジスタと
前記外付け分圧抵抗の接続点から得られる事を特徴とす
る請求項８記載のバックアップ電源付きＩＣメモリカー
ド。 - 【請求項１０】 前記バッテリー検出基準電圧信号は第
１バッテリー検出基準電圧信号、第２バッテリー検出基
準電圧信号を含み、 前記内部バックアップ用バッテリーの供給する電源が、
前記第１バッテリー検出基準電圧信号に対応する第１の
バッテリー電圧以下に成った時に前記電源回路は第１の
バッテリー信号を出力し、また、前記内部バックアップ
用バッテリーの供給する電源が、前記第２バッテリー検
出基準電圧信号に対応する第２のバッテリー電圧以下に
成った時に前記電源回路は第２のバッテリー信号を出力
し、 前記外付け分圧抵抗は３個の直列に接続された抵抗を含
み、前記トランジスタは前記３個の抵抗の内の２個の間
に挿入される事を特徴とする請求項９記載のバックアッ
プ電源付きＩＣメモリカード。 - 【請求項１１】 前記バックアップ電源付きＩＣメモリ
カードは更に前記バックアップ電源付きＩＣメモリカー
ドの設定値を記憶するアトリビュートメモリと、 前記情報処理装置から送信された前記バッテリー検出電
圧データを前記アトリビュートメモリに書き込む制御回
路手段と、 前記制御回路手段によって前記アトリビュートメモリに
前記バッテリー検出電圧データが書き込まれた後、最初
に前記情報処理装置の電源が投入された場合に、前記ア
トリビュートメモリに記憶されたバッテリー検出電圧デ
ータを前記バッテリー検出レジスタに読み込むバッテリ
ー検出電圧データ読み込み手段と、 を備える事を備える事を特徴とする請求項８から１０の
内のいづれかに記載のバックアップ電源付きＩＣメモリ
カード。 - 【請求項１２】 前記バッテリー検出電圧データ読み込
み手段は、 前記アトリビュートメモリに前記バッテリー検出電圧デ
ータが書き込まれた時にセットされるリセットフラグ
と、 前記情報処理装置が投入された時に前記リセットフラグ
がセットされており、かつ前記内部バックアップ用バッ
テリーが検出された場合にライト信号を発生して前記ア
トリビュートメモリに記憶されたバッテリー検出電圧デ
ータを前記バッテリー検出レジスタに読み込ませるライ
ト信号発生手段と、 を備える事を特徴とする請求項１１記載のバックアップ
電源付きＩＣメモリカード。 - 【請求項１３】 前記バッテリー検出レジスタはライト
プロテクトフラグを備え、 前記ライト信号発生手段は、前記情報処理装置が投入さ
れた時に前記ライトプロテクトフラグがセットされてい
る場合に、ライト信号の発生抑制して前記アトリビュー
トメモリから前記バッテリー検出レジスタへのバッテリ
ー検出電圧データの読み込みを禁止する事を特徴とする
請求項１２記載のバックアップ電源付きＩＣメモリカー
ド。 - 【請求項１４】 前記バックアップ電源付きＩＣメモリ
カードは、 前記情報処理装置から受信されたデータ書込み信号を直
接、前記バッテリー検出レジスタに入力する手段と、 前記データ書込み信号と同時に前記情報処理装置から受
信された前記バッテリー検出電圧データを前記バッテリ
ー検出レジスタに直接、書き込む手段と、 を備える事を特徴とする請求項８から１０の内のいづれ
かに記載のバックアップ電源付きＩＣメモリカード。 - 【請求項１５】 前記バックアップ電源付きＩＣメモリ
カードは更に、 前記情報処理装置から受信されたバッテリー検出電圧デ
ータを記憶するバッテリー検出レジスタと、 前記バッテリー検出レジスタに記憶された前記バッテリ
ー検出電圧データに対応するバッテリー検出基準電圧信
号を発生するバッテリー検出基準電圧信号発生手段と、 を備え、 前記電源回路は、前記内部バックアップ用バッテリーか
ら供給されるバックアップ電源が所定バッテリー電圧以
下と成った場合に前記情報処理装置にバッテリー信号を
出力する電源回路であって、前記バッテリー検出基準電
圧信号に応答して前記バッテリー電圧を設定する事を特
徴とする請求項１記載のバックアップ電源付きＩＣメモ
リカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15371494A JP3220595B2 (ja) | 1994-07-05 | 1994-07-05 | バックアップ電源付きｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15371494A JP3220595B2 (ja) | 1994-07-05 | 1994-07-05 | バックアップ電源付きｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0822346A JPH0822346A (ja) | 1996-01-23 |
| JP3220595B2 true JP3220595B2 (ja) | 2001-10-22 |
Family
ID=15568499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15371494A Expired - Fee Related JP3220595B2 (ja) | 1994-07-05 | 1994-07-05 | バックアップ電源付きｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002245425A (ja) * | 2001-02-19 | 2002-08-30 | Funai Electric Co Ltd | カード型記憶装置 |
-
1994
- 1994-07-05 JP JP15371494A patent/JP3220595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0822346A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111079A (en) | Power reduction circuit for programmable logic device | |
| US5343086A (en) | Automatic voltage detector control circuitry | |
| US7203828B2 (en) | Use of NAND flash for hidden memory blocks to store an operating system program | |
| US5835965A (en) | Memory system with multiplexed input-output port and memory mapping capability | |
| JPH04212785A (ja) | 集積回路装置 | |
| JPH10199278A (ja) | フラッシュメモリ装置用リペアヒューズ回路 | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| JPH0667740A (ja) | 半導体装置 | |
| US6081460A (en) | Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same | |
| JPS6069898A (ja) | 半導体記憶装置 | |
| US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| US6765432B2 (en) | Semiconductor device with a low-power operation mode | |
| JP3220595B2 (ja) | バックアップ電源付きｉｃメモリカード | |
| US6008668A (en) | Semiconductor device and input and output circuits thereof | |
| JP3268702B2 (ja) | Ａ／ｄ変換器 | |
| US5949725A (en) | Method and apparatus for reprogramming a supervoltage circuit | |
| KR101096702B1 (ko) | 프로그램 가능한 메모리부 및 이를 구비한 액정표시장치 | |
| US6816417B2 (en) | Input/output buffer circuit | |
| US5801995A (en) | Option setting circuit and an integrated circuit apparatus including the option setting circuit | |
| JPH07105333A (ja) | Ｉｃカード | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JPH08153390A (ja) | 半導体集積回路 | |
| KR100699811B1 (ko) | 내부에서 테스트용 기준 전압을 발생하는 디디알 에스디램반도체 장치 | |
| US11183244B2 (en) | Memory device and control method thereof | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |