JP3268702B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP3268702B2 JP3268702B2 JP04927394A JP4927394A JP3268702B2 JP 3268702 B2 JP3268702 B2 JP 3268702B2 JP 04927394 A JP04927394 A JP 04927394A JP 4927394 A JP4927394 A JP 4927394A JP 3268702 B2 JP3268702 B2 JP 3268702B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- output
- circuit
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、アナログ信号をデジ
タル信号に変換するＡ／Ｄ変換器に関するものである。
タル信号に変換するＡ／Ｄ変換器に関するものである。
【０００２】近年、マイクロコンピュータやビデオカメ
ラ等の民生用機器に使用される半導体集積回路では、消
費電力の低減及び耐ノイズ性を向上させるために、電源
電圧の低電圧化が図られている。このような半導体集積
回路とともに使用されるＡ／Ｄ変換器においても低電源
電圧で確実に動作することが必要となっている。
ラ等の民生用機器に使用される半導体集積回路では、消
費電力の低減及び耐ノイズ性を向上させるために、電源
電圧の低電圧化が図られている。このような半導体集積
回路とともに使用されるＡ／Ｄ変換器においても低電源
電圧で確実に動作することが必要となっている。
【０００３】
【従来の技術】従来の逐次比較型Ａ／Ｄ変換器の一例を
図８に従って説明する。アナログ入力信号ＡＮinはサン
プル・ホールド回路１に入力される。前記サンプル・ホ
ールド回路１はＣＭＯＳ構成のトランスファーゲートで
構成されるスイッチ回路２と、容量３とから構成され
る。
図８に従って説明する。アナログ入力信号ＡＮinはサン
プル・ホールド回路１に入力される。前記サンプル・ホ
ールド回路１はＣＭＯＳ構成のトランスファーゲートで
構成されるスイッチ回路２と、容量３とから構成され
る。
【０００４】前記サンプル・ホールド回路１の出力信号
はコンパレータ４の一方の入力端子に入力され、同コン
パレータ４の他方の入力端子にはＤ／Ａコンバータ５か
ら出力されるアナログ基準電圧ＡＮs が入力される。
はコンパレータ４の一方の入力端子に入力され、同コン
パレータ４の他方の入力端子にはＤ／Ａコンバータ５か
ら出力されるアナログ基準電圧ＡＮs が入力される。
【０００５】そして、前記コンパレータ４は前記サンプ
ル・ホールド回路１から出力されるアナログ電圧と、前
記Ｄ／Ａコンバータ５から出力されるアナログ基準電圧
ＡＮs とを比較して、その比較結果を「１」若しくは
「０」のデジタル信号で逐次比較レジスタ６に出力す
る。
ル・ホールド回路１から出力されるアナログ電圧と、前
記Ｄ／Ａコンバータ５から出力されるアナログ基準電圧
ＡＮs とを比較して、その比較結果を「１」若しくは
「０」のデジタル信号で逐次比較レジスタ６に出力す
る。
【０００６】前記逐次比較レジスタ６は前記コンパレー
タ４から出力されるデジタル信号を格納するとともに、
Ｄ／Ａコンバータ５に出力する。また、所定ビット数の
デジタル信号を格納すると、デジタル出力信号Ｄout を
出力する。
タ４から出力されるデジタル信号を格納するとともに、
Ｄ／Ａコンバータ５に出力する。また、所定ビット数の
デジタル信号を格納すると、デジタル出力信号Ｄout を
出力する。
【０００７】前記サンプル・ホールド回路１、Ｄ／Ａコ
ンバータ５及び逐次比較レジスタ６の動作は、クロック
信号ＣＬＫに基づいて動作する制御回路７により制御さ
れる。
ンバータ５及び逐次比較レジスタ６の動作は、クロック
信号ＣＬＫに基づいて動作する制御回路７により制御さ
れる。
【０００８】上記のように構成されたＡ／Ｄ変換器で
は、制御回路７の動作によりスイッチ回路２が所定時間
閉路されて、アナログ入力信号ＡＮinの電圧レベルが容
量３にサンプリングされる。
は、制御回路７の動作によりスイッチ回路２が所定時間
閉路されて、アナログ入力信号ＡＮinの電圧レベルが容
量３にサンプリングされる。
【０００９】次いで、制御回路７の動作に基づいてスイ
ッチ回路２が開路された後、容量３に充電されたサンプ
リング電圧と、Ｄ／Ａコンバータ５から出力されるアナ
ログ基準電圧ＡＮs とがコンパレータ４により比較さ
れ、その比較結果が逐次比較レジスタ６に格納される。
ッチ回路２が開路された後、容量３に充電されたサンプ
リング電圧と、Ｄ／Ａコンバータ５から出力されるアナ
ログ基準電圧ＡＮs とがコンパレータ４により比較さ
れ、その比較結果が逐次比較レジスタ６に格納される。
【００１０】次いで、前記比較結果に基づいてＤ／Ａコ
ンバータ５から出力されるアナログ基準電圧ＡＮs が変
更され、そのアナログ基準電圧ＡＮs と前記サンプリン
グ電圧とがコンパレータ４により比較され、その比較結
果が逐次比較レジスタ６に格納される。
ンバータ５から出力されるアナログ基準電圧ＡＮs が変
更され、そのアナログ基準電圧ＡＮs と前記サンプリン
グ電圧とがコンパレータ４により比較され、その比較結
果が逐次比較レジスタ６に格納される。
【００１１】このような動作が繰り返されて、逐次比較
レジスタ６に所定ビット数のデジタル信号が格納される
と、同逐次比較レジスタ６からデジタル出力信号Ｄout
が出力される。
レジスタ６に所定ビット数のデジタル信号が格納される
と、同逐次比較レジスタ６からデジタル出力信号Ｄout
が出力される。
【００１２】上記のような逐次比較動作を図９に従って
説明すると、まずサンプリング動作が時間ｔ１で行われ
る。次いで、最上位ビットＮから最下位ビット０まで、
それぞれ比較時間ｔ１で逐次比較動作が行われ、Ｎ＋１
ビットの比較動作が終了した後に、データ転送動作が行
われる。
説明すると、まずサンプリング動作が時間ｔ１で行われ
る。次いで、最上位ビットＮから最下位ビット０まで、
それぞれ比較時間ｔ１で逐次比較動作が行われ、Ｎ＋１
ビットの比較動作が終了した後に、データ転送動作が行
われる。
【００１３】
【発明が解決しようとする課題】上記のようなＡ／Ｄ変
換器では、サンプリング動作と、各ビットの逐次比較動
作とは、同一の時間ｔ１で行われる。
換器では、サンプリング動作と、各ビットの逐次比較動
作とは、同一の時間ｔ１で行われる。
【００１４】このようなＡ／Ｄ変換器の電源電圧を低電
圧化すると、ＣＭＯＳ構成のスイッチ回路２の抵抗が相
対的に大きくなって、同スイッチ回路２を介して容量Ｃ
に流れる充電電流が少なくなる。
圧化すると、ＣＭＯＳ構成のスイッチ回路２の抵抗が相
対的に大きくなって、同スイッチ回路２を介して容量Ｃ
に流れる充電電流が少なくなる。
【００１５】すると、前記サンプリング時間ｔ１ではア
ナログ入力信号ＡＮinを充分にサンプリングできなくな
って、正確なＡ／Ｄ変換動作ができなくなる。また、上
記のようなＡ／Ｄ変換器では、各ビットの逐次比較動作
が、同一の時間ｔ１で行われるが、下位ビットほど、微
細な電位差をコンパレータ４で比較する必要があるの
で、下位ビットほどコンパレータ４での逐次比較動作に
時間を要する。
ナログ入力信号ＡＮinを充分にサンプリングできなくな
って、正確なＡ／Ｄ変換動作ができなくなる。また、上
記のようなＡ／Ｄ変換器では、各ビットの逐次比較動作
が、同一の時間ｔ１で行われるが、下位ビットほど、微
細な電位差をコンパレータ４で比較する必要があるの
で、下位ビットほどコンパレータ４での逐次比較動作に
時間を要する。
【００１６】このような状況で、電源電圧を低電圧化す
ると、コンパレータ４による下位ビットの逐次比較動作
にさらに長い時間を必要とするようになり、前記比較時
間ｔ１では、確実な比較動作ができなくなる。
ると、コンパレータ４による下位ビットの逐次比較動作
にさらに長い時間を必要とするようになり、前記比較時
間ｔ１では、確実な比較動作ができなくなる。
【００１７】従って、上記Ａ／Ｄ変換器では電源電圧を
低電圧化すると、正確なＡ／Ｄ変換動作ができなくなる
という問題点がある。また、上記Ａ／Ｄ変換器を低電源
電圧でも確実に動作するように、前記サンプリング時間
及び各ビットの逐次比較時間をそれぞれ充分に長く設定
すると、通常の電源電圧で使用した場合に、Ａ／Ｄ変換
の動作速度が無用に低下する。また、クロック信号の周
波数を変更する必要もある。
低電圧化すると、正確なＡ／Ｄ変換動作ができなくなる
という問題点がある。また、上記Ａ／Ｄ変換器を低電源
電圧でも確実に動作するように、前記サンプリング時間
及び各ビットの逐次比較時間をそれぞれ充分に長く設定
すると、通常の電源電圧で使用した場合に、Ａ／Ｄ変換
の動作速度が無用に低下する。また、クロック信号の周
波数を変更する必要もある。
【００１８】従って、電源電圧に応じたＡ／Ｄ変換器を
それぞれ設計する必要があって、コストが上昇するとい
う問題点がある。また、電源電圧を昇圧する昇圧回路を
上記Ａ／Ｄ変換器と同一チップ上に形成すると、同昇圧
回路から発生するノイズにより、Ａ／Ｄ変換動作に誤動
作が発生するという問題点がある。
それぞれ設計する必要があって、コストが上昇するとい
う問題点がある。また、電源電圧を昇圧する昇圧回路を
上記Ａ／Ｄ変換器と同一チップ上に形成すると、同昇圧
回路から発生するノイズにより、Ａ／Ｄ変換動作に誤動
作が発生するという問題点がある。
【００１９】この発明の目的は、異なる電源電圧が供給
されても安定して動作するＡ／Ｄ変換器を提供すること
にある。
されても安定して動作するＡ／Ｄ変換器を提供すること
にある。
【００２０】
【課題を解決するための手段】図１に示すように、アナ
ログ入力信号ＡＮinがサンプル・ホールド回路１でサン
プリングされ、前記サンプル・ホールド回路１の出力電
圧と、Ｄ／Ａコンバータ５から順次出力される複数のア
ナログ基準電圧ＡＮsとがコンパレータ４で逐次比較さ
れ、その比較結果が逐次比較レジスタ６に格納されてデ
ジタル出力信号Ｄoutとして出力される。制御回路８に
より、前記サンプリング動作及び逐次比較動作が制御さ
れる。クロック信号選択回路９により、基準クロック信
号ＣＬＫに基づいて複数のクロック信号が生成され、複
数のクロック信号の中からいずれか一つのクロック信号
が選択されて、前記サンプリング動作用または前記逐次
比較動作用のため前記制御回路８に動作クロック信号Ｃ
ＬＫＭとして出力される。選択制御回路１２により、電
源電圧に基づいて前記クロック信号選択回路９で選択さ
れるクロック信号が変更されて、サンプリング動作時間
及び逐次比較動作時間が変更される。
ログ入力信号ＡＮinがサンプル・ホールド回路１でサン
プリングされ、前記サンプル・ホールド回路１の出力電
圧と、Ｄ／Ａコンバータ５から順次出力される複数のア
ナログ基準電圧ＡＮsとがコンパレータ４で逐次比較さ
れ、その比較結果が逐次比較レジスタ６に格納されてデ
ジタル出力信号Ｄoutとして出力される。制御回路８に
より、前記サンプリング動作及び逐次比較動作が制御さ
れる。クロック信号選択回路９により、基準クロック信
号ＣＬＫに基づいて複数のクロック信号が生成され、複
数のクロック信号の中からいずれか一つのクロック信号
が選択されて、前記サンプリング動作用または前記逐次
比較動作用のため前記制御回路８に動作クロック信号Ｃ
ＬＫＭとして出力される。選択制御回路１２により、電
源電圧に基づいて前記クロック信号選択回路９で選択さ
れるクロック信号が変更されて、サンプリング動作時間
及び逐次比較動作時間が変更される。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【作用】低電源電圧動作時には、制御回路８に入力され
る動作クロック信号ＣＬＫＭが変更されて、サンプリン
グ動作時間及び逐次比較動作時間が変更される。
る動作クロック信号ＣＬＫＭが変更されて、サンプリン
グ動作時間及び逐次比較動作時間が変更される。
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【実施例】図２は、この発明を具体化した逐次比較型Ａ
／Ｄ変換器の第一の実施例を示す。なお、前記従来例と
同一構成部分は同一符号を付して説明する。
／Ｄ変換器の第一の実施例を示す。なお、前記従来例と
同一構成部分は同一符号を付して説明する。
【００３１】サンプル・ホールド回路１、コンパレータ
４、Ｄ／Ａコンバータ５及び逐次比較レジスタ６は前記
従来例と同様に動作する。前記各回路は制御回路８によ
り制御される。基準クロック信号ＣＬＫは分周回路９に
入力される。前記分周回路９は分周器１０とセレクタ１
１とから構成され、同分周器１０に前記基準クロック信
号ＣＬＫが入力される。
４、Ｄ／Ａコンバータ５及び逐次比較レジスタ６は前記
従来例と同様に動作する。前記各回路は制御回路８によ
り制御される。基準クロック信号ＣＬＫは分周回路９に
入力される。前記分周回路９は分周器１０とセレクタ１
１とから構成され、同分周器１０に前記基準クロック信
号ＣＬＫが入力される。
【００３２】前記分周器１０は前記クロック信号ＣＬＫ
を２種類の分周比で分周して、２種類のクロック信号Ｃ
ＬＫ１，ＣＬＫ２をセレクタ１１に出力する。なお、ク
ロック信号ＣＬＫ１は前記従来例のクロック信号と同一
周波数であり、クロック信号ＣＬＫ２はクロック信号Ｃ
ＬＫ１より低い周波数である。
を２種類の分周比で分周して、２種類のクロック信号Ｃ
ＬＫ１，ＣＬＫ２をセレクタ１１に出力する。なお、ク
ロック信号ＣＬＫ１は前記従来例のクロック信号と同一
周波数であり、クロック信号ＣＬＫ２はクロック信号Ｃ
ＬＫ１より低い周波数である。
【００３３】前記セレクタ１１はクロック信号ＣＬＫ
１，ＣＬＫ２のいずれかを選択して、動作クロック信号
ＣＬＫＭとして前記制御回路８に出力する。前記制御回
路８は、前記サンプリング動作及び複数ビットのＡ／Ｄ
変換動作のいずれを行っているかを示す信号を分周制御
回路１２に出力する。
１，ＣＬＫ２のいずれかを選択して、動作クロック信号
ＣＬＫＭとして前記制御回路８に出力する。前記制御回
路８は、前記サンプリング動作及び複数ビットのＡ／Ｄ
変換動作のいずれを行っているかを示す信号を分周制御
回路１２に出力する。
【００３４】前記分周制御回路１２はデコーダ１３と制
御レジスタ１４とから構成される。前記制御回路８の複
数ビットの出力信号はデコーダ１３に出力され、同デコ
ーダ１３はその出力信号をデコードして、いずれか１ビ
ットがＨレベルとなる複数ビットの信号を制御レジスタ
１４に出力する。
御レジスタ１４とから構成される。前記制御回路８の複
数ビットの出力信号はデコーダ１３に出力され、同デコ
ーダ１３はその出力信号をデコードして、いずれか１ビ
ットがＨレベルとなる複数ビットの信号を制御レジスタ
１４に出力する。
【００３５】前記制御レジスタ１４には、このＡ／Ｄ変
換器に通常の電源電圧が供給されるときにはＨレベル、
通常の電源電圧より低い電源電圧が供給されるときには
グランドＧＮＤレベルが制御信号ＶＬＥＶとして外部か
ら入力される。前記制御信号ＶＬＥＶがＨレベルとなる
と、前記制御レジスタ１４はデコーダ１３の出力信号に
関わらずＨレベルの信号を出力する。
換器に通常の電源電圧が供給されるときにはＨレベル、
通常の電源電圧より低い電源電圧が供給されるときには
グランドＧＮＤレベルが制御信号ＶＬＥＶとして外部か
ら入力される。前記制御信号ＶＬＥＶがＨレベルとなる
と、前記制御レジスタ１４はデコーダ１３の出力信号に
関わらずＨレベルの信号を出力する。
【００３６】また、前記制御信号ＶＬＥＶがＬレベルと
なると、前記制御レジスタ１４はデコーダ１３の出力信
号に基づいて、サンプリング動作時にはＬレベルの信号
を出力し、Ａ／Ｄ変換動作時にはＨレベルの信号を出力
する。
なると、前記制御レジスタ１４はデコーダ１３の出力信
号に基づいて、サンプリング動作時にはＬレベルの信号
を出力し、Ａ／Ｄ変換動作時にはＨレベルの信号を出力
する。
【００３７】前記セレクタ回路１１は、制御レジスタ１
４からのＨレベルの出力信号に基づいて、クロック信号
ＣＬＫ１を動作クロック信号ＣＬＫＭとして前記制御回
路８に出力する。
４からのＨレベルの出力信号に基づいて、クロック信号
ＣＬＫ１を動作クロック信号ＣＬＫＭとして前記制御回
路８に出力する。
【００３８】また、前記セレクタ回路１１は、制御レジ
スタ１４からのＬレベルの出力信号に基づいて、クロッ
ク信号ＣＬＫ２を動作クロック信号ＣＬＫＭとして前記
制御回路８に出力する。
スタ１４からのＬレベルの出力信号に基づいて、クロッ
ク信号ＣＬＫ２を動作クロック信号ＣＬＫＭとして前記
制御回路８に出力する。
【００３９】このように構成された逐次比較型Ａ／Ｄ変
換器を低電源電圧で使用するときには、制御信号ＶＬＥ
ＶをＬレベルとする。すると、前記制御回路８からデコ
ーダ１３に出力される信号に基づいて、サンプリング動
作時には制御レジスタ１４からＬレベルの信号が出力さ
れる。
換器を低電源電圧で使用するときには、制御信号ＶＬＥ
ＶをＬレベルとする。すると、前記制御回路８からデコ
ーダ１３に出力される信号に基づいて、サンプリング動
作時には制御レジスタ１４からＬレベルの信号が出力さ
れる。
【００４０】すると、セレクタ１１はクロック信号ＣＬ
Ｋ２を動作クロック信号ＣＬＫＭとして制御回路８に出
力する。そして、制御回路８はそのクロック信号ＣＬＫ
２に基づいてサンプリング動作を行う。
Ｋ２を動作クロック信号ＣＬＫＭとして制御回路８に出
力する。そして、制御回路８はそのクロック信号ＣＬＫ
２に基づいてサンプリング動作を行う。
【００４１】また、サンプリング動作後のＡ／Ｄ変換動
作時には、制御レジスタ１４からＨレベルの信号が出力
される。すると、セレクタ１１はクロック信号ＣＬＫ１
を動作クロック信号ＣＬＫＭとして制御回路８に出力す
る。そして、制御回路８はそのクロック信号ＣＬＫ１に
基づいてＡ／Ｄ変換動作を行う。
作時には、制御レジスタ１４からＨレベルの信号が出力
される。すると、セレクタ１１はクロック信号ＣＬＫ１
を動作クロック信号ＣＬＫＭとして制御回路８に出力す
る。そして、制御回路８はそのクロック信号ＣＬＫ１に
基づいてＡ／Ｄ変換動作を行う。
【００４２】従って、図３に示すように各ビットの逐次
比較動作は前記従来例と同様な時間ｔ１で行われ、サン
プリング動作は各ビットの逐次比較動作より長い時間ｔ
２で行われる。
比較動作は前記従来例と同様な時間ｔ１で行われ、サン
プリング動作は各ビットの逐次比較動作より長い時間ｔ
２で行われる。
【００４３】この結果、低電源電圧においても、充分な
サンプリング時間を確保して、サンプリング動作を確実
に行うことができる。一方、このＡ／Ｄ変換器を通常の
電源電圧で使用する場合には、制御信号ＶＥＬＶをＨレ
ベルとする。
サンプリング時間を確保して、サンプリング動作を確実
に行うことができる。一方、このＡ／Ｄ変換器を通常の
電源電圧で使用する場合には、制御信号ＶＥＬＶをＨレ
ベルとする。
【００４４】すると、制御レジスタ１４の出力信号は、
デコーダ１３の出力信号に関わらずＨレベルとなり、セ
レクタ１１から制御回路８に出力される動作クロック信
号ＣＬＫＭはクロック信号ＣＬＫ１に固定される。
デコーダ１３の出力信号に関わらずＨレベルとなり、セ
レクタ１１から制御回路８に出力される動作クロック信
号ＣＬＫＭはクロック信号ＣＬＫ１に固定される。
【００４５】この状態では、サンプリング動作及び各ビ
ットの逐次比較動作は前記従来例と同様に同一の時間ｔ
１で行われる。従って、このＡ／Ｄ変換器は、低電源電
圧で使用するときには、サンプリング時間を充分に確保
してサンプリング動作を確実に行うことができる。ま
た、通常電源で使用する場合には、前記従来例と同様に
動作させることができるので、動作速度が低下すること
もない。
ットの逐次比較動作は前記従来例と同様に同一の時間ｔ
１で行われる。従って、このＡ／Ｄ変換器は、低電源電
圧で使用するときには、サンプリング時間を充分に確保
してサンプリング動作を確実に行うことができる。ま
た、通常電源で使用する場合には、前記従来例と同様に
動作させることができるので、動作速度が低下すること
もない。
【００４６】次に、この発明を具体化した第二の実施例
を図４に従って説明する。この実施例は、制御レジスタ
１４に入力される制御信号ＶＬＥＶを、電源Ｖccの電圧
レベルを検出するレベル検出回路１５で生成する構成と
したものであり、その他の構成は前記第一の実施例と同
様である。
を図４に従って説明する。この実施例は、制御レジスタ
１４に入力される制御信号ＶＬＥＶを、電源Ｖccの電圧
レベルを検出するレベル検出回路１５で生成する構成と
したものであり、その他の構成は前記第一の実施例と同
様である。
【００４７】すなわち、前記レベル検出回路１５は基準
電圧生成回路１６とコンパレータ１７とから構成され、
同基準電圧生成回路１６とコンパレータ１７とに電源Ｖ
ccが供給される。
電圧生成回路１６とコンパレータ１７とから構成され、
同基準電圧生成回路１６とコンパレータ１７とに電源Ｖ
ccが供給される。
【００４８】前記基準電圧生成回路１６は電源Ｖccに基
づいて定電圧を生成し、前記コンパレータ１７に出力す
る。前記コンパレータ１７は前記基準電圧生成回路１６
から出力される定電圧と、電源Ｖccとを比較し、電源Ｖ
ccがその定電圧より高ければＨレベルの制御信号ＶＬＥ
Ｖを前記制御レジスタ１４に出力し、電源Ｖccがその定
電圧より低ければＬレベルの制御信号ＶＬＥＶを前記制
御レジスタ１４に出力する。
づいて定電圧を生成し、前記コンパレータ１７に出力す
る。前記コンパレータ１７は前記基準電圧生成回路１６
から出力される定電圧と、電源Ｖccとを比較し、電源Ｖ
ccがその定電圧より高ければＨレベルの制御信号ＶＬＥ
Ｖを前記制御レジスタ１４に出力し、電源Ｖccがその定
電圧より低ければＬレベルの制御信号ＶＬＥＶを前記制
御レジスタ１４に出力する。
【００４９】前記定電圧は、通常の電源Ｖccの電圧レベ
ルより低く、前記低電源電圧より高いレベルに設定され
る。従って、制御信号ＶＬＥＶは電源Ｖccが通常レベル
であれば、Ｈレベルとなり、前記低電源電圧レベルであ
れば、Ｌレベルとなるため、この実施例のＡ／Ｄ変換器
でも前記第一の実施例と同様に動作する。
ルより低く、前記低電源電圧より高いレベルに設定され
る。従って、制御信号ＶＬＥＶは電源Ｖccが通常レベル
であれば、Ｈレベルとなり、前記低電源電圧レベルであ
れば、Ｌレベルとなるため、この実施例のＡ／Ｄ変換器
でも前記第一の実施例と同様に動作する。
【００５０】また、この実施例は、レベル検出回路１５
で自動的に電源Ｖccの電圧レベルを検出して制御信号Ｖ
ＬＥＶを切り換えるので、制御信号ＶＬＥＶを外部で設
定して入力する必要はない。
で自動的に電源Ｖccの電圧レベルを検出して制御信号Ｖ
ＬＥＶを切り換えるので、制御信号ＶＬＥＶを外部で設
定して入力する必要はない。
【００５１】次に、この発明を具体化した第三の実施例
を図５〜図７に従って説明する。この実施例は、分周器
１０から４種類のクロック信号ＣＬＫ１〜ＣＬＫ４がセ
レクタ回路１１に出力され、制御レジスタ１４の格納内
容を書換え回路１８で書換え可能とし、同制御レジスタ
１４の出力信号に基づいて、前記クロック信号ＣＬＫ１
〜ＣＬＫ４の中からいずれか一つをセレクタ１１で選択
して、動作クロック信号ＣＬＫＭとして制御回路８に出
力する構成としたものであり、その他の構成は前記実施
例と同様である。
を図５〜図７に従って説明する。この実施例は、分周器
１０から４種類のクロック信号ＣＬＫ１〜ＣＬＫ４がセ
レクタ回路１１に出力され、制御レジスタ１４の格納内
容を書換え回路１８で書換え可能とし、同制御レジスタ
１４の出力信号に基づいて、前記クロック信号ＣＬＫ１
〜ＣＬＫ４の中からいずれか一つをセレクタ１１で選択
して、動作クロック信号ＣＬＫＭとして制御回路８に出
力する構成としたものであり、その他の構成は前記実施
例と同様である。
【００５２】前記書換え回路１８は、活性化信号ＷＥの
入力に基づいて活性化され、その状態でデータＤＡＴＡ
が入力されると、そのデータＤＡＴＡが制御レジスタ１
４に書き込まれる。
入力に基づいて活性化され、その状態でデータＤＡＴＡ
が入力されると、そのデータＤＡＴＡが制御レジスタ１
４に書き込まれる。
【００５３】前記制御レジスタ１４の格納データの一例
を図６に示す。サンプリング動作時及び各ビットの逐次
比較動作時のクロック信号は、コマンドＣＯＭ１，ＣＯ
Ｍ２の２ビットのデータで設定される。
を図６に示す。サンプリング動作時及び各ビットの逐次
比較動作時のクロック信号は、コマンドＣＯＭ１，ＣＯ
Ｍ２の２ビットのデータで設定される。
【００５４】例えば、サンプリング動作時にはデコーダ
１３の出力信号に基づいてコマンドＣＯＭ１，ＣＯＭ２
に設定された「００」のデータが読みだされ、その設定
データに基づいてセレクタ１１でクロック信号ＣＬＫ３
が選択される。
１３の出力信号に基づいてコマンドＣＯＭ１，ＣＯＭ２
に設定された「００」のデータが読みだされ、その設定
データに基づいてセレクタ１１でクロック信号ＣＬＫ３
が選択される。
【００５５】また、ビットＮの逐次比較動作時にはデコ
ーダ１３の出力信号に基づいてコマンドＣＯＭ１，ＣＯ
Ｍ２に設定された「０１」のデータが読みだされ、その
設定データに基づいてセレクタ１１でクロック信号ＣＬ
Ｋ１が選択される。
ーダ１３の出力信号に基づいてコマンドＣＯＭ１，ＣＯ
Ｍ２に設定された「０１」のデータが読みだされ、その
設定データに基づいてセレクタ１１でクロック信号ＣＬ
Ｋ１が選択される。
【００５６】また、ビットＮ−１の逐次比較動作時には
デコーダ１３の出力信号に基づいてコマンドＣＯＭ１，
ＣＯＭ２に設定された「１０」のデータが読みだされ、
その設定データに基づいてセレクタ１１でクロック信号
ＣＬＫ２が選択される。
デコーダ１３の出力信号に基づいてコマンドＣＯＭ１，
ＣＯＭ２に設定された「１０」のデータが読みだされ、
その設定データに基づいてセレクタ１１でクロック信号
ＣＬＫ２が選択される。
【００５７】このようにして、ビット０の逐次比較動作
時にはデコーダ１３の出力信号に基づいてコマンドＣＯ
Ｍ１，ＣＯＭ２に設定された「１１」のデータが読みだ
され、その設定データに基づいてセレクタ１１でクロッ
ク信号ＣＬＫ４が選択される。
時にはデコーダ１３の出力信号に基づいてコマンドＣＯ
Ｍ１，ＣＯＭ２に設定された「１１」のデータが読みだ
され、その設定データに基づいてセレクタ１１でクロッ
ク信号ＣＬＫ４が選択される。
【００５８】このように構成されたＡ／Ｄ変換器では、
図７に示すようにサンプリング動作はクロック信号ＣＬ
Ｋ３に基づく時間ｔ３で行われ、ビットＮの逐次比較動
作はクロック信号ＣＬＫ１に基づく時間ｔ４で行われ
る。
図７に示すようにサンプリング動作はクロック信号ＣＬ
Ｋ３に基づく時間ｔ３で行われ、ビットＮの逐次比較動
作はクロック信号ＣＬＫ１に基づく時間ｔ４で行われ
る。
【００５９】また、ビットＮ−１，Ｎ−２の逐次比較動
作はクロック信号ＣＬＫ２に基づく時間ｔ５で行われ、
同様にしてビット１の逐次比較動作は時間ｔ３で行わ
れ、ビット０の逐次比較動作はクロック信号ＣＬＫ４に
基づく時間ｔ６で行われる。なお、前記時間ｔ３〜ｔ６
はｔ４＜ｔ５＜ｔ３＜ｔ６の関係にある。
作はクロック信号ＣＬＫ２に基づく時間ｔ５で行われ、
同様にしてビット１の逐次比較動作は時間ｔ３で行わ
れ、ビット０の逐次比較動作はクロック信号ＣＬＫ４に
基づく時間ｔ６で行われる。なお、前記時間ｔ３〜ｔ６
はｔ４＜ｔ５＜ｔ３＜ｔ６の関係にある。
【００６０】このような動作により、低電圧動作時には
時間ｔ３で充分なサンプリング時間を確保することがで
き、逐次比較動作は最上位ビットから最下位ビットま
で、必要にして充分な時間を設定することができる。
時間ｔ３で充分なサンプリング時間を確保することがで
き、逐次比較動作は最上位ビットから最下位ビットま
で、必要にして充分な時間を設定することができる。
【００６１】従って、このＡ／Ｄ変換器を低電源電圧で
動作させても、動作速度を無用に低下させることなく、
Ａ／Ｄ変換動作を確実に行うことができる。また、この
Ａ／Ｄ変換器を通常電源で使用する場合には、制御レジ
スタ１４の設定データを書き換えることにより、サンプ
リング時間及び各ビットの逐次比較動作時間を最適に設
定して、動作速度を向上させることができる。
動作させても、動作速度を無用に低下させることなく、
Ａ／Ｄ変換動作を確実に行うことができる。また、この
Ａ／Ｄ変換器を通常電源で使用する場合には、制御レジ
スタ１４の設定データを書き換えることにより、サンプ
リング時間及び各ビットの逐次比較動作時間を最適に設
定して、動作速度を向上させることができる。
【００６２】
【発明の効果】以上詳述したように、この発明は異なる
電源電圧が供給されても安定して動作するＡ／Ｄ変換器
を提供することができる。
電源電圧が供給されても安定して動作するＡ／Ｄ変換器
を提供することができる。
【図１】本発明の原理説明図である。
【図２】第一の実施例を示すブロック図である。
【図３】第一の実施例のＡ／Ｄ変換動作を示す説明図で
ある。
ある。
【図４】第二の実施例を示すブロック図である。
【図５】第三の実施例を示すブロック図である。
【図６】制御レジスタの設定データを示す説明図であ
る。
る。
【図７】第三の実施例のＡ／Ｄ変換動作を示す説明図で
ある。
ある。
【図８】従来例を示すブロック図である。
【図９】従来例のＡ／Ｄ変換動作を示す説明図である。
１ サンプル・ホールド回路 ４ コンパレータ ５ Ｄ／Ａコンバータ ６ 逐次比較レジスタ ８ 制御回路 ９ クロック信号選択回路 １２ 選択制御回路 ＡＮin アナログ入力信号 Ｄout デジタル出力信号 ＣＬＫ 基準クロック信号 ＣＬＫＭ 動作クロック信号
フロントページの続き (56)参考文献 特開 平６−85672（ＪＰ，Ａ) 特開 平１−152820（ＪＰ，Ａ) 特開 平４−290310（ＪＰ，Ａ) 特開 平４−129332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (5)
- 【請求項１】 アナログ入力信号をサンプリングするサ
ンプル・ホールド回路と、 アナログ基準電圧を生成するＤ／Ａコンバータと、 前記サンプル・ホールド回路からの出力電圧と前記アナ
ログ基準電圧とを比較するコンパレータと、 前記コンパレータからの比較結果を格納してデジタル出
力信号として出力する逐次比較レジスタと、 前記サンプル・ホールド回路のサンプリング動作と前記
コンパレータの比較動作とを制御する制御回路とを備え
たＡ／Ｄ変換器において、 通常の電源電圧動作時には基準クロック信号を前記制御
回路へ出力し、 前記通常の電源電圧より低い電源電圧動作時には前記基
準クロック信号より周波数の低いクロック信号を、前記
サンプリング動作用または前記比較動作用クロックとし
て前記制御回路へ出力するクロック信号選択回路を設け
たことを特徴とするＡ／Ｄ変換器。 - 【請求項２】 アナログ入力信号をサンプリングするサ
ンプル・ホールド回路と、 アナログ基準電圧を生成するＤ／Ａコンバータと、 前記サンプル・ホールド回路からの出力電圧と前記アナ
ログ基準電圧とを比較するコンパレータと、 前記コンパレータからの比較結果を格納してデジタル出
力信号として出力する逐次比較レジスタと、 前記サンプル・ホールド回路のサンプリング動作と前記
コンパレータの比較動作とを制御する制御回路とを備え
たＡ／Ｄ変換器において、 通常の電源電圧動作時には基準クロック信号を前記制御
回路へ出力し、 前記通常の電源電圧より低い電源電圧動作時には前記基
準クロック信号より周波数の低いクロック信号を、前記
サンプリング動作用または前記比較動作用クロ ックとし
て前記制御回路へ出力するクロック信号選択回路を設
け、 前記通常の電源電圧より低い電源電圧動作時に前記サン
プリング動作用または前記比較動作用クロックとして出
力されるクロック信号には、周波数が異なる複数のクロ
ック信号があり、前記比較動作のビット位置が上位ビッ
トである場合に比べ下位ビットの方が周波数の低いクロ
ック信号を出力することを特徴とするＡ／Ｄ変換器。 - 【請求項３】 前記クロック信号選択回路は、 基準クロック信号に基づいて複数のクロック信号を生成
し、該複数のクロック信号のいずれのクロック信号を選
択するかを制御する選択制御回路からの出力信号に基づ
いて前記複数のクロック信号から一つのクロック信号を
選択して出力することを特徴とする請求項１、２記載の
Ａ／Ｄ変換器。 - 【請求項４】 前記選択制御回路は、レベル検出回路か
ら供給される信号に基づいて前記クロック信号選択回路
を制御することを特徴とする請求項３記載のＡ／Ｄ変換
器。 - 【請求項５】 前記選択制御回路は、書き換え回路によ
って内容が書き換えられる制御レジスタを有し、前記制
御レジスタの内容に基づいて前記クロック信号選択回路
を制御することを特徴とする請求項３記載のＡ／Ｄ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04927394A JP3268702B2 (ja) | 1994-03-18 | 1994-03-18 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04927394A JP3268702B2 (ja) | 1994-03-18 | 1994-03-18 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264071A JPH07264071A (ja) | 1995-10-13 |
| JP3268702B2 true JP3268702B2 (ja) | 2002-03-25 |
Family
ID=12826245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04927394A Expired - Fee Related JP3268702B2 (ja) | 1994-03-18 | 1994-03-18 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268702B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3447584B2 (ja) * | 1998-10-27 | 2003-09-16 | Ｎｅｃエレクトロニクス株式会社 | 逐次比較型アナログ／デジタル変換器 |
| JP4879043B2 (ja) | 2007-02-22 | 2012-02-15 | 富士通セミコンダクター株式会社 | Ａｄ変換回路及びマイクロコントローラ |
| US7705763B2 (en) | 2008-07-21 | 2010-04-27 | Tokyo Institute Of Technology | A-D convert apparatus |
| JP5407685B2 (ja) | 2009-09-11 | 2014-02-05 | 富士通株式会社 | 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法 |
| JP2012227588A (ja) * | 2011-04-15 | 2012-11-15 | Fujitsu Semiconductor Ltd | 比較回路及びアナログデジタル変換回路 |
| JP5851285B2 (ja) | 2012-03-02 | 2016-02-03 | ラピスセミコンダクタ株式会社 | Ａｄ変換回路とマイクロコントローラ及びサンプリング時間調整方法 |
| US8994568B2 (en) * | 2013-03-01 | 2015-03-31 | Qualcomm Incorporated | Method and apparatus for closed loop control of supply and/or comparator common mode voltage in a successive approximation register analog to digital converter |
| JP6736871B2 (ja) | 2015-12-03 | 2020-08-05 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| CN114826267B (zh) * | 2022-05-05 | 2024-04-05 | 合肥工业大学 | 一种高能效相位量化的adc系统 |
-
1994
- 1994-03-18 JP JP04927394A patent/JP3268702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07264071A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265707B2 (en) | Successive approximation type A/D converter | |
| JP3268702B2 (ja) | Ａ／ｄ変換器 | |
| KR900011161A (ko) | 연속비교형태 아날로그-디지탈 변환기 | |
| JPH11340812A (ja) | 半導体装置 | |
| US6060914A (en) | Semiconductor device including a boost circuit | |
| US4829302A (en) | Analog/digital converter using the weighing method | |
| CN101345078B (zh) | 闪存的丛发装置 | |
| JPH11122913A (ja) | 高電圧発生回路 | |
| JP2003233996A (ja) | 半導体記憶装置 | |
| US6337814B1 (en) | Semiconductor memory device having reference potential generating circuit | |
| JP3059737B2 (ja) | 半導体記憶装置 | |
| US5303279A (en) | Timer circuit | |
| JP4089984B2 (ja) | サンプルホールド回路 | |
| TW410340B (en) | Semiconductor memory device | |
| US7525467B2 (en) | System for displaying image and digital-to-analog converting method | |
| US5410312A (en) | Digital/analog conversion device with two switched latches for simultaneous D/A conversion | |
| US6956787B2 (en) | Method and device for timing random reading of a memory device | |
| JPS58128090A (ja) | ダイナミツクｉｃメモリ | |
| JP3227337B2 (ja) | Ａ／ｄ変換器 | |
| JPH0479098A (ja) | 半導体記憶装置 | |
| US6414621B1 (en) | Analog to digital converter having a parallel converter and logic for generating serial data | |
| JPH02183628A (ja) | アナログ・ディジタル変換器 | |
| JPS5948891A (ja) | 半導体回路構成の電子回路装置 | |
| JP3220595B2 (ja) | バックアップ電源付きｉｃメモリカード | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |