CN114826267B - 一种高能效相位量化的adc系统 - Google Patents

一种高能效相位量化的adc系统 Download PDF

Info

Publication number
CN114826267B
CN114826267B CN202210481106.2A CN202210481106A CN114826267B CN 114826267 B CN114826267 B CN 114826267B CN 202210481106 A CN202210481106 A CN 202210481106A CN 114826267 B CN114826267 B CN 114826267B
Authority
CN
China
Prior art keywords
signal
module
voltage value
clk
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210481106.2A
Other languages
English (en)
Other versions
CN114826267A (zh
Inventor
陈红梅
王学锐
尹勇生
邓红辉
孟煦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202210481106.2A priority Critical patent/CN114826267B/zh
Publication of CN114826267A publication Critical patent/CN114826267A/zh
Application granted granted Critical
Publication of CN114826267B publication Critical patent/CN114826267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种高能效相位量化的ADC系统，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块、以及参考电平生成模块；其中，采样保持电路模块是用于对输入信号I以及输入信号Q进行采样并保持；比较器模块是用于比较输入的信号大小并输出数字码结果；时钟模块是用于产生系统内需要的时钟信号；数字控制模块是用于产生系统内的控制信号；寄存器模块是用于存储输出信号；参考电平生成模块是用于产生参考电平。本发明能将输入信号的相位信息转变为数字码信息，并且相对以往结构拥有更高能效。

Description

一种高能效相位量化的ADC系统
技术领域
本发明涉及模拟数字转换领域，更具体地说是一种高能效的相位量化的ADC系统。
背景技术
基于相位量化模数转化器(PhaseAnalog-to-Digital Converter,PHADC)能直接对相位进行量化，与传统通过I/Q幅度量化实现相位量化的方式相比，具有更紧凑、抗干扰更强的特点。PHADC的基本原理是将相位量化的过程转换为检测I和Q信号旋转投影的过零点的过程，传统结构市采用电阻桥式结构，通过电阻桥分压达到移相，但功耗大、能效差。
文献[MASMOUDI S,GHAZEL A,LOUMEAU P.Phase data converter design forIEEE802.15.4-based wireless receiver[C]//14th IEEE Int ConfElec Circ&Syst.Marrakech,Morocco.2007:955-958.]对电阻桥式进行改进，将电压移相改为电流加权式，但仍功耗大、能效差。
文献[LEI X W,CHAN C H,ZHU Y,et al.A 4-b 7-μW phase domainADC withtime domain reference generation for low-power FSK/PSK demodulation[J].IEEETrans Circ&Syst I:Regu Pap,2019,66(9):3365-3372.]结合逐次逼近型模数转换器(SARADC)的原理，提出了电荷重分配式结构，实现了较低的功耗，但电路复杂度高，能效较低。
文献[MASUCH J,DELGADO R M.A 190-μW zero-IF GFSK demodulator with a 4-bphase-domainADC[J].IEEE J Sol Sta Circ,2012,47(11):2796-2806.]提出的基于时间采样式结构对比较电平取值进行改进，引入了参考信号，动态功耗低，但无法实现高精度。
发明内容
本发明为了克服现有技术存在的不足之处，提供一种高能效相位量化的ADC系统，以期能将输入信号的相位信息转变为数字码信息，并能实现更高精度和更高能效的相位量化，从而解决传统量化结构中量化电平的非线性、非均匀取值而无法实现高精度的问题。
本发明为解决技术问题采用如下技术方案：
本发明一种高能效相位量化的ADC系统的特点在于，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块以及参考电平生成模块；
所述时钟模块接收外部的时钟信号CLK并输出采样时钟SAM、时钟信号CLK1-CLK5、时钟信号CLKQ和时钟信号CLKI；
所述参考电平生成模块输出参考电平VREF1-VREF8给数字控制模块；
所述采样保持电路模块接收外部输入的信号Q和信号I，并在所述采样时钟SAM的控制下，输出信号QS/H和信号IS/H；
在时钟信号CLK1的控制下，所述比较器模块对所述信号QS/H的电压值与“0”电压值进行比较，得到的第一比较结果传输给所述寄存器模块，并由寄存器模块输出信号B1；
在时钟信号CLK1的控制下，所述比较器模块对所述信号IS/H的电压值与“0”电压值进行比较，得到的第二比较结果传输给所述寄存器模块，并由寄存器模块输出信号B2；
在时钟信号CLK2的控制下，所述比较器模块对所述信号QS/H的电压值与参考电平VREF8的电压值进行比较，得到的第三比较结果传输给所述寄存器模块，并由寄存器模块输出信号B3；
在时钟信号CLK3的控制下，所述数字控制模块根据所述信号B3对所述比较器模块的输入进行选择操作，若信号B3为1，则所述数字控制模块选择所述信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；若信号B3为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；
在时钟信号CLK4的控制下，所述数字控制模块根据所述信号B3和信号B4对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为1且信号B4为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；
在时钟信号CLK5的控制下，所述数字控制模块根据所述信号B3、信号B4和信号B5对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1且信号B5为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为1且信号B5为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6。
本发明所述的一种高能效相位量化的ADC系统的特点也在于，
所述时钟模块由十个D触发器构成；
由第一至第五D触发器构成计数器，其输入信号为外部的时钟信号CLK，输出信号为采样时钟SAM，其中，所述计数器的计数数字为五；
由第六至第十D触发器构成延迟链，外部的时钟信号CLK经过所述延迟链后分别延迟1-5个时钟信号CLK并相应输出时钟信号CLK1-CLK5。
所述采样保持电路模块由采样保持QS/H模块和采样保持IS/H模块组成；
所述采样保持QS/H模块的输入信号为信号Q，并在采样时钟SAM的下降沿触发下，输出信号为信号QS/H；
所述采样保持IS/H模块的输入信号为信号I，并在采样时钟SAM的下降沿触发下，输出信号为信号IS/H。
所述比较器模块由MUXQ模块、MUXI模块、COMQ模块和COMI模块组成；
所述MUXQ模块由第一绝对值模块、第一或模块和第一选择器模块组成；
所述第一绝对值模块的输入为信号QS/H，输出为信号|QS/H|；
所述第一或模块的输入信号为时钟信号CLK1和信号B1，输出信号为信号EN1；
所述第一选择器模块的输入信号为信号QS/H、信号|QS/H|和信号EN1，输出信号为信号COMQP；
所述MUXI模块由第二绝对值模块、第二或模块和第二选择器模块组成；
所述第二绝对值模块的输入信号为信号IS/H，输出信号为信号|IS/H|；
所述第二或模块的输入信号为时钟信号CLK1和信号B2，输出信号为信号EN2；
所述第二选择器模块的输入为信号IS/H、信号|IS/H|和信号EN2，输出信号为信号COMIP；
所述COMQ模块的输入信号为信号COMQP、信号COMN和信号CLKQ，输出信号为信号COM1；
所述COMI模块的输入信号为信号COMIP、信号COMN和信号CLKI，输出信号为信号COM2。
所述数字控制模块由十个数据选择器构成；
其中，第三选择器模块的输入信号为信号VREF7、信号VREF5和信号B5，输出信号为信号EN3；
第四选择器模块的输入信号为信号VREF3、信号VREF1和信号B5，输出信号为信号EN4；
第五选择器模块的输入信号为信号EN3、信号EN4和信号B4，输出信号为信号EN5；
第六选择器模块的输入信号为信号VREF6、信号VREF2和信号B4，输出信号为信号EN6；
第七选择器模块的输入信号为信号EN5、信号“0”和时钟信号CLK5，输出信号为信号EN7；
第八选择器模块的输入信号为信号EN6、信号EN7和时钟信号CLK4，输出信号为信号EN8；
第九选择器模块的输入信号为信号VREF4、信号EN8和时钟信号CLK3，输出信号为信号EN9；
第十选择器模块的输入信号为信号VREF8、信号EN9和时钟信号CLK2，输出信号为信号EN10；
第十一选择器模块的输入信号为信号EN10、信号“0”和时钟信号CLK1，输出信号为信号COMN；
第十二选择器模块的输入信号为信号COM1、信号COM2和信号B3，输出信号为信号COM。
所述寄存器模块由六个D触发器构成；
其中，第十一D触发器输入为信号COM1和时钟信号CLK1，输出信号为信号B1；
第十二D触发器的输入信号为信号COM2和时钟信号CLK1，输出信号为信号B2；
第十三D触发器的输入信号为信号COM1和时钟信号CLK2，输出信号为信号B3；
第十四D触发器的输入信号为信号COM和时钟信号CLK3，输出信号为信号B4；
第十五D触发器的输入信号为信号COM和时钟信号CLK4，输出信号为信号B5；
第十五D触发器的输入信号为信号COM和时钟信号CLK5，输出信号为信号B6。
与已有技术相比，本发明有益效果体现在：
1、本发明提出了新的高能效相位量化ADC系统的架构原理，通过采用相位映射关系建立线性回归曲线技术代替以往参考电平的取值方式，解决了参考电平线性度差导致转换精度不高的问题，从而使得相位量化ADC在更高的精度有着低功耗高能效的效果，为相位量化ADC的发展做出了巨大贡献。
2、本发明在参考电平取值上为线性取值，大大降低了设计的复杂度以及难度；并且在参考电平取值的数量在6bit量化精度的基础上数量上仅为8，相对于以往架构减少了一半的数量，大大降低了电路的面积和功耗。
3、本发明6bit实例中，量化精度达到5.85以上，并且在能效FOM值上达到24.38fJ/c-s，其综合性能远超以往系统架构原理，有着高效的能量利用率以及更优异的整体性能。
附图说明
图1是本发明整体架构图；
图2是时钟模块架构图；
图3是采样保持电路模块架构图；
图4是比较器模块架构图；
图5是MUXQ模块架构图；
图6是MUXI模块架构图；
图7是数字控制架构图；
图8是寄存器模块架构图；
图9是本发明量化流程图；
图10是本发明量化时序图；
图11是本发明输入频率为0.9MHZ、采样频率为10MS/s下FFT分析频谱图；
图12是本发明输入频率为2.9MHZ、采样频率为10MS/s下FFT分析频谱图；
图13是本发明输入频率为4.9MHZ、采样频率为10MS/s下FFT分析频谱图；
图14是本发明2.9MHZ输入频率下功耗分布图。
具体实施方式
本实施例中，一种高能效相位量化的ADC系统，是将输入信号的相位信息转变为数字码信息，并且相对以往结构拥有更高能效；如图1所示，该ADC系统其特征在于，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块以及参考电平生成模块；
在本实施例中，设计指标为量化精度为6bit采样速度为10MS/s。
根据量化精度6bit得出ADC在相位上最小量化误差为5.625°，因此在sin函数的0°-45°区间上每隔5.625°相位取值，取值分别为sin(1/32π)、sin(2/32π)、sin(3/32π)、…、sin(8/32π)。
之后根据线性回归方程公式，其中x＝1/32π、2/32π、3/32π、...、8/32π，y＝sin(1/32π)、sin(2/32π)、sin(3/32π)、...sin(8/32π)，得到线性回归曲线但由于600mV的摆幅导致系数需要乘以0.6，故最终线性回归曲线为/>
最后根据二分法于线性回归曲线上取值，其中/> 得到参考电平分别为0.066、0.118、0.169、0.22、0.271、0.323、0.374、0.425。
时钟模块接收外部的时钟信号CLK并输出采样时钟SAM、时钟信号CLK1-CLK5、时钟信号CLKQ和时钟信号CLKI；
参考电平生成模块输出参考电平VREF1-VREF8给数字控制模块，分别为0.066、0.118、0.169、0.22、0.271、0.323、0.374、0.425；
时钟模块模型，如图2所示，由10个D触发器构成；
由第一至第五D触发器构成计数器，其输入为外部的时钟信号CLK，输出为采样时钟SAM，其中，计数器的计数数字为五；
由第六至第十D触发器构成延迟链，外部的时钟信号CLK经过延迟链后分别延迟1-5个时钟信号CLK并相应输出时钟信号CLK1-CLK5。
采样保持模块，如图3所示，由采样保持QS/H模块和采样保持IS/H模块组成；
采样保持QS/H模块的输入为信号Q，并在采样时钟SAM的下降沿触发下，输出为信号QS/H；
采样保持IS/H模块的输入为信号I，并在采样时钟SAM的下降沿触发下，输出为信号IS/H。
比较器模块，如图4所示，由MUXQ模块、MUXI模块、COMQ模块和COMI模块组成；
MUXQ模块由第一绝对值模块、第一或模块和第一选择器模块组成；
第一绝对值模块的输入为信号QS/H，输出为信号|QS/H|；
第一或模块输入为时钟信号CLK1和信号B1，输出为信号EN1；
第一选择器模块输入为信号QS/H、信号|QS/H|和信号EN1，输出为信号COMQP；
MUXI模块由第二绝对值模块、第二或模块和第二选择器模块组成；
第二绝对值模块的输入为信号IS/H，输出为信号|IS/H|；
第二或模块输入为时钟信号CLK1和信号B2，输出为信号EN2；
第二选择器模块输入为信号IS/H、信号|IS/H|和信号EN2，输出为信号COMIP；
COMQ模块输入信号为信号COMQP、信号COMN和信号CLKQ，输出信号COM1；
COMI模块输入信号为信号COMIP、信号COMN和信号CLKI，输出信号COM2；
MUXQ模块，如图5所示，由第一绝对值模块、第一或模块和第一选择器模块组成，输入信号为时钟信号CLK1、信号B1和信号QS/H，输出信号为信号COMQP。在时钟信号CLK1和信号B1或的结果控制下，输出信号COMQP为信号QS/H还是信号QS/H的绝对值。
MUXI模块，如图6所示，由第二绝对值模块、第二或模块和第二选择器模块组成，输入信号为时钟信号CLK1、信号B2和信号IS/H，输出信号为信号COMIP。在时钟信号CLK1和信号B2或的结果控制下，输出信号COMIP为信号IS/H还是信号IS/H的绝对值。
COMQ模块输入信号为信号COMQP、信号COMN和信号CLKQ，输出信号COM1。在时钟信号CLKQ的控制下，比较输入信号COMQP和信号COMN大小输出信号COM1。
COMI模块输入信号为信号COMIP、信号COMN和信号CLKI，输出信号COM2。在时钟信号CLKI的控制下，比较输入信号COMIP和信号COMN大小输出信号COM2。
数字控制模块，如图7所示，由十个数据选择器构成；
第三选择器模块输入为信号VREF7、信号VREF5和信号B5，输出为信号EN3；
第四选择器模块输入为信号VREF3、信号VREF1和信号B5，输出为信号EN4；
第五选择器模块输入为信号EN3、信号EN4和信号B4，输出为信号EN5；
第六选择器模块输入为信号VREF6、信号VREF2和信号B4，输出为信号EN6；
第七选择器模块输入为信号EN5、信号“0”和时钟信号CLK5，输出为信号EN7；
第八选择器模块输入为信号EN6、信号EN7和时钟信号CLK4，输出为信号EN8；
第九选择器模块输入为信号VREF4、信号EN8和时钟信号CLK3，输出为信号EN9；
第十选择器模块输入为信号VREF8、信号EN9和时钟信号CLK2，输出为信号EN10；
第十一选择器模块输入为信号EN10、信号“0”和时钟信号CLK1，输出为信号COMN；
第十二选择器模块输入为信号COM1、信号COM2和信号B3，输出为信号COM；
寄存器模块，如图8所示，由六个D触发器构成；
第十一D触发器输入为信号COM1和时钟信号CLK1，输出为信号B1；
第十二D触发器输入为信号COM2和时钟信号CLK1，输出为信号B2；
第十三D触发器输入为信号COM1和时钟信号CLK2，输出为信号B3；
第十四D触发器输入为信号COM和时钟信号CLK3，输出为信号B4；
第十五D触发器输入为信号COM和时钟信号CLK4，输出为信号B5；
第十五D触发器输入为信号COM和时钟信号CLK5，输出为信号B6；
具体步骤是如图9所示，按如下步骤进行：
步骤1：采样保持电路模块接收外部输入的信号Q和信号I，并在采样时钟SAM的控制下，输出信号QS/H和信号IS/H；
步骤2：在时钟信号CLK1的控制下，比较器模块对信号QS/H的电压值与“0”电压值进行比较，得到的第一比较结果传输给寄存器模块，并由寄存器模块输出信号B1；
在时钟信号CLK1的控制下，比较器模块对信号IS/H的电压值与“0”电压值进行比较，得到的第二比较结果传输给寄存器模块，并由寄存器模块输出信号B2；
步骤3：在时钟信号CLK2的控制下，比较器模块对信号QS/H的电压值与参考电平VREF8的电压值进行比较，得到的第三比较结果传输给寄存器模块，并由寄存器模块输出信号B3；
步骤4：在时钟信号CLK3的控制下，数字控制模块根据信号B3对比较器模块的输入进行选择操作，若信号B3为1，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给寄存器模块，并由寄存器模块输出信号B4；若信号B3为0，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给寄存器模块，并由寄存器模块输出信号B4；
步骤5：在时钟信号CLK4的控制下，数字控制模块根据信号B3和信号B4对比较器模块的输入进行选择操作，若信号B3为1且信号B4为1，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给寄存器模块，并由寄存器模块输出信号B5；若信号B3为1且信号B4为0，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为1，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为0，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给寄存器模块，并由寄存器模块输出信号B5；
步骤6：在时钟信号CLK5的控制下，数字控制模块根据信号B3、信号B4和信号B5对比较器模块的输入进行选择操作，若信号B3为1且信号B4为1且信号B5为1，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为1且信号B5为0，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为1，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为0，则数字控制模块选择信号IS/H的电压值并传输给比较器模块，使得比较器模块对信号IS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为1，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为0，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为1，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为0，则数字控制模块选择信号QS/H的电压值并传输给比较器模块，使得比较器模块对信号QS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给寄存器模块，并由寄存器模块输出信号B6；
步骤7：输出信号B1-B6。
图10为量化时序图，时钟信号SAM与时钟信号CLK1-CLK5占空比均为1：6，时钟信号CLK1-CLK5为时钟信号SAM的延迟信号，分别延迟一到五个时钟。
图11为当输入频率为0.9MHZ以及采样频率为10MS/s时，FFT分析频谱图，并且得到相位量化ADC性能参数SNDR为36.98dB、SNR为44.63dB、THD为-37.80dB、SFDR为42.08dB、ENOB为5.85，由性能参数可以看出在低频输入下正确。
图12为当输入频率为2.9MHZ以及采样频率为10MS/s时，FFT分析频谱图，并且得到相位量化ADC性能参数SNDR为36.97dB、SNR为44.21dB、THD为-37.88dB、SFDR为42.11dB、ENOB为5.85，由性能参数可以看出在中频输入下正确。
图13为当输入频率为4.9MHZ以及采样频率为10MS/s时，FFT分析频谱图，并且得到相位量化ADC性能参数SNDR为36.98dB、SNR为44.59dB、THD为-37.80dB、SFDR为42.05dB、ENOB为5.85，由性能参数可以看出在高频输入下正确。
图14为2.9MHZ输入频率下的功耗分布。可以看出，总体功耗为12.16μW。其中，比较器功耗为2.74μW，参考电平电路功耗为0.31μW，数字控制端电路功耗为1.40μW，时序电路功耗为7.68μW。通过计算得到，FOM值为24.38fJ/c-s。

Claims (6)

1.一种高能效相位量化的ADC系统，其特征在于，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块以及参考电平生成模块；
所述时钟模块接收外部的时钟信号CLK并输出采样时钟SAM、时钟信号CLK1- CLK5、时钟信号CLKQ和时钟信号CLKI；
所述参考电平生成模块输出参考电平VREF1- VREF8给数字控制模块；
所述采样保持电路模块接收外部输入的信号Q和信号I，并在所述采样时钟SAM的控制下，输出信号QS/H和信号IS/H；
在时钟信号CLK1的控制下，所述比较器模块对所述信号QS/H的电压值与“0”电压值进行比较，得到的第一比较结果传输给所述寄存器模块，并由寄存器模块输出信号B1；
在时钟信号CLK1的控制下，所述比较器模块对所述信号IS/H的电压值与“0”电压值进行比较，得到的第二比较结果传输给所述寄存器模块，并由寄存器模块输出信号B2；
在时钟信号CLK2的控制下，所述比较器模块对所述信号QS/H的电压值与参考电平VREF8的电压值进行比较，得到的第三比较结果传输给所述寄存器模块，并由寄存器模块输出信号B3；
在时钟信号CLK3的控制下，所述数字控制模块根据所述信号B3对所述比较器模块的输入进行选择操作，若信号B3为1，则所述数字控制模块选择所述信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；若信号B3为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；
在时钟信号CLK4的控制下，所述数字控制模块根据所述信号B3和信号B4对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为1且信号B4为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；
在时钟信号CLK5的控制下，所述数字控制模块根据所述信号B3、信号B4和信号B5对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1且信号B5为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为1且信号B5为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为1，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为0，则所述数字控制模块选择信号IS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号IS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为1，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为0且信号B5为0，则所述数字控制模块选择信号QS/H的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号QS/H的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6。
2.根据权利要求1所述的一种高能效相位量化的ADC系统，其特征在于：
所述时钟模块由十个D触发器构成；
由第一至第五D触发器构成计数器，其输入信号为外部的时钟信号CLK，输出信号为采样时钟SAM，其中，所述计数器的计数数字为五；
由第六至第十D触发器构成延迟链，外部的时钟信号CLK经过所述延迟链后分别延迟1-5个时钟信号CLK并相应输出时钟信号CLK1-CLK5。
3.根据权利要求1所述的一种高能效相位量化的ADC系统，其特征在于：
所述采样保持电路模块由采样保持QS/H模块和采样保持IS/H模块组成；
所述采样保持QS/H模块的输入信号为信号Q，并在采样时钟SAM的下降沿触发下，输出信号为信号QS/H；
所述采样保持IS/H模块的输入信号为信号I，并在采样时钟SAM的下降沿触发下，输出信号为信号IS/H。
4.根据权利要求1所述的一种高能效相位量化的ADC系统，其特征在于：
所述比较器模块由MUXQ模块、MUXI模块、COMQ模块和COMI模块组成；
所述MUXQ模块由第一绝对值模块、第一或模块和第一选择器模块组成；
所述第一绝对值模块的输入为信号QS/H，输出为信号|QS/H|；
所述第一或模块的输入信号为时钟信号CLK1和信号B1，输出信号为信号EN1；
所述第一选择器模块的输入信号为信号QS/H、信号|QS/H|和信号EN1，输出信号为信号COMQP；
所述MUXI模块由第二绝对值模块、第二或模块和第二选择器模块组成；
所述第二绝对值模块的输入信号为信号IS/H，输出信号为信号|IS/H|；
所述第二或模块的输入信号为时钟信号CLK1和信号B2，输出信号为信号EN2；
所述第二选择器模块的输入为信号IS/H、信号|IS/H|和信号EN2，输出信号为信号COMIP；
所述COMQ模块的输入信号为信号COMQP、信号COMN和信号CLKQ，输出信号为信号COM1；
所述COMI模块的输入信号为信号COMIP、信号COMN和信号CLKI，输出信号为信号COM2。
5.根据权利要求1所述的一种高能效相位量化的ADC系统，其特征在于：
所述数字控制模块由十个数据选择器构成；
其中，第三选择器模块的输入信号为信号VREF7、信号VREF5和信号B5，输出信号为信号EN3；
第四选择器模块的输入信号为信号VREF3、信号VREF1和信号B5，输出信号为信号EN4；
第五选择器模块的输入信号为信号EN3、信号EN4和信号B4，输出信号为信号EN5；
第六选择器模块的输入信号为信号VREF6、信号VREF2和信号B4，输出信号为信号EN6；
第七选择器模块的输入信号为信号EN5、信号“0”和时钟信号CLK5，输出信号为信号EN7；
第八选择器模块的输入信号为信号EN6、信号EN7和时钟信号CLK4，输出信号为信号EN8；
第九选择器模块的输入信号为信号VREF4、信号EN8和时钟信号CLK3，输出信号为信号EN9；
第十选择器模块的输入信号为信号VREF8、信号EN9和时钟信号CLK2，输出信号为信号EN10；
第十一选择器模块的输入信号为信号EN10、信号“0”和时钟信号CLK1，输出信号为信号COMN；
第十二选择器模块的输入信号为信号COM1、信号COM2和信号B3，输出信号为信号COM。
6.根据权利要求1所述的一种高能效相位量化的ADC系统，其特征在于：
所述寄存器模块由六个D触发器构成；
其中，第十一D触发器输入为信号COM1和时钟信号CLK1，输出信号为信号B1；
第十二D触发器的输入信号为信号COM2和时钟信号CLK1，输出信号为信号B2；
第十三D触发器的输入信号为信号COM1和时钟信号CLK2，输出信号为信号B3；
第十四D触发器的输入信号为信号COM和时钟信号CLK3，输出信号为信号B4；
第十五D触发器的输入信号为信号COM和时钟信号CLK4，输出信号为信号B5；
第十五D触发器的输入信号为信号COM和时钟信号CLK5，输出信号为信号B6。
CN202210481106.2A 2022-05-05 2022-05-05 一种高能效相位量化的adc系统 Active CN114826267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210481106.2A CN114826267B (zh) 2022-05-05 2022-05-05 一种高能效相位量化的adc系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210481106.2A CN114826267B (zh) 2022-05-05 2022-05-05 一种高能效相位量化的adc系统

Publications (2)

Publication Number Publication Date
CN114826267A CN114826267A (zh) 2022-07-29
CN114826267B true CN114826267B (zh) 2024-04-05

Family

ID=82510827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210481106.2A Active CN114826267B (zh) 2022-05-05 2022-05-05 一种高能效相位量化的adc系统

Country Status (1)

Country Link
CN (1) CN114826267B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264071A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd Ａ／ｄ変換器
EP0898277A2 (en) * 1997-08-21 1999-02-24 Samsung Electronics Co., Ltd. Data detector and data detection method
CN102545902A (zh) * 2012-01-17 2012-07-04 中国科学院半导体研究所 一种多步单斜模拟数字信号转换装置
CN104158545A (zh) * 2014-08-14 2014-11-19 电子科技大学 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
CN106374926A (zh) * 2016-08-29 2017-02-01 长春长光辰芯光电技术有限公司 高速多相位斜坡式模数转换器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264071A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd Ａ／ｄ変換器
EP0898277A2 (en) * 1997-08-21 1999-02-24 Samsung Electronics Co., Ltd. Data detector and data detection method
CN102545902A (zh) * 2012-01-17 2012-07-04 中国科学院半导体研究所 一种多步单斜模拟数字信号转换装置
CN104158545A (zh) * 2014-08-14 2014-11-19 电子科技大学 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
CN106374926A (zh) * 2016-08-29 2017-02-01 长春长光辰芯光电技术有限公司 高速多相位斜坡式模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种改进的2位全并行A/D转换器;史海峰;黄海生;;微电子学;20151220(06);12-15 *
基于过采样技术提高ADC分辨率探析;李君;;现代电子技术;20100315(06);168-170 *

Also Published As

Publication number Publication date
CN114826267A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
KR101122462B1 (ko) 축차 비교형 아날로그/디지털 변환기 및 시간-인터리브드 축차 비교형 아날로그/디지털 변환기
CN104158545B (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
CN104967451A (zh) 逐次逼近型模数转换器
US6473021B1 (en) Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array
CN109379082B (zh) 一种逐次逼近模数转换器
CN102545902A (zh) 一种多步单斜模拟数字信号转换装置
CN109889199A (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN104135289B (zh) 校准列级多参考电压单斜adc的方法及装置
CN109120263A (zh) 一种基于数字调制校正的逐次逼近模数转换器
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
CN111030692A (zh) 一种高速模数转换电路及其控制方法
CN104682958A (zh) 一种带噪声整形的并行逐次逼近模数转换器
CN114826267B (zh) 一种高能效相位量化的adc系统
CN104753533A (zh) 一种分级共享式双通道流水线型模数转换器
CN106656190A (zh) 连续逼近式模拟数字转换电路及其方法
CN105071811B (zh) 一种提高逐次逼近模数转换器dnl/inl的位循环方法
Shaker et al. A 6-bit 130-MS/s low-power tracking ADC in 90 nm CMOS
CN110601697A (zh) 一种逐次比较型ad转换器
KR101833923B1 (ko) 기준전압 가변 비교기를 이용하는 축차 비교형 아날로그 디지털 변환기
CN210183317U (zh) 特定范围高精度逐次逼近型8位模数转换电路
Talekar et al. A low power 700msps 4bit time interleaved sar adc in 0.18 um cmos
CN109756228B (zh) 一种多通道sar-adc电路的通道转换控制方法
CN104883191B (zh) 一种包含自适应增量调制的模数转换器
Carandang et al. Development of a low power 8-bit successive approximation register ADC in 90nm process technology for biomedical application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant