JPH022474A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH022474A JPH022474A JP63147273A JP14727388A JPH022474A JP H022474 A JPH022474 A JP H022474A JP 63147273 A JP63147273 A JP 63147273A JP 14727388 A JP14727388 A JP 14727388A JP H022474 A JPH022474 A JP H022474A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- memory card
- battery
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims description 26
- 230000003068 static effect Effects 0.000 abstract description 30
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はスタチックＲＡＭを内蔵し、そのＲＡＭのデ
ータを保持するための内蔵電池を有し、携帯可能なメモ
リカードに関するものである。
ータを保持するための内蔵電池を有し、携帯可能なメモ
リカードに関するものである。
第５図は従来のメモリカードの構成を示す電気回路図で
ある。図において、１は情報を記憶するメモリとしての
スタチックＲＡＭ、２は電源供給用のトランジスタ、３
は入力電源を検出する電源検出回路、４は入力電源から
一次電池を保護する保護素子としての保護ダイオード、
５は同じく保護用素子としての保護抵抗、６はスタチッ
クＲＡＭ１を電力付勢する一次電池、７はコンデンサ、
８は電源入力ライン、９はアドレスバス、１０はコント
ロールバス、１１はデータバス、１４は内部電源ライン
、１７は電源検出回路３からのチップイネーブル信号を
スタチックＲＡＭＩへ伝えるためのチップイネーブルラ
インである。
ある。図において、１は情報を記憶するメモリとしての
スタチックＲＡＭ、２は電源供給用のトランジスタ、３
は入力電源を検出する電源検出回路、４は入力電源から
一次電池を保護する保護素子としての保護ダイオード、
５は同じく保護用素子としての保護抵抗、６はスタチッ
クＲＡＭ１を電力付勢する一次電池、７はコンデンサ、
８は電源入力ライン、９はアドレスバス、１０はコント
ロールバス、１１はデータバス、１４は内部電源ライン
、１７は電源検出回路３からのチップイネーブル信号を
スタチックＲＡＭＩへ伝えるためのチップイネーブルラ
インである。
次に動作について説明する。トランジスタ２はオンして
電源入力ライン８からの入力電源を内部電源ライン１４
に供給する。スタチックＲＡＭＩには内部電源ライン１
４から動作電源が供給される。電源検出回路３はトラン
ジスタ２のオン／オフ制御を行う。また、電源検出回路
３はトランジスタ２がオンのときハイレベルのチップイ
ネーブル信号をチップイネーブルライン１７を介してス
タチックＲＡＭＩに与える。スタチックＲＡＭＩは、ア
ドレスバス９のアドレス信号およびコントロールバス１
０のコントロール信号によりデータバス１１からのデー
タを書き込んだり、データバス１１にデータを読み出し
たりする。電−源入力ライン８への入力電源が′８断時
、またはこのメモリカードの所持携帯時には、−次電池
６、保護抵抗５および保護ダイオード４からなる電池回
路によりスタチックＲＡＭＩのデータは保持される。
電源入力ライン８からの入力電源を内部電源ライン１４
に供給する。スタチックＲＡＭＩには内部電源ライン１
４から動作電源が供給される。電源検出回路３はトラン
ジスタ２のオン／オフ制御を行う。また、電源検出回路
３はトランジスタ２がオンのときハイレベルのチップイ
ネーブル信号をチップイネーブルライン１７を介してス
タチックＲＡＭＩに与える。スタチックＲＡＭＩは、ア
ドレスバス９のアドレス信号およびコントロールバス１
０のコントロール信号によりデータバス１１からのデー
タを書き込んだり、データバス１１にデータを読み出し
たりする。電−源入力ライン８への入力電源が′８断時
、またはこのメモリカードの所持携帯時には、−次電池
６、保護抵抗５および保護ダイオード４からなる電池回
路によりスタチックＲＡＭＩのデータは保持される。
例えば、電源入力ライン８に電源が印加され、その電圧
８ａが第２図に示すように電圧■２に達した時に、トラ
ンジスタ２はオンされスタチックＲＡＭＩに電圧８ａが
供給される。この状態においては、内部電源ライン１４
の電圧が一次電池６ツクＲＡＭＩの読み出し／書き込み
動作は電源入力ライン８からの電源により行われる。
８ａが第２図に示すように電圧■２に達した時に、トラ
ンジスタ２はオンされスタチックＲＡＭＩに電圧８ａが
供給される。この状態においては、内部電源ライン１４
の電圧が一次電池６ツクＲＡＭＩの読み出し／書き込み
動作は電源入力ライン８からの電源により行われる。
次に電源入力ライン８に電源が印加されていない時、こ
れによりトランジスタ２がオフの時、−次電池６と保護
抵抗５と保護ダイオード４とからなる電池回路から内部
電源ライン１４を介してスタチックＲＡＭＩに電源が供
給されるので、スタチックＲＡＭＩの記憶データは保持
される。この状態において、内部電源ライン１４の電圧
は次のような値となる。例えば、スタチックＲＡＭＩの
スタンバイ電流１ｓｂを２０μＡとし、保護抵抗５の値
を１．５にΩとした場合、内部電源ライン１４の電圧は
下記の第（１１式になる。
れによりトランジスタ２がオフの時、−次電池６と保護
抵抗５と保護ダイオード４とからなる電池回路から内部
電源ライン１４を介してスタチックＲＡＭＩに電源が供
給されるので、スタチックＲＡＭＩの記憶データは保持
される。この状態において、内部電源ライン１４の電圧
は次のような値となる。例えば、スタチックＲＡＭＩの
スタンバイ電流１ｓｂを２０μＡとし、保護抵抗５の値
を１．５にΩとした場合、内部電源ライン１４の電圧は
下記の第（１１式になる。
（内部電源ライン１４の電圧）＝（−次電池６の電圧）
−（保護抵抗５の値Ｘ１ｓｂ＋保護ダイオード４の順方
向電圧） ・・・（１）−ＦｆＱ的
に一次電池６の電圧は３■とし、スタンバイ電流１ｓｂ
を２０μ八とした場合、保護ダイオード４の順方向電圧
は約０．４Ｖである。したがって内部電源ライン１４の
電圧は下記のようになる。
−（保護抵抗５の値Ｘ１ｓｂ＋保護ダイオード４の順方
向電圧） ・・・（１）−ＦｆＱ的
に一次電池６の電圧は３■とし、スタンバイ電流１ｓｂ
を２０μ八とした場合、保護ダイオード４の順方向電圧
は約０．４Ｖである。したがって内部電源ライン１４の
電圧は下記のようになる。
内部電源ライン１４の電圧＝３−（１，５Ｘｌ０ＪＸ
２０ Ｘ １０−’＋０．４ ）促２．６即ち、内部電
源ライン１４の電圧は約２．６■となる。
２０ Ｘ １０−’＋０．４ ）促２．６即ち、内部電
源ライン１４の電圧は約２．６■となる。
ただし０．４ ＞＞１．５ Ｘ １０” Ｘ ２０ Ｘ
１０−＃′＝ろ０×１０弓 次に一次電池６の終止電圧は２．５■であるからこの場
合の内部電源ライン１４の電圧は次のよう−ｉ的にスタ
チックＲＡＭＩの保持電圧の保証値は２．ＯＶであるた
め前記値２．ＩＶは保持電圧としては問題無いがスタチ
ックＲＡＭＩのＩｓｂの値によっては保護ダイオード４
の順方向電圧は０．７Ｖになり、また保護抵抗５の値Ｘ
１ｓｂも無視できない値となる。例としてｌ５ｂ＝ ２
００μＡとした場合、−ｉ的に保護ダイオード４の順方
向電圧は０．６〜０．７■である。従って内部電源ライ
ン１４の電圧は次のようになる。
１０−＃′＝ろ０×１０弓 次に一次電池６の終止電圧は２．５■であるからこの場
合の内部電源ライン１４の電圧は次のよう−ｉ的にスタ
チックＲＡＭＩの保持電圧の保証値は２．ＯＶであるた
め前記値２．ＩＶは保持電圧としては問題無いがスタチ
ックＲＡＭＩのＩｓｂの値によっては保護ダイオード４
の順方向電圧は０．７Ｖになり、また保護抵抗５の値Ｘ
１ｓｂも無視できない値となる。例としてｌ５ｂ＝ ２
００μＡとした場合、−ｉ的に保護ダイオード４の順方
向電圧は０．６〜０．７■である。従って内部電源ライ
ン１４の電圧は次のようになる。
一次電池６の電圧が３ｖの場合は、
内部電源ライン１４の電圧＝３−（１，５Ｘ １０３Ｘ
２００ Ｘ Ｉ Ｏ−６＋０．６〜０．７）＝ ２
．１〜２．０（Ｖ）となる。
２００ Ｘ Ｉ Ｏ−６＋０．６〜０．７）＝ ２
．１〜２．０（Ｖ）となる。
一次電池６が終止電圧２．５■の場合は、内部電源ライ
ン１４の電圧＝ ２．５− （１，５Ｘ Ｉ ＯＪＸ
２００ Ｘ １０−”＋０．６〜０．７） ＝ １．６
〜１．５（Ｖ）となり、スタチックＲＡＭＩの保持電圧
の保証値２．０■を切るのでスタチックＲＡＭＩの記憶
ブタが保証できないことになる。そこで、この場合、保
護ダイオード４として例えばショットキーダイオードを
用いて順方向電圧を０．４Ｖとすれば、内部電源ライン
１４の電圧は次のようになる。
ン１４の電圧＝ ２．５− （１，５Ｘ Ｉ ＯＪＸ
２００ Ｘ １０−”＋０．６〜０．７） ＝ １．６
〜１．５（Ｖ）となり、スタチックＲＡＭＩの保持電圧
の保証値２．０■を切るのでスタチックＲＡＭＩの記憶
ブタが保証できないことになる。そこで、この場合、保
護ダイオード４として例えばショットキーダイオードを
用いて順方向電圧を０．４Ｖとすれば、内部電源ライン
１４の電圧は次のようになる。
内部電源ライン１４の電圧＝ ２．５− （１，５ｘ１
０’ ｘ２００ｘｌｏ−６＋ ０．４）＝ １．８（Ｖ
）しかし、この電圧１．８ＶはスタチックＲＡＭＩの保
持電圧の保証値２．０■を切り、スタチックＲＡＭ１の
記憶データを保証できない。
０’ ｘ２００ｘｌｏ−６＋ ０．４）＝ １．８（Ｖ
）しかし、この電圧１．８ＶはスタチックＲＡＭＩの保
持電圧の保証値２．０■を切り、スタチックＲＡＭ１の
記憶データを保証できない。
上述したように従来のメモリカードは、入力電源の遮断
時や所持携帯時に電池を用いてメモリ（スタチックＲＡ
Ｍ）の記憶データを保持する場合、電池の電圧が所定値
より低下してメモリの保持電圧の保証値を切るようにな
ると、メモリの記憶データを保証できなくなるという問
題点があった。
時や所持携帯時に電池を用いてメモリ（スタチックＲＡ
Ｍ）の記憶データを保持する場合、電池の電圧が所定値
より低下してメモリの保持電圧の保証値を切るようにな
ると、メモリの記憶データを保証できなくなるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、入力電源の遮断時や所持携帯時に電池の電圧
が所定値より低下してもメモリの記憶データを保証でき
るメモリカードを得ることを目的とする。
たもので、入力電源の遮断時や所持携帯時に電池の電圧
が所定値より低下してもメモリの記憶データを保証でき
るメモリカードを得ることを目的とする。
この発明に係るメモリカードは、入力電源（電源入力ラ
イン８の電圧）の遮断時に電池６からの電力を直接にメ
モリ （スタチックＲＡＭＩ）に供給するスイッチ回路
１２を保護用素子（保護ダイオード４および保護抵抗５
の直列回路）に並列接続したことを特徴とするものであ
る。
イン８の電圧）の遮断時に電池６からの電力を直接にメ
モリ （スタチックＲＡＭＩ）に供給するスイッチ回路
１２を保護用素子（保護ダイオード４および保護抵抗５
の直列回路）に並列接続したことを特徴とするものであ
る。
入力電源（電源入力ライン８の電圧）が遮断すると、ス
イッチ回路１２は閉動作する。したがって、電池６から
の電力は保護用素子（保護ダイオード４および保護抵抗
５）を介さずに直接にメモリ （スタチックＲＡＭＩ）
に供給される。
イッチ回路１２は閉動作する。したがって、電池６から
の電力は保護用素子（保護ダイオード４および保護抵抗
５）を介さずに直接にメモリ （スタチックＲＡＭＩ）
に供給される。
第１図はこの発明の一実施例に係るメモリカドの構成を
示す電気回路図である。第１図において、第５図に示す
構成要素に対応するものには同一の符号を付し、その説
明を省略する。第１図において、１２は保護用素子であ
る保護ダイオード４および保護抵抗５の直列回路に並列
接続したスイッチ回路であり、人力電源の遮断時や所持
携帯時に一次電池６からの電力を直接にスタチックＲＡ
ＭＩに供給する。
示す電気回路図である。第１図において、第５図に示す
構成要素に対応するものには同一の符号を付し、その説
明を省略する。第１図において、１２は保護用素子であ
る保護ダイオード４および保護抵抗５の直列回路に並列
接続したスイッチ回路であり、人力電源の遮断時や所持
携帯時に一次電池６からの電力を直接にスタチックＲＡ
ＭＩに供給する。
次に第２図に示すタイミングチャートに参照してこの実
施例の動作について説明する。スイッチ回路１２は、電
源入力ライン８に接続された動作信号ライン１３からの
動作信号により駆動手段１２ａを駆動し、可動接点１２
ｂを開閉する。
施例の動作について説明する。スイッチ回路１２は、電
源入力ライン８に接続された動作信号ライン１３からの
動作信号により駆動手段１２ａを駆動し、可動接点１２
ｂを開閉する。
即ち、スイッチ回路１２においては、電源人力ライン８
の電圧８ａが第２図に示すように電圧■１に達したとき
に動作信号ライン１３の動作信号１３ａにより駆動手段
１２ａが駆動し、可動接点１２ｂが開状態となり、一方
、電圧８ａが電圧７１未満および無印加のときに可動接
点１２ｂが閉状態となる。
の電圧８ａが第２図に示すように電圧■１に達したとき
に動作信号ライン１３の動作信号１３ａにより駆動手段
１２ａが駆動し、可動接点１２ｂが開状態となり、一方
、電圧８ａが電圧７１未満および無印加のときに可動接
点１２ｂが閉状態となる。
今、電源人力ライン８に電源が印加されると、先ずその
ライン８の電圧８ａが電圧■１でスイッチ回路１２の可
動接点１２ｂが開状態となり、次にその電圧８ａが電圧
■２でトランジスタ２がオンとなる。したがって、内部
電源ライン１４には電圧８ａからトランジスタ２のコレ
クタ・エミッタ間電圧Ｖｃｅを引いた電圧（８ａ−Ｖｃ
ｅ）が供給される。−船釣に電圧８ａの最低電圧を４．
５Ｖとすると、上記Ｖｃｅは０．２Ｖ程度であるから内
部電源ライン１４の電圧は４．５Ｖ−０，２Ｖ＝ ４．
３Ｖ程度になる。この電圧４．３■は通常、−次電池６
の電圧より高いので保護ダイオード４の作用により一次
電池６は動作しない。即ち、−次電池６から電流は流れ
ないため、−次電池６の電力消費は生じない。したがっ
て、この場合、スタチックＲＡＭ１は電源入力ライン８
に印加された電源により動作する。
ライン８の電圧８ａが電圧■１でスイッチ回路１２の可
動接点１２ｂが開状態となり、次にその電圧８ａが電圧
■２でトランジスタ２がオンとなる。したがって、内部
電源ライン１４には電圧８ａからトランジスタ２のコレ
クタ・エミッタ間電圧Ｖｃｅを引いた電圧（８ａ−Ｖｃ
ｅ）が供給される。−船釣に電圧８ａの最低電圧を４．
５Ｖとすると、上記Ｖｃｅは０．２Ｖ程度であるから内
部電源ライン１４の電圧は４．５Ｖ−０，２Ｖ＝ ４．
３Ｖ程度になる。この電圧４．３■は通常、−次電池６
の電圧より高いので保護ダイオード４の作用により一次
電池６は動作しない。即ち、−次電池６から電流は流れ
ないため、−次電池６の電力消費は生じない。したがっ
て、この場合、スタチックＲＡＭ１は電源入力ライン８
に印加された電源により動作する。
次に電源入力ライン８からの電源が遮断された場合の動
作を説明する。電源人力ライン８からの電源が遮断した
場合は、先ず第２図に示すような電圧８ａが電圧７２未
満でトランジスタ２がオフとなり、次いで電圧８ａが電
圧■１未満になった時にスイッチ回路１２は動作信号ラ
イン１３の動作信号により可動接点１２ｂが閉状態とな
る。
作を説明する。電源人力ライン８からの電源が遮断した
場合は、先ず第２図に示すような電圧８ａが電圧７２未
満でトランジスタ２がオフとなり、次いで電圧８ａが電
圧■１未満になった時にスイッチ回路１２は動作信号ラ
イン１３の動作信号により可動接点１２ｂが閉状態とな
る。
このように第２図によれば、電圧８ａの印加時は先ずス
イッチ回路１２が開状態となり、次いでトランジスタ２
がオンになる。また、電圧８ａの遮断時は先ずトランジ
スタ２がオフとなり、次いでスイッチ回路１２が閉状態
となるので、電圧８ａが直接に一次電池６に印加される
ようなことがない。電圧８ａが電圧７１未満および無印
加の場合に内部電源ライン１４の電圧はスイッチ回路１
２が閉状態のため一次電池６の電圧がスタチックＲＡＭ
Ｉに直接印加される。したがって、−次電池６の終止電
圧２．５■になるまで一次電池６の電圧がスタチックＲ
ＡＭＩに供給されるため、スタチックＲＡＭＩのデータ
保持電圧の保証値が例えば２．０■を満足することがで
きる。また、スタチックＲＡＭＩのｒｓｂの値に無関係
に内部電源ライン１４の電圧は一次電池６の終止電圧２
．５■まで供給可能となる。
イッチ回路１２が開状態となり、次いでトランジスタ２
がオンになる。また、電圧８ａの遮断時は先ずトランジ
スタ２がオフとなり、次いでスイッチ回路１２が閉状態
となるので、電圧８ａが直接に一次電池６に印加される
ようなことがない。電圧８ａが電圧７１未満および無印
加の場合に内部電源ライン１４の電圧はスイッチ回路１
２が閉状態のため一次電池６の電圧がスタチックＲＡＭ
Ｉに直接印加される。したがって、−次電池６の終止電
圧２．５■になるまで一次電池６の電圧がスタチックＲ
ＡＭＩに供給されるため、スタチックＲＡＭＩのデータ
保持電圧の保証値が例えば２．０■を満足することがで
きる。また、スタチックＲＡＭＩのｒｓｂの値に無関係
に内部電源ライン１４の電圧は一次電池６の終止電圧２
．５■まで供給可能となる。
第３図は他の実施例を示す電池回路およびその付近の電
気回路図である。この他の実施例は第１図に示す抵抗５
の代わりに更に保護ダイオード４を接続したものである
。また、第４図は更に他の実施例を示す電池回路および
その付近の電気回路図である。この更に他の実施例は第
１図に示す一次電池６の代わりに二次電池１６を用い、
保護抵抗１５を保護ダイオード４に並列接続したもので
ある。これらの実施例も第１図の実施例と同様な効果を
有する。
気回路図である。この他の実施例は第１図に示す抵抗５
の代わりに更に保護ダイオード４を接続したものである
。また、第４図は更に他の実施例を示す電池回路および
その付近の電気回路図である。この更に他の実施例は第
１図に示す一次電池６の代わりに二次電池１６を用い、
保護抵抗１５を保護ダイオード４に並列接続したもので
ある。これらの実施例も第１図の実施例と同様な効果を
有する。
一般的にＵＬ規格等では一次電池を使用する電池回路は
、第１図に示す保護ダイオード４と保護抵抗５と一次電
池６とからなる構成と、第３図に示す２個の保護ダイオ
ード４と一次電池６とからなる構成とで規定される。第
４図に示す二次電池１６と保護抵抗１５と保護ダイオー
ド４とからなる電池回路では特に規定はない。なお、こ
°れらの規定は電源入力ライン８に電源が印加された状
態において、保護ダイオード４が破壊した場合に大きな
短絡電流が一次電池６に流れないように保護抵抗５を挿
入する場合（第１図参照）と、もう−・つの保護ダイオ
ード４を挿入する場合（第３図参照）とによって−次電
池６を保護するように規定されるものである。したがっ
て、電源入力ライン８に印加される電源がない状Ｈ（所
持携帯時）では当然ながらこれらの規定から外れる。
、第１図に示す保護ダイオード４と保護抵抗５と一次電
池６とからなる構成と、第３図に示す２個の保護ダイオ
ード４と一次電池６とからなる構成とで規定される。第
４図に示す二次電池１６と保護抵抗１５と保護ダイオー
ド４とからなる電池回路では特に規定はない。なお、こ
°れらの規定は電源入力ライン８に電源が印加された状
態において、保護ダイオード４が破壊した場合に大きな
短絡電流が一次電池６に流れないように保護抵抗５を挿
入する場合（第１図参照）と、もう−・つの保護ダイオ
ード４を挿入する場合（第３図参照）とによって−次電
池６を保護するように規定されるものである。したがっ
て、電源入力ライン８に印加される電源がない状Ｈ（所
持携帯時）では当然ながらこれらの規定から外れる。
なお、上記各実施例におけるスイッチ回路１２には一般
的に市販のアナログスイッチやリレースイッチ等が用い
ることができ、スイッチ回路１２の動作電圧ｖ１とトラ
ンジスタ２の動作電圧■２との関係をＶｌ＜Ｖ２にする
ことは容易に可能である。
的に市販のアナログスイッチやリレースイッチ等が用い
ることができ、スイッチ回路１２の動作電圧ｖ１とトラ
ンジスタ２の動作電圧■２との関係をＶｌ＜Ｖ２にする
ことは容易に可能である。
以上のように本発明によれば、入力電源の遮断時に電池
からの電力を直接にメモリに供給するスイッチ回路を保
護用素子に並列接続して構成したので、入力電源の遮断
時や所持携帯時に電池の電圧が所定値より低下してもメ
モリの保持電圧がメモリに供給され、これによりメモリ
の記憶データを保証することができ、したがってデータ
の信頼性が向上するという効果が得られる。
からの電力を直接にメモリに供給するスイッチ回路を保
護用素子に並列接続して構成したので、入力電源の遮断
時や所持携帯時に電池の電圧が所定値より低下してもメ
モリの保持電圧がメモリに供給され、これによりメモリ
の記憶データを保証することができ、したがってデータ
の信頼性が向上するという効果が得られる。
第１図はこの発明の一実施例に係るメモリカドの構成を
示す電気回路図、第２図はこの実施例の動作を説明する
ためのタイミングチャート、第３図は他の実施例の電池
回路およびその付近の電気回路図、第４図は更に他の実
施例の電池回路およびその付近の電気回路図、第５図は
従来のメモリカードの構成を示す電気回路図である。 １・・・スタチックＲＡＭ （メモリ）、４・・保護ダ
イオード、５，１５・・・保護抵抗、６・・・−次電池
、１２・・・スイッチ回路、１６・・・二次電池。 代理人 大 岩 増 雄（ほか２名）−５６・ 手 続 補 正 ｆｉ！（自発）
示す電気回路図、第２図はこの実施例の動作を説明する
ためのタイミングチャート、第３図は他の実施例の電池
回路およびその付近の電気回路図、第４図は更に他の実
施例の電池回路およびその付近の電気回路図、第５図は
従来のメモリカードの構成を示す電気回路図である。 １・・・スタチックＲＡＭ （メモリ）、４・・保護ダ
イオード、５，１５・・・保護抵抗、６・・・−次電池
、１２・・・スイッチ回路、１６・・・二次電池。 代理人 大 岩 増 雄（ほか２名）−５６・ 手 続 補 正 ｆｉ！（自発）
Claims (1)
- 情報を記憶するメモリと、入力電源の遮断時にこのメ
モリを電力付勢する電池と、上記入力電源から上記電池
を保護する保護用素子とを含み構成されたメモリカード
において、上記入力電源の遮断時に上記電池からの電力
を直接に上記メモリに供給するスイッチ回路を上記保護
用素子に並列接続したことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147273A JPH022474A (ja) | 1988-06-15 | 1988-06-15 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147273A JPH022474A (ja) | 1988-06-15 | 1988-06-15 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022474A true JPH022474A (ja) | 1990-01-08 |
Family
ID=15426482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147273A Pending JPH022474A (ja) | 1988-06-15 | 1988-06-15 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022474A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056465A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 情報カード |
| WO1998030950A1 (fr) * | 1997-01-14 | 1998-07-16 | Citizen Watch Co., Ltd. | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034737B2 (ja) * | 1977-03-14 | 1985-08-10 | オリンパス光学工業株式会社 | 顕微鏡対物レンズ |
-
1988
- 1988-06-15 JP JP63147273A patent/JPH022474A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034737B2 (ja) * | 1977-03-14 | 1985-08-10 | オリンパス光学工業株式会社 | 顕微鏡対物レンズ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056465A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 情報カード |
| WO1998030950A1 (fr) * | 1997-01-14 | 1998-07-16 | Citizen Watch Co., Ltd. | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable |
| US6060789A (en) * | 1997-01-14 | 2000-05-09 | Citizen Watch Co., Ltd. | Power supply switching circuit for portable equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| US7085594B2 (en) | Portable telephone apparatus | |
| JPH0318218B2 (ja) | ||
| JPH022474A (ja) | メモリカード | |
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| JP2007156864A (ja) | データ保持装置 | |
| US5309396A (en) | Input buffer circuit, input/output buffer circuit and portable semiconductor memory device with back-up power | |
| JP2655766B2 (ja) | 情報カード | |
| JPH06119510A (ja) | メモリカード | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| EP0391603B1 (en) | Information card | |
| JPH04124790A (ja) | Ｒａｍカード | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
| JP3160151B2 (ja) | 電子式回路遮断器の電源装置 | |
| KR950013663B1 (ko) | 메모리 데이타 보호회로 | |
| SU1474736A1 (ru) | Элемент пам ти | |
| JPH059812B2 (ja) | ||
| JPH04174986A (ja) | Ａｃアダプタ、ａｃアダプタ接続検出装置、及びそのａｃアダプタ接続検出装置を用いた拡張機能制御装置 | |
| JPH0256621A (ja) | メモリカード | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| KR940012746A (ko) | 배터리 충전회로 | |
| JPS6117476Y2 (ja) | ||
| KR910009037A (ko) | 소형 전화 교환기내의 중앙처리기 자동 리세트 회로 | |
| JPS5864700A (ja) | 記憶保護回路 | |
| JPH01266695A (ja) | メモリカードの電源制御回路 |