SU1474736A1 - Элемент пам ти - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах с сохранением информации при перерывах напр жени  питани . Цель изобретени - увеличение быстродействи  элемента пам ти. Поставленна  цель достигаетс  за счет введени  компаратора 1, трех элементов ИЛИ 2,7,8, двух элементов И 4,5, генератора 3, конденсатора 13, диода 14, элемента И-НЕ 11, элемента задержки 6, триггера 9, что позвол ет в режиме чтени -записи использовать в качестве элемента хранени  информации триггер 9, а дл  сохранени  информации при отключении питани  используетс  трансформатор 10, сердечник которого имеет пр моугольную петлю гистерезиса. 1 ил.

Description

Ј

Јъ

vl

00 0

114747

Изобретение относитс  к автомата- ке и вычислительной технике и может быть использовано в устройствах с сохранением информации при перерывах напр жени  питани .

Цель изобретени  - увеличение быстродействи  элемента пам ти.

На чертеже представлена функциональна  схема элемента пам ти.tO

Элемент пам ти содержит компаратор 1, первый 2 элемент ИЛИ, генератор 3 одиночных импульсов, первый 4 и второй 5 элементы И, элемент 6 задержки , второй 7 и третий 8 элементы 15 отключении напр жени  питани . В ИЛИ, триггер 9, трансформатор 10, вы- любом случае напр жение на шине питапам ти . Смена информации (запись 1 или О) осуществл етс  по входам или .

Во вспомогательном режиме производитс  либо перезапись информации, хран щейс  в триггере 9, в трансформатор 10 при отключении напр жени  питани , либо восстановление информации в триггере 9 путем ее считывани  с сердечника трансформатора 10 при включении питани .

Вспомогательный режим используетс  как при аварийном, так и плановом

полненный на сердечнике с пр моугольной петлей гистерезиса, с обмотками записи и считывани , элемент И-НЕ 11, форсирующий конденсатор 12, конденсатор 13 поддержки, ограничительный диод 14, усилительный транзистор 15, нагрузочный резистор 16. Здесь же показаны шина напр жени  питани  +ЕП, шина опорного напр жени  Uon , входы записи Зп О и Зп 1 выходы элемента пам ти Вых,0, Вых. Г

выходы компаратора:

, а также первый и второй равно и 4 - меньше.

Сигнал в виде положительного перепада напр жени  на первом выходе компаратора по вл етс  при +ЕП - 11ОЦ , когда, напр жение питани  возрастает от 0 до Еп. Перепад напр жени  на втором выходе i. компаратора по вл етс , когда напр жение питани , уменьша сь от +ЕП до 0, стане равным иоп . Величина напр жени  Uor) выбираетс  несколько меньше +ЕЛ.

В исходном состо нии (при нормальном напр жении питани ) на выходе А элемента И-НЕ 11 - высокий потенциал , обусловленный уровнем логическог О с выхода элемента И 5. При этом транзистор 15 закрыт, с нагрузочного резистора 16 снимаетс  сигнал логического О, конденсатор 13 зар жен до +Eh, диод 14 открыт и напр жение подано на эмиттер транзистора 15. Сердечник трансформатора находитс  состо нии Ва.

Элемент пам ти может работать в двух режимах: основном и вспомогател

НОМ.

В основном режиме (при нормальном напр жении питани ) информаци  хранитс  в триггере 9 и снимаетс  с выходов Вых. 1 и Вых. О элемента

ни  +Е уменьшаетс  от +Е„

л у i-jt-л JJIUCLC; 1 f j i i и п ДО v/ И j

когда оно достигает величины U Uon , на выходе компаратора 1 по вл етс  положительный перепад напр жени , Воздействие данного перепада напр жени  через элемент ИЛИ 2 обеспечивает формирование импульса на выходе генератора 3 одиночных импульсов, который поступает на вход элемента И 5, подготовленный к срабатыванию уровнем логической 1 с выхода V компаратора 1. Импульс с выхода элемента И 5 поступает на первый вход элемента

И-НЕ 11.

Если в триггере 9 записана 1 (к моменту выключени  напр жени ),

5

0

е

0

то этот сигнал 1 будет подан на второй вход элемента И-НЕ 11, В результате элемент И-НЕ 11 сработает и сформирует отрицательный импульс, который поступает на базу транзистора 15, открыва  его. Через обмотку записи трансформатора 10, открытый транзистор 15 и резистор 16 протекает импульс тока, который перемагничива- ет сердечник трансформатора 10 от исходного значени  намагниченности -Вр до +ВГ.

Конденсатор 13 поддержки поддерживает ток, протекающий по обмотке J записи.

После отключени  напр жени  питани  сердечник трансформатора сохранит намагниченность +В р.

Если же в триггере 9 к моменту отключени  питани  записан О, то элемент И-НЕ 11 не срабатывает (на втором входе этого элемента будет уровень логического О) и на его выходе будет высокий потенциал. Транзистор 15 закрыт и в сердечнике трансформатора 10 сохранитс  исходное состо ние намагниченности -Вг, что

соответствует значению логического О.

Вспомогательный режим восстановлени  информации в триггере 9 осуществл етс  при включении напр жени  питани  после отключени  последнего. Как только напр жение питани  достигнет требуемого уровн  на выходе компаратора 1 установитс  положительный уровень напр жени , который поступает на один вход элемента И 4, По этлму же сигналу запуститс  генег ратор 3 и будет сформирован одиночный импульс, который поступит на другой вход элемента И 4. Импульс с выхода элемента И 4 обнулит триггер 9 (это необходимо, так как при включении питани  триггер может произвольно установитьс  в состо ние 1) и, пройд  через элемент 6 задержки , поступит на обмотку считывани .

Если при отключении питающего напр жени  в сердечнике была записана логическа  1, то под воздейст- вием импульса тока, протекающего по обмотке считывани , произойдет магничивание сердечника трансформатора 10 от значени  +ВГ до -Вг и на обмотке записи наведетс  импульс ЭДС, который через конденсатор 12 прикладываетс  между базой и эмиттером транзистора 15, открыва  его. Ток, протекающий через открывшийс  транзистор, сформирует на нагрузочном сопротивлении 16 положительный импульс, который через элемент И 8 установит триггер 9 в 1, тем самым восстанавлива  его состо ние, в котором он находилс  на момент отключени  питани . По окончании считывани  сердечник останетс  перемагниченным в состо нии -Вр.

Если же в сердечнике трансформатора 10 был записан О при отключении питани , т.е. сердечник имеет намагниченность -Вг, то при протекании тока через обмотку считывани , перемагничивани  сердечника по полному циклу не происходит, импульс ЭДС, наводимый в обмотке записи, будет недостаточным дл  открывани  транзистора 15 и триггер 9 останетс  в нулевом состо нии.

Использование предлагаемого эле- мента пам ти обеспечивает не только сохранение информации при отключении питани  и последующее ее восстановле0

5

0

5

0

5

0

5

0

5

Claims (1)

1. ние, но и существенное повышение быстродействи  ЭП при работе в основном режиме. Формула изобретени 

   Элемент пам ти, содержащий трансформатор , выполненный на сердечнике с пр моугольной петлей гистерезиса с обмотками считывани  и записи, усилительный транзистор, нагрузочный резистор , форсирующий конденсатор, причем один вывод нагрузочного резистора соединен с шиной нулевого потенциала , а другой - с коллектором усилительного транзистора, эмиттер которого соединен с первым выводом обмотки записи, один вывод форсирующего конденса тора соединен с базой усилительного транзистора, а другой - с вторым выводом обмотки записи, отличающийс  тем, что, с целью повышени  быстродействи , в него введены конденсатор поддержки, ограничительный диод, элемент И-НЕ, компаратор, три элемента ИЛИ, генератор одиночных импульсов, два элемента И, элемент задержки, триггер, причем второй вывод обмотки считывани  соединен с шиной нулевого потенциала и с одним выводом конденсатора поддержки , другой вывод которого соединен с вторым выводом форсирующего конденсатора и катодом ограничительного диода, анод которого подключен к шине питани , база транзистора соединена с выходом элемента И-НЕ, первый вход которого соединен с выходом второго элемента И, а второй вход подключен к единичному выходу .. триггера, первый вход компаратора подключен к шине питани , а второй соединен с источником опорного напр жени , первый и второй выходы компаратора соединены с соответствующими входами первого элемента ИЛИ и первыми входами соответственно первого и второго элементов И, выход подключен к входу генератора одиночных импульсов , выход которого соединен с вторыми входами первого и второго элементов И, выход первого элемента И соединен с первым входом второго элемента ИЛИ и входом элемента задержки , выход которого подключен к первому выводу обмотки считывани  трансформатора , коллектор транзистора соеди- f пен с первым входом третьего элемента ИЛИ, выходы второго и третьего эле514747366

   ментов ИЛИ подключены к установочным дами элемента пам ти, а вторые входы R- и S-входам триггера соответствен- второго и третьего элементов ИЛИ  вно , пр мой и инверсный выходы кото- л ютс  входами записи элемента пам - рого  вл ютс  соответствующими выхо- ти.