JPH0256621A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、スタチックＲＡ　Ｍ等の揮発性半導体メモ
リを備え、端末機等に実装されて用いられるメモリカー
ド、特に電池によって所持、携帯時等の外部電源人力が
無いときでも記憶データが保持されるようにしたメモリ
カードに関するものである。

［従来の技術］ 第４図に従来のメモ、リカードの構成例を示す。

図において、１は当該メモリカードが実装される端末機
から供給される外部電源入力、２は外部電源人力１に挿
入された直列トランジスタ、３は外部電源人力１の電圧
を検出する電源電圧検出回路、４１，４２．　　・・・
、４ｎは揮発性半導体メモリとして一般にこの種のメモ
リカードに備えられるスタチックＲＡＭ、５は上記各ス
タチックＲＡＭ４１〜４ｎの個々のチップセレクト信号
６１〜６ｎを発生するアドレスデコーダである。

７はアドレスバス、８はデータバス、９はライトイネー
ブル信号、１０はアウトグツ１−イネーブル信号、ｌｌ
ａはチップイネーブル信号であり、これらのバスにより
端末機からの各スタチックＲＡＭ４１〜４ｎに対する読
出し、書込み動作が可能となる。上記アドレスデコーダ
５にはアドレスバス７の上位数ビットと３ステートバツ
フア１２を介したチップイネーブル信号１１ｂが入力さ
れており、アドレスデコーダ５はこれらに基づき個々の
チップセレクト信号６１〜６ｎを発生する。なお、上記
アドレスバス７の上位数ビット線にはプルダウン抵抗群
１３が接続され、チップイネーブル信号１１ｂにはプル
アップ抵抗１４が接続されている。一方、１５は記憶デ
ータ保持用の電池、１６．１７は上記電池１５に直列に
接続された電流制限抵抗と逆電流防止ダイオードである
。前記電源電圧検出回路３は、外部電源人力１の電圧が
規定値以上のとき直列トランジスタ２のベース端子２ａ
を制御して導通させ、外部電源人力１による内部電圧１
８を各スタチックＲＡＭ４１〜４ｎに供給するとともに
、アドレスデコーダ５と３ステートバツフア１２に接続
された電源オン信号１９を“Ｈ＋ルーベルにし、外部電
源人力１の電圧が規定位置以下のときは直列トランジス
タ２を遮断するとともに、電源オン信号１９を７１　Ｌ
　Ｉ＋レベルとする。このとき、記憶保持用の内部電圧
１８として電池１５の電圧２ｏが電流制限抵抗１６．逆
電流防止ダイオード１７を介して供給される。また、上
記電池電圧２０は直列抵抗２１を介して電池モニタ信号
２２として端末機に接続される。なお、上記内部電圧１
８は各スタチックＲＡＭ４１〜４ｎに供給されるととも
に、アドレスデコーダ５，３ステートバッファ１２及び
プルアップ抵抗１４に供給される。

次に動作について説明する。

先ず、端末機に当該メモリカードが実装されている状態
において、今、外部電源人力１が印加された場合の動作
を以下説明する。電源電圧検出回路３は外部電源人力１
の電圧がある規定値以上に達すると、直列トランジスタ
２のベース端子２ａを制御して導通させるとともに、電
源オン信号１９を“Ｈ”レベルとしてアドレスデコーダ
５及び３ステートバツフア１２をイネーブル（動作可能
状態）とする。この状態において、端末機からアドレス
バス７、データバス８．ライトイネーブル信号９．アウ
トプットイネーブル信号１０及びチップイネーブル信号
１１ａを介して各スタチックＲＡＭ４１〜４ｎの読出し
、書込み動作が可能となり、アドレスデコーダ５は個々
のスタチックＲＡＭ４１〜４ｎを選択するもので、アド
レスデコーダ５のＤ１〜Ｄ２端子を制御することで選択
されるが、これらの動作は周知の技術であるので詳細な
説明は省略する。また、電池１５は電流制限抵抗１６．
逆電流防止ダイオード１７を介し内部電圧１８に接続さ
れているが、この時の内部電圧１８の電位は電池１５の
電位より高いので、電池１５からは電流が流れず電池１
５を消耗することは無い。

次にメモリカードの所持、携帯時等の外部電源人力１が
無いときの動作を以下説明する。この場合の内部電圧１
８の電源は、電池１５から電流制限抵抗１６．逆電流防
止ダイオード１７を介して供給される。従って、各スタ
チックＲＡＭ４１〜４ｎの記憶データは保持される。ま
た当然のことながら、外部電源人力１の電圧は規定値以
下であるので、電源電圧検出回路３は電源オン信号１９
をａｔ　ｒ、″ルベルとし、アドレスデコーダ５及び３
ステートバツフア１２をディセイブル（動作禁止状態）
とする。よって、アドレスデコーダ５のチップセレクト
信号６１〜６ｎは全て“Ｈ”レベルとなり、各スタチッ
クＲＡＭ４ｉ〜４ｎは動作禁止のスタンバイ状態にある
。ここで、電池１５の寿命について説明する。電池１５
の消費電流は第４図に示すようにＩａ、Ｉｂ、Ｉｃ及び
Ｉｄの合計となるが、−・般的に Ｉａ）＞Ｉｂ＋Ｉｃ＋Ｉｄ なる関係にあるので、この状態における電池１５の消費
電流はほとんどＩａと考えて良い、他に直列抵抗２１を
介して電池モニタ信号２２となる経路があるが、この値
は非常に小さくＩａに対して無視しても良い。従って、
電池１５の寿命は次式％式％ 電池寿命＝電池１５の容量／　Ｉ　ａ 一般的に、スタチックＲＡＭ４１〜４ｎの１個当たりの
スタンバイ電流は、電池１５の電圧が３Ｖ、５０℃にお
いて約６μＡである。従って、スタチックＲＡＭを１６
個実装した場合には、Ｉａ＝９６μＡとなる。また電池
１５の容量はメモリカードの外形寸法から一般的に１６
５ｍＡＨ程度である。よって、 電池寿命＝１６５ｍＡＨ／９６μＡ ＝１７１８．７５時間≠０．２年 と非常に短く、頻繁に電池１５の交換が必要となる。従
って、メモリカードの輸送時や長期保管時には電池１５
を取り外しておく必要がある。また、従来のメモリカー
ドでは、−度電池１５を実装すればスタチックＲＡＭ４
１〜４ｎの記憶データが消滅しても良い場合でも無条件
にＩａなる電流を消費する。この時に電池１５を頻繁に
出し入れすることはメモリカードの利便性を損なうこと
となり、また、電池１５の紛失等が発生する恐れがあり
、好ましくない。

［発明が解決しようとする課題］ 従来のメモリカードは上述したように、所持。

携帯時等の外部電源人力１が無いときには、スタチック
ＲＡＭ４１〜４ｎの記憶データが消滅しても良い場合（
保持する必要が無い場合）でも電池１５は常時Ｉａなる
電流を消費するので、電池１５の寿命を非常に短くする
。また、輸送時、長期保管時には電池寿命を少しでも長
くするために電池１５を取り外す必要があり、電池１５
の紛失や取り扱い不便等の問題点があった。

この発明はＬ記のような問題点を解消するためになされ
たもので、電池を紛失したりメモリカードの利便性を損
なうことなく、電池寿命を延ばすことができるメモリカ
ードを得ることを目的とする。

［課題を解決するための手段］ この発明に係るメモリカードは、外部電源入力によって
導通状態となってその状態を自己保持するとともに保持
解除入力によってその状態を解除するスイッチング手段
を備え、このスイッチング手段を介して電池を接続した
ものである。

［作用］ この発明においては、電池がスイッチング手段を介して
接続され、このスイッチング手段は当該メモリカードが
端末機等に実装されて外部電源入力があって初めて導通
するので、メモリカードの輸送時や長期保管時において
も電池を実装したままとすることができる。また、外部
電源入力によって上記スイッチング手段が導通するとそ
の状態が自己保持されるので、所持、携帯時等の外部電
源入力が無いときでも従来同様記憶データは保持される
。一方、記憶データを保持する必要が無いときには保持
解除入力によりスイッチング手段を遮断することで、電
池を実装したままで電池の消費電流を遮断することがで
き、電池寿命を大幅に延ばすことが可能となる。

［実施例］ 以下、この発明の一実施例を図について説明する。

第１図にこの発明によるメモリカードの構成例を示す。

なお、第４図従来例と同一、又は相当部分には同一符号
を付してその説明は省略する。図において、２３は本願
のスイッチング手段に相当する切替回路で、電池１５か
ら内部電圧１８への給電を断続するための第１の半導体
スイッチ２４ａと、自己保持用の第２の半導体スイッチ
２４ｂ及び２人力ＯＲ回路２５と、自己保持解除用の第
３の半導体スイッチ２４ｃとで構成され、電池１５の電
池電圧２０が当該切替回路２３の電源電圧２０ａとして
供給されるとともに、第１の半導体スイッチ２４ａを介
した電池電圧２０ｂが内部電圧１８として供給される。

ここで、構成の説明を容易にするため、上記各半導体ス
イッチ２４ａ〜２４ｃの内部回路とその等価回路を第２
図ｆａｔ、　ｆｂｌに示す。半導体スイッチのコントロ
ール端子を１１　ＨＩＩレベルにすると、半導体スイッ
チはパ閉′″となって両人出力端子は導通し、′″Ｌ　
１１レベルにすると、半導体スイッチは゛′開″となっ
て両人出力端子は遮断する。以下、半導体スイッチの内
部回路を等価回路で代替して説明する。第１の半導体ス
イッチ２４ａのコントロール信号２６は第２の半導体ス
イッチ２４ｂ、第３の半導体スイッチ２４ｃを介して電
池１５に接続されるとともに、２人力ＯＲ回路２５の一
方の入力に接続され自己保持信号として用いられる。２
人力ＯＲ回路２５の他方の入力は電源電圧検出回路３か
らの電源オン信号１９に直列に接続された結合コンデン
サ２７と結合抵抗２８の接続点に接続され、この２人力
ＯＲ回路２５の出力が第２の半導体スイッチ２４ｂのコ
ントロール信号となる。更に、第３の半導体スイッチ２
４ｃのコントロール信号２９はアドレスデコーダ５のＳ
ｎ、□端子に接続されており、本実施例ではチップセレ
クト信号６１〜６ｎとして使用されず通常“Ｉ］”レベ
ルを維持するＳ　ｎ＊Ｉ端子を用いて保持解除信号を発
生させるように構成している。なお、３０は上記各コン
トロール信号２６．２９に接続されたプルダウン抵抗で
ある。

次に動作について説明する。

今、最初に電池１５を実装した場合は、電池電圧２０を
電源電圧２０ａとして切替回路２３に供給するが、第１
〜第３の半導体スイッチ２４ａ〜２４ｃの各コントロー
ル信号はプルダウン抵抗３０によりプルダウンされてい
るので１１　Ｌ　１７レベルにある。従って、各半導体
スイッチ２４ａ〜２４ｃは遮断状態となるので、内部電
圧１８には電池１５から給電されていない。この状態に
おける電池１５の消費電流は切替回路２３の電源電圧２
０ａのみである。−殻間に切替回路２３の消費電流は非
常に小さく、 Ｔａ）切替回路２３の消費電流 のため、電池１５を実装してもＩａの消費時における電
池寿命の低下に比較して無視できる値であり、電池１５
を実装したままで輸送、長期保存が可能となる。次に、
この状態で初めて端末機にメモリカードを実装した場合
の動作を以下説明する。

端末機から外部電源人力１が印加されると、電源電圧検
出回路３は外部電源人力１の電圧が規定値以上に達する
ので直列トランジスタ２を導通させるとともに、電源オ
ン信号１９をＩｔ　ＨＩＩレベルとする。従って、内部
電圧１８には外部電源人力１の電圧が供給され、アドレ
スデコーダ５，３ステートバツフア１２をイネーブル状
態とする。この状態において端末機から各スタチックＲ
ＡＭ４１〜４ｎの読出し、書込み動作が可能となるが、
この動作は一般的に周知の技術であるので説明は省略す
る。他方、電源オン信号１９がＩＩ　Ｈｊ＃レベルにな
った時この信号は結合コンデンサ２７に供給され、この
結合コンデンサ２７を介してｔｔＨ”レベルのパルス信
号が２人力ＯＲ回路２５の入力端子に加えられる。また
、第３の半導体スイッチ２４ｃのコン１〜ロール信号２
９はアドレスデコーダ５のＳ　ｎ＋１端子が非選択で″
′Ｈ″レベルにあるので、当該半導体スイッチ２４ｃは
゛′閉″となり電池１５の電圧が第３の半導体スイッチ
２４ｃを介して第２の半導体スイッチ２４ｂに入力され
ている。そこで、前記１１Ｈ″″レベルのパルス信号が
２人力ＯＲ回路２５を介しコントロール信号として上記
第２の半導体スイッチ２４ｂに加えられるため当該半導
体スイッチ２４ｂも閉”となり、従って、電池１５の電
圧が第３の半導体スイッチ２４Ｃ９第２の半導体スイッ
チ２４ｂを介して第１の半導体スイッチ２４ａのコント
ロール信号２６となり、第１の半導体スイッチ２４ａも
閉”とする。よって、電池１−５の電圧は第１の半導体
スイッチ２４ａ及び電流制限抵抗１６゜逆電流防止ダイ
オード１７を介して内部電圧１８に給電可能な状態とな
る。ただし、ここでは内部電圧１８が外部電源人力１か
ら給電されているので、電池１５の消負電流は切替回路
２３の電源電圧２０ａとしてのみである。次に外部電源
人力１が無い場合は当然のことながらその電圧が規定値
以下になるので、電源電圧検出回路３は直列トランジス
タ２を遮断するとともに電源オン信号１９をａｔ　Ｌ　
ｎレベルとする。従って、アドレスデコーダ５，３ステ
ー１−バッファ１２はディセイブル状態となってチップ
セレクト信号６１〜６ｎは全て“Ｈ”レベルとなり、ス
タチックＲＡＭ４１〜４ｎは読出し、書込み動作の禁止
状態となる。この時、アドレスデコーダ５のＳ１１＋１
端子は゛′Ｈ″レベルを維持していることから、第１〜
第３の半導体スイッチ２４ａ〜２４ｃは全て“閉″状態
を維持している。従って、外部電源人力１が無い場合に
おいては電池１５の電圧が第１の半導体スイッチ２４ａ
を介して内部電圧１８に給電されるため、各スタチック
ＲＡＭ４１′−４ｎの記憶データを保持することができ
る。この状態は、コントロール信号２６が自己保持機能
として作用するため、以降の外部電源人力１の印加、遮
断にかかわらず継続する。

以上のように、最初に電池１５を実装しても、端末機に
メモリカードを実装し、端末機から外部電源人力１が印
加されない限り電池１５の消費電流は非常に小さいので
、電池１５を実装したまま輸送、長期保存しても電池１
５の寿命低下は無視できる。また、端末機からの初めて
の外部電源人力１の印加によって、初めて切替回路２３
内の各半導体スイッチ２４ａ〜２４ｃが゛′閉″となり
、以降、外部電源人力１の有無にかかわらずその状態を
保持するので、所持、携帯時等の外部電源人力１が無い
場合にも従来と同様に各スタチックＲＡＭ４１〜４ｎの
記憶データを保持することが可能である。しかしながら
、この状態はＩａなる消費電流が流れるため、先に説明
した通り電池１５の寿命は短くなる。この状態における
問題点としては、スタチックＲＡＭ４１〜４ｎの記憶デ
ータを他端末機等にて吸収し、処理する等によって不要
となっＬ場合においても無条件にＩａなる電流を消費す
ることである。本発明では、このためにスタチックＲＡ
Ｍ４１〜４ｎの記憶データが不要となった場合にＩａを
遮断させることができるようにした。この動作を以下説
明する。

端末機にメモリカードを実装して端末機とスタチックＲ
ＡＭ４１〜４ｎ間でデータ送受した後、その記憶データ
が不要となった場合には、アドレスデコーダ５のＳｎ。

１端子を制御する。すなわち、アドレスデコーダ５のＤ
□〜Ｄ３端子を制御することにより、Ｓ　ｙｌ　４１端
子をアドレス指定してその出力を一瞬ＩＩ　Ｌ　′７レ
ベルに落とす。このＳ、＋□端子に接続されたコントロ
ール信号２９が一瞬″■７”レベルになると第３の半導
体スイッチ２４ｃは“開″となり、従って、電池１５が
らコントロール信号２６への給電は一時停止する。

よって、コントロール信号２６による自己保持機能は解
除され、第１の半導体スイッチ２４ａ、第２の半導体ス
イッチ２４ｂも″開″となる。以降、コントロール信号
２９．すなわちアドレスデコーダ５のＳｎ＋１端子が″
Ｈ′″レベルに戻ったとしても、第３の半導体スイッチ
２４ｃは″閉″となるが第１の半導体スイッチ２４ａ、
第２の半導体スイッチ２４ｂが′閉”となることは無い
。

従って、電池１５から内部電圧１８への給電はなくなり
、Ｉａなる消費電流は流れない。よって、電池１５の消
費電流は切替回路２３のみとなり、その消費電流はＩａ
に比べ非常に小さいことがら、この状態における電池１
５の寿命は飛躍的に延びることになる。なお、プルダウ
ン抵抗３０に流れる電流はＩａに比べ無視できるように
プルダウン抵抗３０の値を決める。

以上のように、スタチックＲＡＭ４１〜４ｎの記憶デー
タを保持する必要が無い場合はＩａ遮断とするため、電
池１５の消費電流は極めて小さい値となり、電池寿命を
飛躍的に延ばすことが可能となる。なお、電池１５の電
圧低下は直列抵抗２１を介した電池モニタ信号２２によ
り端末機でモニタ可能である。また、アドレスデコーダ
５のＳ　ｎ＋１端子は上述したＩａを遮断するとき以外
はＬＬ　Ｌ　Ｉ＋レベルに落とさないこととする。すな
わち、通常の使用状態においては常にＩＩ　Ｈ１ルベル
にある。

なお、上記実施例では、切替回路２３内における第３の
半導体スイッチ２４ｃのコントロール信号２９として、
アドレスデコーダ５のＳ　ｎ＋１端子を用いて保持解除
信号を発生させるようにしたが、第３図に示すように、
上記コントロール信号２９の信号線上に電源電圧検出回
路３がらの電源オン信号１９によって制御される３ステ
ートバツフア３１とプルアップ抵抗３２を設け、外部保
持解除信号３３を端末機にインタフェース信号として出
して端末機から制御するようにしても良い。

また、上記３ステートバツフア３１の代りにメモリカー
ドに押しボタンスイッチ３４を内蔵し、コントロール信
号２９を一瞬ＩＩ　Ｌ　７ルベルに落として保持解除信
号を発生させるようにしても良い。

［発明の効果］ 以上のように、この発明によれば、外部電源入力によっ
て導通状態となってその状態を自己保持するとともに保
持解除入力によってその状態を解除するスイッチング手
段を備え、このスイッチング手段を介して電池を接続す
るようにしたことにより、メモリカードに電池を実装し
たままで輸送や長期保存が可能となるとともに、記憶デ
ータの保持が不要な場合は電池の消費電流を遮断するこ
とができるので、電池を紛失したりメモリカードの利便
性を損なうことなく、電池寿命を大幅に延ばすことがで
きる効果が得られる。

【図面の簡単な説明】

第１図はこの発明によるメモリカードの一実施例を示す
構成図、第２図ｆａ）、（ｂ）は実施例における半導体
スイッチの内部回路とその等価回路を示す図、第３図は
この発明の他の実施例を示す要部構成図、第４図は従来
のメモリカードの一例を示す構成図である。 １は外部電源入力、３は電源電圧検出回路、４１〜４ｎ
はスタチックＲＡＭ　（揮発性半導体メモ１月、５はア
ドレスデコーダ、１２は３ステートバツフア、１５は電
池、１９は電源オン信号、２３は切替回路（スイッチン
グ手段）、２４ａ〜２４ｃは第１〜第３の半導体スイッ
チ、２５は２人力ＯＲ回路、２６は第１の半導体スイッ
チ２４ａのコントロール信号（自己保持信号）、２９は
第３の半導体スイッチ２４ｃのコントロール信号（保持
解除信号）、３１は３ステー１〜バツフア、３２はプル
アップ抵抗、３３は外部保持解除信号、３４は押しボタ
ンスイッチ。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 外部電源入力によって動作可能状態となる揮発性半導体
   メモリに外部電源入力が無いときに当該半導体メモリの
   記憶データを保持するための電池が接続されるメモリカ
   ードにおいて、外部電源入力によって導通状態となって
   その状態を自己保持するとともに保持解除入力によって
   その状態を解除するスイッチング手段を備え、このスイ
   ッチング手段を介して上記電池を接続したことを特徴と
   するメモリカード。