JPH04251497A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路に関
し、特にシングルチップマイクロコンピュータに内蔵さ
れたメモリ集積回路に関するものである。

【０００２】

【従来の技術】通常状態と異なる電圧を印加することに
よりデータを記憶する読みだし専用記憶装置では、メモ
リトランジスタのワード線にメモリ記憶電圧（以下Ｖｐ
ｐと略す）を印加するためにメモリトランジスタのワー
ド線毎に電圧レベル切り替え回路を挿入していた。図３
は従来の半導体集積回路（ＲＰＲＯＭ）を示す構成図で
ある。図において、１はワード線デコーダ、２はこのワ
ード線デコーダ１とＣＰＵ（図示せず）との間に接続さ
れたアドレス線及びコントロール線、３はワード線デコ
ーダ１に接続され、書き込み時の電圧Ｖｐｐと０ボルト
、読み出し時の電圧Ｖｃｃと０ボルトのレベルを切り替
える電圧レベル切り替え回路、４はこの電圧レベル切り
替え回路（３）に接続され、書き込み時の電源電圧Ｖｐ
ｐと読み出し時の電源電圧Ｖｃｃを切り替える電源切り
替え回路、６はワード線５により電圧レベル切り替え回
路３を介してワード線デコーダ１に接続されたメモリト
ランジスタである。

【０００３】次に、図３に示した従来の半導体集積回路
の動作について説明する。ＣＰＵよりアドレス線及びコ
ントロール線２を介して供給されたアドレス情報はデコ
ーダ１でデコーされ、このデコードされたアドレス情報
が電圧レベル切り替え回路３に供給される。この電圧レ
ベル切り替え回路３は電源切り替え回路４により書き込
み時には電源電圧Ｖｐｐに切り替えられ、読み出し時に
は電源電圧Ｖｃｃに切り替えられる。従って、書き込み
時には電圧レベル切り替え回路３からアドレス情報に応
じた所定レベルの電圧Ｖｐｐがメモリトランジスタ６に
供給されて、所定のアドレスにデータが書き込まれ、又
読み出し時には電圧レベル切り替え回路３からアドレス
情報に応じた所定レベルの電圧Ｖｃｃがメモリトランジ
スタ６に供給されて、所定のアドレスよりデータが読み
出される。

【０００４】図２は電圧レベル切り替え回路３の一例を
示す構成図であり、Ｐ−ｃｈトランジスタ３１、３２、
Ｎ−ｃｈトランジスタ３３、３４及びインバータ３５か
ら構成されている。トランジスタ３１、３２のソース端
子は電圧Ｖｐｐ又はＶｃｃが印加される電源端子３６に
接続され、トランジスタ３３、３４のソース端子は接地
される。そして、トランジスタ３２、３４のドレイン端
子とトランジスタ３１のゲート端子は出力端子３７に接
続され、トランジスタ３１、３３のドレイン端子はトラ
ンジスタ３２のゲート端子に接続される。入力端子３８
はトランジスタ３３のゲート端子とインバータ３５の入
力側に接続され、インバータ３５の出力側はトランジス
タ３４のゲート端子に接続される。入力端子３８に０の
電圧が入力されたとき、トランジスタ３３はオフし、ト
ランジスタ３４はオンする。よって、トランジスタ３１
はオンし、トランジスタ３２はオフする。この結果、出
力端子３７には０の電圧が出力される。同様に、入力端
子３８にＶｃｃの電圧が入力されたとき、トランジスタ
３３はオンし、トランジスタ３４はオフする。よって、
トランジスタ３２はオンし、トランジスタ３１はオフす
る。この結果、出力端子３７にはＶｐｐ又はＶｃｃの電
圧が出力される。即ち、電圧レベル切り替え回路３はそ
の入力が０又はＶｃｃに変化したとき、電源がＶｐｐの
ときは出力に０又はＶｐｐの電圧を、電源がＶｃｃのと
きは出力に０又はＶｃｃを出力するように働く。

【０００５】

【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、ワード線の数だけ
電圧レベル切り替え回路を必要とし、この回路は上述の
ごとく１ワード線当たりトランジスタを６個（インバー
タはトランジスタを２個）必要としており、それだけパ
ターン面積が大きくなるという問題点があった。この発
明は上記のような問題点を解決するためになされたもの
で、回路のパターン面積を減らすことができる半導体集
積回路を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明に係る半導体集
積回路は、同一の半導体基板上に演算手段、記憶手段及
び入出力手段を集積したシングルチップマイクロコンピ
ュータにおいて、上記記憶手段が、上記演算手段からの
アドレス情報をデコードするデコーダ部と、このデコー
ダ部からのアドレス情報に基ずいてデータを書き込み又
読み出す記憶部と、上記デコーダ部に結合されるアドレ
ス線及びコントロール線に接続された電圧レベル切り替
え回路と、上記デコーダ部と上記電圧レベル切り替え回
路に接続された電源切り替え回路とを備えたものである
。

【０００７】

【作用】この発明においては、ワード線それぞれに電圧
レベル切り替え回路を設けず、デコーダ部に結合される
アドレス線及びコントロール線に電圧レベル切り替え回
路を接続するようにしたので、回路の占めるパターン面
積を大幅に小さくできる。

【０００８】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
１〜６は前述と同様のものである。本実施例では、電圧
レベル切り替え回路３と電源切り替え回路４の接続方法
を変える。即ち、アドレス線及びコントロール線２を電
圧レベル切り替え回路３を介してワード線デコーダ１に
接続すると共に電源切り替え回路４をデコーダ１及び電
圧レベル切り替え回路３に接続する。

【０００９】次に、図１に示したこの発明の一実施例の
動作について説明する。まず、書き込み時には電源切り
替え回路４によりデコーダ１と電圧レベル切り替え回路
３の電源電圧を例えばＶｐｐとする。アドレス線及びコ
ントロール線２より電圧レベル切り替え回路３へ入力さ
れるアドレス情報が０又はＶｃｃであれば電圧レベル切
り替え回路３の出力は０又はＶｐｐであり、この情報が
ワード線デコーダ１でデコードされ、所定のワード線５
が選択されて、このワード線５に接続されたメモリトラ
ンジスタ６にデータが書き込まれる。又、読み出し時に
は電源切り替え回路４によりデコーダ１と電圧レベル切
り替え回路３の電源電圧を例えばＶｃｃとする。アドレ
ス線及びコントロール線２より電圧レベル切り替え回路
３へ入力されるアドレス情報が０又はＶｃｃであれば電
圧レベル切り替え回路３の出力は０又はＶｃｃであり、
この情報がワード線デコーダ１でデコードされ、所定の
ワード線５が選択されて、このワード線５に接続された
メモリトランジスタ６よりデータが読み出される。

【００１０】このように本実施例では電圧切り替え回路
は例えば３２ＫＢｙｔｅのＥＰＲＯＭにおいてアドレス
線は１５本、コントロール線は２本なので、計１７個必
要となる。一方従来は電圧レベル切り替え回路はワード
線の数である１０２４個必要となり、この結果、本実施
例では差し引き１００７個分のパターン面積が不必要と
なる。尚、上記実施例ではＥＰＲＯＭの場合について説
明したが、ＥＥＰＲＯＭ等の通常状態と異なる電圧を印
加することによりデータを記憶する読みだし専用記憶装
置において実施すると、上記実施例と同様の効果を得る
ことができる。

【００１１】

【発明の効果】以上のようにこの発明によれば、同一の
半導体基板上に演算手段、記憶手段及び入出力手段を集
積したシングルチップマイクロコンピュータにおいて、
上記記憶手段が、上記演算手段からのアドレス情報をデ
コードするデコーダ部と、このデコーダ部からのアドレ
ス情報に基ずいてデータを書き込み又読み出す記憶部と
、上記デコーダ部に結合されるアドレス線及びコントロ
ール線に接続された電圧レベル切り替え回路と、上記デ
コーダ部と上記電圧レベル切り替え回路に接続された電
源切り替え回路とを備えたので、電圧レベル切り替え回
路の個数を減ずることができ、パターン面積を減らすこ
とができる半導体集積回路が得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成図である。

【図２】慣用の電圧レベル切り替え回路の一例を示す回
路図である。

【図３】従来の半導体集積回路を示す構成図である。

【符号の説明】

１　　　　ワード線デコーダ ２　　　　アドレス線及びコントロール線３　　　　電
圧レベル切り替え回路 ４　　　　電源切り替え回路 ５　　　　ワード線 ６　　　　メモリトランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　同一の半導体基板上に演算手段、記憶
   手段及び入出力手段を集積したシングルチップマイクロ
   コンピュータにおいて、上記記憶手段が、上記演算手段
   からのアドレス情報をデコードするデコーダ部と、この
   デコーダ部からのアドレス情報に基ずいてデータを書き
   込み又読み出す記憶部と、上記デコーダ部に結合される
   アドレス線及びコントロール線に接続された電圧レベル
   切り替え回路と、上記デコーダ部と上記電圧レベル切り
   替え回路に接続された電源切り替え回路とを備えたこと
   を特徴とする半導体集積回路。