JPH0997247A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0997247A JPH0997247A JP7251568A JP25156895A JPH0997247A JP H0997247 A JPH0997247 A JP H0997247A JP 7251568 A JP7251568 A JP 7251568A JP 25156895 A JP25156895 A JP 25156895A JP H0997247 A JPH0997247 A JP H0997247A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- transistor
- microcomputer
- initial value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】入力端子のプルアップ抵抗の選択を任意に行う
ことができ。リーク電流または入力バッファの貫通電流
を低減するマイクロコンピュータを提供する。 【解決手段】マイクロコンピュータの出力端子１６に接
続される出力回路の要部として、当該出力端子１６に対
応して、ソフトウェア制御によりオン・オフ制御される
プルアップ用トランジスタ１１と、プルアップ用トラン
ジスタ１１の初期状態を保持する制御レジスタ１２と、
予めプルアップ用トランジスタ１１をオン・オフ制御す
るための初期設定値を保持する初期値レジスタ１３と、
マイクロコンピュータの出力情報を外部に駆動出力する
出力ドライバ１４と、抵抗１５とを備えて構成されてお
り、当該マイクロコンピュータの外部との接続条件に対
応して、ユーザにより初期値レジスタ１３に設定される
設定値により、出力端子１６に対応するプルアップ抵抗
が任意に選択制御される。
ことができ。リーク電流または入力バッファの貫通電流
を低減するマイクロコンピュータを提供する。 【解決手段】マイクロコンピュータの出力端子１６に接
続される出力回路の要部として、当該出力端子１６に対
応して、ソフトウェア制御によりオン・オフ制御される
プルアップ用トランジスタ１１と、プルアップ用トラン
ジスタ１１の初期状態を保持する制御レジスタ１２と、
予めプルアップ用トランジスタ１１をオン・オフ制御す
るための初期設定値を保持する初期値レジスタ１３と、
マイクロコンピュータの出力情報を外部に駆動出力する
出力ドライバ１４と、抵抗１５とを備えて構成されてお
り、当該マイクロコンピュータの外部との接続条件に対
応して、ユーザにより初期値レジスタ１３に設定される
設定値により、出力端子１６に対応するプルアップ抵抗
が任意に選択制御される。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロコンピュー
タに関する。
タに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータにおいて
は、図３に示されるように、出力端子３５と内部電源と
の間には、ソフトウェア制御によりオン・オフされるプ
ルアップ用トランジスタ３１と、プルアップ用トランジ
スタ３１をオン・オフ制御するための初期設定値を保持
する制御レジスタ３２と、マイクロコンピュータの出力
情報を外部に駆動出力する出力ドライバ３３と、抵抗３
４とを含む回路が設けられており、当該マイクロコンピ
ュータの外部との接続条件に対応して、出力端子３５に
対応するプルアップ抵抗のオン・オフ制御が行われる。
なお、図３においては、本発明の技術内容に関連する回
路要素として、マイクロコンピュータの出力端子３５に
接続される回路の要部のみが記載されており、当該マイ
クロコンピュータ全体の構成内容については記載が省略
されている。図３において、出力端子３５と内部電源と
の間に接続されるプルアップ用トランジスタ３１は、制
御レジスタ３２に保持されている初期設定レベル値のゲ
ート入力を受けてオン・オフ制御され、出力端子３５に
対応するプルアップ抵抗オン・オフの選択制御が行われ
る。なお、図３の従来の実施形態の類似回路例として
は、例えば、特公平２−２１０１５号公報に開示されて
いるマイクロコンピュータ等が見られるが、この開示例
の実施形態においては、図３における制御レジスタの代
わりにＥＰＲＯＭが設けられており、当該ＥＰＲＯＭの
各エリアには、予めプルアップ用トランジスタのオン・
オンフ制御に対応する番地に“１”または“０”が書込
まれており、この内の何れかの値を読み出すことによ
り、プルアップ用トランジスタのオン・オンフが選択制
御されている。
は、図３に示されるように、出力端子３５と内部電源と
の間には、ソフトウェア制御によりオン・オフされるプ
ルアップ用トランジスタ３１と、プルアップ用トランジ
スタ３１をオン・オフ制御するための初期設定値を保持
する制御レジスタ３２と、マイクロコンピュータの出力
情報を外部に駆動出力する出力ドライバ３３と、抵抗３
４とを含む回路が設けられており、当該マイクロコンピ
ュータの外部との接続条件に対応して、出力端子３５に
対応するプルアップ抵抗のオン・オフ制御が行われる。
なお、図３においては、本発明の技術内容に関連する回
路要素として、マイクロコンピュータの出力端子３５に
接続される回路の要部のみが記載されており、当該マイ
クロコンピュータ全体の構成内容については記載が省略
されている。図３において、出力端子３５と内部電源と
の間に接続されるプルアップ用トランジスタ３１は、制
御レジスタ３２に保持されている初期設定レベル値のゲ
ート入力を受けてオン・オフ制御され、出力端子３５に
対応するプルアップ抵抗オン・オフの選択制御が行われ
る。なお、図３の従来の実施形態の類似回路例として
は、例えば、特公平２−２１０１５号公報に開示されて
いるマイクロコンピュータ等が見られるが、この開示例
の実施形態においては、図３における制御レジスタの代
わりにＥＰＲＯＭが設けられており、当該ＥＰＲＯＭの
各エリアには、予めプルアップ用トランジスタのオン・
オンフ制御に対応する番地に“１”または“０”が書込
まれており、この内の何れかの値を読み出すことによ
り、プルアップ用トランジスタのオン・オンフが選択制
御されている。
【０００３】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、制御レジスタ（またはＥＰ
ＲＯＭ）に対しては、予めプルアップ用トランジスタの
オン・オフを選択制御するレベル値が初期設定値として
与えられており、そのレベル値の選択はソフトウェアに
より制御されている。従って、ユーザにより、任意にプ
ルアップ用トランジスタのオン・オフを選択制御するこ
とは不可能であるという欠点があり、このために、前記
初期設定値がオフの場合には、プルアップ用トランジス
タの入力端子におけるレベル値を所定値に設定すること
ができず、出力バッファにおける貫通電流が増大する状
態となるとともに、前記初期設定値がオンの場合には、
周辺回路に対するリーク電流が増大するという欠点があ
る。
ロコンピュータにおいては、制御レジスタ（またはＥＰ
ＲＯＭ）に対しては、予めプルアップ用トランジスタの
オン・オフを選択制御するレベル値が初期設定値として
与えられており、そのレベル値の選択はソフトウェアに
より制御されている。従って、ユーザにより、任意にプ
ルアップ用トランジスタのオン・オフを選択制御するこ
とは不可能であるという欠点があり、このために、前記
初期設定値がオフの場合には、プルアップ用トランジス
タの入力端子におけるレベル値を所定値に設定すること
ができず、出力バッファにおける貫通電流が増大する状
態となるとともに、前記初期設定値がオンの場合には、
周辺回路に対するリーク電流が増大するという欠点があ
る。
【０００４】
【課題を解決するための手段】第１の発明のマイクロコ
ンピュータは、所定の出力端子と内部電源との間にプル
アップ用トランジスタを含む出力回路を有するマイクロ
コンピュータにおいて、予め前記プルアップ用トランジ
スタのオン・オフを制御するための初期値を格納保持す
る初期値保持手段と、予め前記プルアップ用トランジス
タの初期状態を保持しており、所定のリセット信号の入
力を受けて、前記初期値保持手段に保持されている初期
値を取込み、当該初期値によりプルアップ用トランジス
タのオン・オフを制御する制御手段と、を少なくともプ
ルアップ抵抗選択制御手段として備えることを特徴とし
ている。
ンピュータは、所定の出力端子と内部電源との間にプル
アップ用トランジスタを含む出力回路を有するマイクロ
コンピュータにおいて、予め前記プルアップ用トランジ
スタのオン・オフを制御するための初期値を格納保持す
る初期値保持手段と、予め前記プルアップ用トランジス
タの初期状態を保持しており、所定のリセット信号の入
力を受けて、前記初期値保持手段に保持されている初期
値を取込み、当該初期値によりプルアップ用トランジス
タのオン・オフを制御する制御手段と、を少なくともプ
ルアップ抵抗選択制御手段として備えることを特徴とし
ている。
【０００５】また、第２の発明のマイクロコンピュータ
は、所定の出力端子と内部電源との間にプルアップ用ト
ランジスタを含む出力回路を有するマイクロコンピュー
タにおいて、予め前記プルアップ用トランジスタのオン
・オフを制御するための初期値を格納保持する初期値保
持手段と、予め前記プルアップ用トランジスタの初期状
態を保持しており、所定のリセット信号の入力を受け
て、前記初期値保持手段に保持されている初期値を取込
み、当該初期値によりプルアップ用トランジスタのオン
・オフを制御するとともに、当該マイクロコンピュータ
に含まれるＣＰＵのプログラム制御により、前記プルア
ップ用トランジスタのオン・オフを制御する機能を併せ
て有する制御手段と、を少なくともプルアップ抵抗選択
制御手段として備えることを特徴としている。
は、所定の出力端子と内部電源との間にプルアップ用ト
ランジスタを含む出力回路を有するマイクロコンピュー
タにおいて、予め前記プルアップ用トランジスタのオン
・オフを制御するための初期値を格納保持する初期値保
持手段と、予め前記プルアップ用トランジスタの初期状
態を保持しており、所定のリセット信号の入力を受け
て、前記初期値保持手段に保持されている初期値を取込
み、当該初期値によりプルアップ用トランジスタのオン
・オフを制御するとともに、当該マイクロコンピュータ
に含まれるＣＰＵのプログラム制御により、前記プルア
ップ用トランジスタのオン・オフを制御する機能を併せ
て有する制御手段と、を少なくともプルアップ抵抗選択
制御手段として備えることを特徴としている。
【０００６】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００７】図１は、本発明の第１の実施形態におけ
る、出力端子に接続されるプルアップ用トランジスタの
オン・オフ制御機能に関連する出力回路の部分構成を示
す図である。なお、図１においては、本発明の技術内容
に関連する回路要素として、マイクロコンピュータの出
力端子１６に接続される出力回路の要部のみが記載され
ており、当該マイクロコンピュータ全体の構成内容につ
いては記載が省略されている。図１に示されるように、
本実施形態の出力回路の要部は、出力端子１６に対応し
て、ソフトウェア制御によりオン・オフされるプルアッ
プ用トランジスタ１１と、プルアップ用トランジスタ１
１の初期状態を保持する制御レジスタ１２と、予めプル
アップ用トランジスタ１１をオン・オフ制御するための
初期設定値を保持する初期値レジスタ１３と、マイクロ
コンピュータの出力情報を外部に駆動出力する出力ドラ
イバ１４と、抵抗１５とを備えて構成されており、当該
マイクロコンピュータの外部との接続条件に対応して、
出力端子１６に対応するプルアップ抵抗の選択制御が行
われる。
る、出力端子に接続されるプルアップ用トランジスタの
オン・オフ制御機能に関連する出力回路の部分構成を示
す図である。なお、図１においては、本発明の技術内容
に関連する回路要素として、マイクロコンピュータの出
力端子１６に接続される出力回路の要部のみが記載され
ており、当該マイクロコンピュータ全体の構成内容につ
いては記載が省略されている。図１に示されるように、
本実施形態の出力回路の要部は、出力端子１６に対応し
て、ソフトウェア制御によりオン・オフされるプルアッ
プ用トランジスタ１１と、プルアップ用トランジスタ１
１の初期状態を保持する制御レジスタ１２と、予めプル
アップ用トランジスタ１１をオン・オフ制御するための
初期設定値を保持する初期値レジスタ１３と、マイクロ
コンピュータの出力情報を外部に駆動出力する出力ドラ
イバ１４と、抵抗１５とを備えて構成されており、当該
マイクロコンピュータの外部との接続条件に対応して、
出力端子１６に対応するプルアップ抵抗の選択制御が行
われる。
【０００８】図１において、予め制御レジスタ１２によ
り、出力端子１６と内部電源とを間に接続されているプ
ルアップ用トランジスタ１１は所定の初期状態に保持さ
れている。また、初期値レジスタ１３には、予めプルア
ップ用トランジスタ１１のオン・オフを制御するための
値が初期値として格納保持される。当該出力回路の初期
化時においては、制御レジスタ１２に対してリセット信
号が入力され、これを応じて初期値レジスタ１３に保持
されている初期設定値が制御レジスタ１２に取込まれ、
制御レジスタ１２を介してプルアップ用トランジスタ１
１のゲートに制御入力される。プルアップ用トランジス
タ１１においては、制御レジスタ１２よりゲート入力さ
れるレベル値を受けて、そのオン・オフが制御され、こ
れにより、出力端子１６に対応するプルアップ抵抗の選
択制御が行われる。この場合においては、初期値レジス
タ１３に対する初期値の設定は、ユーザにより任意に行
うことが可能であり、このことが本発明の特徴となって
いる。このように、ユーザにより、出力端子１６に対応
するプルアップ抵抗の選択制御が容易に行ううことが可
能となることにより、当該マイクロコンピュータの出力
バッファにおける貫通電流の増大を防止することができ
るとともに、前記初期設定値がオンの場合における周辺
回路に対するリーク電流の増大をも防止することが可能
となる。
り、出力端子１６と内部電源とを間に接続されているプ
ルアップ用トランジスタ１１は所定の初期状態に保持さ
れている。また、初期値レジスタ１３には、予めプルア
ップ用トランジスタ１１のオン・オフを制御するための
値が初期値として格納保持される。当該出力回路の初期
化時においては、制御レジスタ１２に対してリセット信
号が入力され、これを応じて初期値レジスタ１３に保持
されている初期設定値が制御レジスタ１２に取込まれ、
制御レジスタ１２を介してプルアップ用トランジスタ１
１のゲートに制御入力される。プルアップ用トランジス
タ１１においては、制御レジスタ１２よりゲート入力さ
れるレベル値を受けて、そのオン・オフが制御され、こ
れにより、出力端子１６に対応するプルアップ抵抗の選
択制御が行われる。この場合においては、初期値レジス
タ１３に対する初期値の設定は、ユーザにより任意に行
うことが可能であり、このことが本発明の特徴となって
いる。このように、ユーザにより、出力端子１６に対応
するプルアップ抵抗の選択制御が容易に行ううことが可
能となることにより、当該マイクロコンピュータの出力
バッファにおける貫通電流の増大を防止することができ
るとともに、前記初期設定値がオンの場合における周辺
回路に対するリーク電流の増大をも防止することが可能
となる。
【０００９】図２は、本発明の第２の実施形態におけ
る、出力端子に接続されるプルアップ用トランジスタの
オン・オフ制御機能に関連する出力回路の部分構成を示
す図である。なお、図２においては、図１の場合と同様
に、本発明の技術内容に関連する回路要素として、マイ
クロコンピュータの出力端子２６に接続される出力回路
の要部のみが記載されており、当該マイクロコンピュー
タ全体の構成内容については記載が省略されている。図
２に示されるように、本実施形態の出力回路の要部は、
出力端子２６に対応して、ソフトウェア制御によりオン
・オフされるプルアップ用トランジスタ２１と、プルア
ップ用トランジスタ２１の初期状態を保持するととも
に、ＣＰＵのプログラム制御により設定値が変えられる
制御レジスタ２２と、予めプルアップ用トランジスタ２
１をオン・オフ制御するための初期設定値を保持する初
期値レジスタ２３と、マイクロコンピュータの出力情報
を外部に駆動出力する出力ドライバ２４と、抵抗２５と
を備えて構成されており、当該マイクロコンピュータの
外部との接続条件に対応して、第１の実施形態の場合と
同様に、初期値レジスタ２３に対する初期値設定によ
り、ユーザにより、出力端子２６に対応するプルアップ
抵抗の選択制御が任意且つ容易にに行われる。
る、出力端子に接続されるプルアップ用トランジスタの
オン・オフ制御機能に関連する出力回路の部分構成を示
す図である。なお、図２においては、図１の場合と同様
に、本発明の技術内容に関連する回路要素として、マイ
クロコンピュータの出力端子２６に接続される出力回路
の要部のみが記載されており、当該マイクロコンピュー
タ全体の構成内容については記載が省略されている。図
２に示されるように、本実施形態の出力回路の要部は、
出力端子２６に対応して、ソフトウェア制御によりオン
・オフされるプルアップ用トランジスタ２１と、プルア
ップ用トランジスタ２１の初期状態を保持するととも
に、ＣＰＵのプログラム制御により設定値が変えられる
制御レジスタ２２と、予めプルアップ用トランジスタ２
１をオン・オフ制御するための初期設定値を保持する初
期値レジスタ２３と、マイクロコンピュータの出力情報
を外部に駆動出力する出力ドライバ２４と、抵抗２５と
を備えて構成されており、当該マイクロコンピュータの
外部との接続条件に対応して、第１の実施形態の場合と
同様に、初期値レジスタ２３に対する初期値設定によ
り、ユーザにより、出力端子２６に対応するプルアップ
抵抗の選択制御が任意且つ容易にに行われる。
【００１０】図２において、当該出力回路の初期時にお
ける動作およびユーザによるプルアップ抵抗の選択制御
動作については、前述の第１の実施形態の場合と同様で
ある。本実施形態においては、第１の実施形態の場合と
同様に、初期値レジスタ２３に設定される初期値をユー
ザにより任意に設定することができるという利点が得ら
れるとともに、ＣＰＵより制御レジスタ２２に対して入
力されるセット信号およびリセット信号を介して、制御
レジスタ２２の値をＣＰＵのプログラム制御により変え
ることができるという、プルアップ用トランジスタに対
する制御機能をも併せて有している点に特徴がある。こ
れにより、第１の実施形態の場合と同様に、当該マイク
ロコンピュータの出力バッファにおける貫通電流の増大
を防止することができ、前記初期設定値がオンの場合に
おける周辺回路に対するリーク電流の増大をも防止する
ことが可能になるとともに、併せて、マイクロコンピュ
ータによるロウレベルの情報出力時において、ＣＰＵの
プログラム制御により、制御レジスタ２２を介してプル
アップ用トランジスタ２１をオフとすることによって、
当該プルアップ抵抗に流入する電流を抑制することがで
きるという利点をも得られる。
ける動作およびユーザによるプルアップ抵抗の選択制御
動作については、前述の第１の実施形態の場合と同様で
ある。本実施形態においては、第１の実施形態の場合と
同様に、初期値レジスタ２３に設定される初期値をユー
ザにより任意に設定することができるという利点が得ら
れるとともに、ＣＰＵより制御レジスタ２２に対して入
力されるセット信号およびリセット信号を介して、制御
レジスタ２２の値をＣＰＵのプログラム制御により変え
ることができるという、プルアップ用トランジスタに対
する制御機能をも併せて有している点に特徴がある。こ
れにより、第１の実施形態の場合と同様に、当該マイク
ロコンピュータの出力バッファにおける貫通電流の増大
を防止することができ、前記初期設定値がオンの場合に
おける周辺回路に対するリーク電流の増大をも防止する
ことが可能になるとともに、併せて、マイクロコンピュ
ータによるロウレベルの情報出力時において、ＣＰＵの
プログラム制御により、制御レジスタ２２を介してプル
アップ用トランジスタ２１をオフとすることによって、
当該プルアップ抵抗に流入する電流を抑制することがで
きるという利点をも得られる。
【００１１】
【発明の効果】以上説明したように、本発明は、マイク
ロコンピュータの出力回路に適用されて、当該マイクロ
コンピュータの出力端子と内部電源との間に接続される
プルアップ用トランジスタをオン・オフ制御するための
初期値設定手段を設け、当該初期値設定手段に対する初
期値設定をユーザにより行うことができるようにしたこ
とにより、当該マイクロコンピュータの出力端子に対応
するプルアップ抵抗の選択制御を、ユーザにより任意且
つ容易に行うことができるという効果がある。
ロコンピュータの出力回路に適用されて、当該マイクロ
コンピュータの出力端子と内部電源との間に接続される
プルアップ用トランジスタをオン・オフ制御するための
初期値設定手段を設け、当該初期値設定手段に対する初
期値設定をユーザにより行うことができるようにしたこ
とにより、当該マイクロコンピュータの出力端子に対応
するプルアップ抵抗の選択制御を、ユーザにより任意且
つ容易に行うことができるという効果がある。
【００１２】また、プルアップ抵抗の選択制御をユーザ
により任意に行うことができることにより、出力バッフ
ァにおける貫通電流の増大を防止することができるとと
もに、前記初期設定値がオンの場合における周辺回路に
対するリーク電流の増大をも防止することができるとい
う効果がある。
により任意に行うことができることにより、出力バッフ
ァにおける貫通電流の増大を防止することができるとと
もに、前記初期設定値がオンの場合における周辺回路に
対するリーク電流の増大をも防止することができるとい
う効果がある。
【図１】本発明の第１の実施形態における出力回路の要
部を示すブロック図である。
部を示すブロック図である。
【図２】本発明の第２の実施形態における出力回路の要
部を示すブロック図である。
部を示すブロック図である。
【図３】従来の実施形態における出力回路の要部を示す
ブロック図である。
ブロック図である。
１１、２１、３１ プルアップ用トランジスタ １２、２２、３２ 制御レジスタ １３、２３ 初期値レジスタ １４、２４、３３ 出力ドライバ １５、２５、３４ 抵抗 １６、２６、３５ 出力端子
Claims (2)
- 【請求項１】 所定の出力端子と内部電源との間にプル
アップ用トランジスタを含む出力回路を有するマイクロ
コンピュータにおいて、 予め前記プルアップ用トランジスタのオン・オフを制御
するための初期値を格納保持する初期値保持手段と、 予め前記プルアップ用トランジスタの初期状態を保持し
ており、所定のリセット信号の入力を受けて、前記初期
値保持手段に保持されている初期値を取込み、当該初期
値によりプルアップ用トランジスタのオン・オフを制御
する制御手段と、 を少なくともプルアップ抵抗選択制御手段として備える
ことを特徴とするマイクロコンピュータ。 - 【請求項２】 所定の出力端子と内部電源との間にプル
アップ用トランジスタを含む出力回路を有するマイクロ
コンピュータにおいて、 予め前記プルアップ用トランジスタのオン・オフを制御
するための初期値を格納保持する初期値保持手段と、 予め前記プルアップ用トランジスタの初期状態を保持し
ており、所定のリセット信号の入力を受けて、前記初期
値保持手段に保持されている初期値を取込み、当該初期
値によりプルアップ用トランジスタのオン・オフを制御
するとともに、当該マイクロコンピュータに含まれるＣ
ＰＵのプログラム制御により、前記プルアップ用トラン
ジスタのオン・オフを制御する機能を併せて有する制御
手段と、 を少なくともプルアップ抵抗選択制御手段として備える
ことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7251568A JPH0997247A (ja) | 1995-09-28 | 1995-09-28 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7251568A JPH0997247A (ja) | 1995-09-28 | 1995-09-28 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997247A true JPH0997247A (ja) | 1997-04-08 |
Family
ID=17224758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7251568A Pending JPH0997247A (ja) | 1995-09-28 | 1995-09-28 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103234640A (zh) * | 2013-04-02 | 2013-08-07 | 电子科技大学 | 一种红外焦平面阵列的扫描控制电路 |
-
1995
- 1995-09-28 JP JP7251568A patent/JPH0997247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103234640A (zh) * | 2013-04-02 | 2013-08-07 | 电子科技大学 | 一种红外焦平面阵列的扫描控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
| JPH03176681A (ja) | Ｉｃデバイス | |
| KR920002661B1 (ko) | 어드레스수식회로 | |
| JPH0997247A (ja) | マイクロコンピュータ | |
| US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
| JPH01296499A (ja) | 半導体集積回路装置 | |
| JP3184156B2 (ja) | 半導体集積回路およびその製品仕様制御方法 | |
| KR930005648B1 (ko) | 입력절환장치 | |
| KR960030399A (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 | |
| KR920001331A (ko) | 프로세서 | |
| JPH10188567A (ja) | メモリ及びマイコン | |
| JPH0154722B2 (ja) | ||
| JP3888571B2 (ja) | モード切替回路 | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JPH07212138A (ja) | 電子ボリューム | |
| JP2978278B2 (ja) | 端子機能設定回路 | |
| JPH05173676A (ja) | ディスク電源制御方式 | |
| JP2001167042A (ja) | 半導体集積回路における入出力回路および入出力制御方法 | |
| JPH05173715A (ja) | 入出力回路 | |
| JPH04311282A (ja) | 端子機能設定回路の制御方式 | |
| KR0171173B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPH10283791A (ja) | 半導体装置 | |
| JPH05108850A (ja) | １チツプマイクロコンピユータ | |
| JPH04251497A (ja) | 半導体集積回路 | |
| JPH06259264A (ja) | クロック制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991026 |