KR0127326B1 - 이피롬 내장형 반도체 집적회로 - Google Patents

이피롬 내장형 반도체 집적회로

Info

Publication number
KR0127326B1
KR0127326B1 KR1019930030628A KR930030628A KR0127326B1 KR 0127326 B1 KR0127326 B1 KR 0127326B1 KR 1019930030628 A KR1019930030628 A KR 1019930030628A KR 930030628 A KR930030628 A KR 930030628A KR 0127326 B1 KR0127326 B1 KR 0127326B1
Authority
KR
South Korea
Prior art keywords
output
data
read
input
signal
Prior art date
Application number
KR1019930030628A
Other languages
English (en)
Other versions
KR950021679A (ko
Inventor
조동수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019930030628A priority Critical patent/KR0127326B1/ko
Publication of KR950021679A publication Critical patent/KR950021679A/ko
Application granted granted Critical
Publication of KR0127326B1 publication Critical patent/KR0127326B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 이피롬 내장형 반도체 집적회로에 관한 것으로, 종래에는 이피롬의 데이타가 외부에서 읽힐 수 있으므로 제품의 시스템 응용시 응용 소프트웨어 또는 시스템 관련 노우-하우를 보호하기가 어려운 문제점이 있었다. 본 발명은 이와같은 종래의 문제점을 감안하여 이피롬에 필요한 데이타를 기록한후 베리파이가 되어 외부 읽기가 불필요하다고 판단될때 시큐리티 신호를 받아 이피롬 셀 제어부를 동작시켜서 외부 읽기 방지 신호인 출력인에이블 신호를 디스에이블 시켜 이피롬내의 데이타가 외부로 읽히지 않도록 하므로 보안성을 높이는 효과가 있다.

Description

이피롬 내장형 반도체 집적회로
제 1 도는 종래의 이피롬 내장형 반도체 집적회로의 프로그램 모드시 단자구성도.
제 2 도는 제 1 도의 이피롬 내장형 반도체 집적회로의 상세블럭도.
제 3 도는 본 발명의 이피롬 내장형 반도체 집적회로의 프로그램 모드시 단자구성도.
제 4 도는 제 3 도의 이피롬 내장형 반도체 집적회로 상세블럭도.
제 5 도는 제 4 도의 이피롬 셀 제어부 상세회로도.
제 6 도는 (가)와 (나)는 제 5 도의 이피롬 셀의 동작을 보인 상태표.
제 7 도는 본 발명에 의한 읽기 방지방법을 보인 신호흐름도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 중앙처리장치,21 : 이피롬 셀 제어부,
22 : 주변장치,23 : 입/출력부,
24 : 데이타 읽기/기록부,25 : 어드레스 디코더부,
26 : 이피롬 셀.
본 발명은 이피롬 내장형 반도체 집적회로에 관한 것으로, 특히 이피롬에 필요한 데이타를 기록한 후 베리파이(verify)가 되어 외부 읽기가 불필요하다고 판단될 때 외부 읽기 방지회로를 동작시켜 이피롬내의 데이타가 외부로 읽히지 않도록 함으로써 보안성을 높이도록 한 이피롬 내장현 반도체 집적회로에 관한 것이다.
종래의 이피롬 내장형 반도체 집적회로의 프로그램 모드시 단자 구성도는 첨부된 도면 제 1 도에 도시된 바와 같이, 이피롬 내장형 반도체 집적회로(1)는 이피롬의 프로그램 전원(Vpp)이 입력되면 액티브 로우일때의 출력 인에이블 신호()와 칩 인에이블 신호()에 의해 제어되어 외부로부터의 어드레스(A0-A15)와 데이타(D0-D7)를 읽기 및 기록을 하도록 구성된다.
제 2 도는 종래의 이피롬 내장형 반도체 집적회로의 상세블럭도로서, 이에 도시된 바와 같이 중앙처리장치(10)에서 출력되는 읽기 데이타(RD)와 프로그램 모드 신호(DPMD)가 입력되면 출력, 칩 인에이블 신호()에 의해 이피롬 셀(16)에 데이타를 읽기 및 기록하기 위한 제어신호(RRM, WRM)를 출력하는 이피롬 셀 제어부(11)와, 상기 이피롬 셀 제어부(11)의 출력에 의해 주변장치(12) 및 입/출력부(13)를 통한 데이타 버스(DB)의 데이타를 읽기 및 기록을 하는 데이타 읽기/기록부(14)와, 상기 주변장치(12) 및 입/출력부(13)에 의한 어드레스 버스(AB)를 통해서 어드레스를 디코딩하기 위한 어드레스 디코더부(15)로 구성된다.
이와 같이 구성된 종래의 이피롬 내장형 반도체 집적회로는 사용자 어플리게이션 개발시 혹은 소량 시스템 생산등에 적용이 되는 경우가 많고 사용자가 개발한 응용 소프트웨어를 롬라이트를 이용하여 직접 내부 이피롬에 기록하고 사용을 하게 되므로 제 1 도에서와 같이 이피롬 내장형 반도체 집적회로(1)는 스탠다드 이피롬과 마찬가지로 외부에서 읽기 및 기록을 할 수 있도록 되어 있다.
즉 사용자 프로그램을 내부 이피롬에 기록할때는 이피롬 내장형 반도체 집적회로(1)는 이피롬의 프로그램 전원(Vpp)이 입력되면, 액티브 로우일때의 출력 인에이블 신호()와 칩 인에이블 신호()에 의헤 제어되므로, 외부로부터의 어드레스신호(A0-A15)와 데이타(D0-D7)를 가하여 동작시키고 기록완료후 집적회로의 기능으로 사용될때는 내부 중앙처리장치로부터 지정되는 어드레스상의 이피롬 데이타를 내부에서 읽어 동작하게 된다.
즉 제 2 도에서와 같이, 중앙처리장치(10)에서 출력되는 읽기 데이타(RD)와 프로그램 모드 신호(EPMD)가 이피롬 셀 제어부(11)에 입력되면 출력, 칩 인에이블 신호()에 의해 이피롬 셀(16)에 데이타를 읽기 및 기록하기 위한 제어신호(RRM, WRM)를 데이타 읽기/기록부(14)에 출력하게 되고, 상기 데이타 읽기/기록부(14)는 상기 이피롬 셀 제어부(11)의 출력에 의해 주변장치(12) 및 입/출력부(13)를 통한 데이타 버스(DB)의 데이타를 읽기 및 기록을 하기 시작하여 이피롬 셀(16)은 이 데이타를 읽어 동작하게 된다.
여기서 어드레스 디코더부(15)는 상기 주변장치(12) 및 입/출력부(13)에 의한 어드레스 버스(AB)를 통해서 어드레스를 디코딩하기 위해 동작된다.
그러나 이와같은 종래의 이피롬 내장형 반도체 집적회로는 이피롬의 데이타가 외부에서 읽힐 수 있으므로 제품의 시스템 응용시 응용 소프트웨어 또는 시스템 관련 노우-하우를 보호하기가 어려운 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여 이피롬에 필요한 데이타를 기록한 후 베리파이가 되어 외부 읽기가 불필요하다고 판단될 때 시큐리티(security) 신호에 의한 이피롬 셀 제어부를 동작시켜 이피롬내의 데이타가 외부로 읽히지 않도록 함으로써 보안성을 높이도록 한 이피롬 내장형 반도체 집적회로를 창안한 것으로, 이하 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
제 3 도는 본 발명의 이피롬 내장형 반도체 집적회로의 프로그램 모드시 단자구성도로서, 이에 도시한 바와 같이 이피롬 내장형 반도체 집적회로(2)는 이피롬의 프로그램 전원(Vpp)이 입력되면 액티브 로우일때의 출력 인에이블 신호()와 칩 인에이블 신호(), 외부 시큐리티 신호(SEC)에 의해 제어되어 외부로부터의 데이타(D0-D7)를 읽기 및 기록을 하도록 구성한다.
제 4 도는 본 발명의 이피롬 내장형 반도체 집적회로의 상세블럭도로서 이에 도시된 바와 같이, 중앙처리장치(20)에서 출력되는 읽기 데이타(RD)와 프로그램 모드 신호(EPMD)가 입력되면 출력, 칩 인에이블 신호()와 외부 시큐리티 신호(SEC)에 의해 이피롬 셀(26)에 데이타를 읽기 및 기록하기 위한 제어신호(RRM, WRM)를 출력하는 이피롬 셀 제어부(21)와, 상기 이피롬 셀 제어부(21)의 출력에 의해 주변장치(22) 및 입/출력부(23)를 통한 데이타 버스(DB)의 데이타를 읽기 및 기록을 하는 데이타 읽기/기록부(24)와, 상기 주변장치(22) 및 입/출력부(23)에 의한 어드레스 버스(AB)를 통해서 어드레스를 디코딩하기 위한 어드레스 디코더부(25)로 구성한다.
제 5 도는 제 4 도의 이피롬 셀 제어 부 상세회로도로서, 이에 도시한 바와 같이 출력, 칩 인에이블신호()를 프로그램 모드 신호(EPMD)가 일측입력에 공통으로 인가되는 앤드게이트(AND1,AND2)의 타측입력에 각각 입력하여, 상기 앤드게이트(AND1)에서 기록 제어신호(WRM)가 출력되고, 프로그램 모드시 이피롬 셀의 드레인 전압(Vcon)은 저항(R)을 거쳐 게이트가 시큐리트 신호(SEC)의 제어를 받는 이피롬 셀(EC)의 드레인에 입력함과 아울러 노드(A)의 인버터(I)를 통해 상기 앤드게이트(AND2)의 출력이 일측에 입력되는 앤드게이트(AND3)의 타측에 입력하며, 상기 앤드게이트(AND3)의 출력은 읽기 데이타(RD)가 입력되는 오아게이트(OR)를 통해 읽기 제어신호(RRM)가 출력되도록 구성한다.
이와같이 구성된 본 발명의 작용, 효과를 제 3 도 내지 제 7 도를 참조하여 상세히 설명하면 다음과 같다.
일반적으로 사용자 프로그램을 내부 이피롬에 기록할때는 스탠다드 이피롬과 마찬가지로 제 3 도에서와 같이 이피롬 내장형 반도체 집적회로(2)는 이피롬의 프로그램 전원(Vpp)이 입력되면 액티브 로우일때의 출력 인에이블 신호()와 칩 인에이블 신호(), 외부 시큐리트 신호(SEC)에 의해 제어되므로, 외부로부터의 어드레스신호(A0-A15)와 데이타(D0-D7)르르 가하여 동작시키고 기록완료후 집적회로의 기능으로 사용될 때는 내부 중앙처리장치로부터 지정되는 어드레스상의 이피롬 데이타를 내부에서 읽어 동작하게 된다.
즉 제 4 도에서와 같이, 중앙처리장치(20)에서 출력되는 읽기 데이타(RD)와 프로그램 모드 신호(EPMD)가 이피롬 셀 제어부(21)에 입력되면, 출력 칩 인에이블 신호()와 외부 시큐리티 신호(SEC)에 의해 이피롬 셀(26)에 데이타를 읽기 및 기록위한 제어신호(RRM, WRM)를 데이타 읽기/기록부(24)에 출력하게 되고, 상기 데이타 읽기/기록부(24)는 상기 제어부(21)의 출력에 의해 주변장치(22) 및 입/출력부(23)를 통한 데이타 버스(DB)의 데이타를 읽기 및 기록을 하기 시작하여 이피롬 셀(26)은 이 데이타를 읽어 동작하게 된다.
여기서 어드레스 디코더부(25)는 상기 주변장치(22) 및 입/출력부(23)에 의한 어드레스 버스(AB)를 통해서 어드레스를 디코딩하기 위해 동작된다.
그런데 사용자 프로그램 완료후 이피롬 셀 제어부(21)는 외부 읽기신호인 출력 인에이블신호()가 불필요하다고 판단될때 시큐리티 신호(SEC)의 전압을 이피롬 프로그램시 게이트 전압만큼 높게 하므로 상기 이피롬 셀(26)이 프로그램되어 상기 출력 인에이블신호()를 디스에이블 시킨다.
즉 제 5 도에서 상세히 설명하면 먼저 이피롬 내장형 반도체 집적회로(2)의 프로그램 모드시 전압(Vcon)을 저항(R)을 거쳐 이피롬 셀(EC)의 드레인에 인가하고 시큐리티 신호(SEC)를 하이레벨(5V)로 유지하면 이피롬 셀(EC)이 온되며, 노드(A)는 저항(R)값이 상기 이피롬 셀(EC)의 온-저항(R)보다 상당히 크므로 거의 그라운드(GND)레벨에 가깝게 된다.
그러므로 인버터(I)에 의한 노드(B)는 하이가 되어 앤드게이트(AND3)을 거쳐 오아게이트(OR)에 입력되는데 상기 앤드게이트(AND2)에 입력되는 외부 읽기신호인 출력 인에이블 신호()를 인에이블시킴과 아울러 이피롬의 프로그램 모드신호(EPRM)는 Vpp가 12.5V일 때 하이가 되도록 하여 상기 앤드게이트(AND3)에 의한 상기 오아게이트(OR)로부터 읽기를 위한 제어신호(RRM)가 출력된다.
한편, 외부 읽기신호인 출력 인에이블 신호()가 불필요하다고 판단될 때 상기 이피롬 셀(EC)의 드레인 전압(Vcon)과 시큐리티 신호(SEC)를 Vpp=12.5V로 일단 가하면 상기 이피롬 셀(EC)이 프로그램되어 절대값(VT)이 Vdd(6V)보다 높게 되고, 통상의 동작시(SEC ; 0-5V)에 상기 이피롬 셀(EC)은 오프되므로 노드(A)는 하이가 되며 노드(B)는 로우가 되어, 상기 외부 읽기신호인 출력 인에이블 신호()를 디스에이블시킴과 아울러 이피롬의 프로그램 모드신호(EPMD)는 상기 시큐리티 신호(SEC)가 12.5V일 때 로우가 되므로 상기 앤드게이트(AND2)에 의한 앤드게이트(AND3) 및 오아게이트(OR)를 통해 읽기위한 제어신호(RRM)가 로우가 되어 상기 이피롬 셀(26)의 데이타를 읽을 수 없게 된다.
즉 상기 이피롬 셀(EC)의 동작은 제 6 도의 (가)에서와 같이 프로그램이 되지 않았을 때 시큐리티 신호(SEC)가 로우이면 오프가 되어 노드(A)는 전압(Vcon)=Vdd(5V)이 되고 상기 시큐리티 신호(SEC)가 하이이면 온되어 노드(A)는 그라운드가 되며, 또한 (나)에서와 같이 프로그램이 되었을때는 시큐리티 신호(SEC)가 로우 및 하이이어도 상기 이피롬 셀(EC)은 오프되어 노드(A)가 전압 (Vcon)=Vpp-Vdd(6-7V)이 된다.
이와 같이 읽기 방지를 위해 제 7 도의 신호흐름도에서와 같이 Vpp=12.5V, Vdd=6V일때 이피롬 데이타를 기록한 후 베리파이이면 Vpp=Vdd=5V로 하여 칩의 동작을 확인하여 오.케이이면 Vpp=12.5V, SEC=12.5V로 하고 이피롬 셀 제어부내의 이피롬 셀에 데이타를 기록만 하고 외부 읽기를 방지시킨다.
이상에서 상세히 설명한 바와 같이 본 발명은 이피롬에 필요한 데이타를 기록한 후 베리파이가 되어 외부 읽기가 불필요하다고 판단될 때 외부 읽기 방지를 위한 이피롬 셀 제어부를 동작시켜 이피롬 내의 데이타가 외부로 읽히지 않도록 하므로 사용자의 노우-하우를 보호할 수 있는 효과가 있다.

Claims (3)

  1. 중앙처리장치에서 출력되는 읽기 데이타(RD)와 프로그램 모드 신호(EPMD)가 입력되면 출력, 칩 인에이블 신호()에 의해 이피롬 셀(16)에 데이타를 읽기 및 기록하기 위한 제어신호(RRM, WRM)를 출력하는 이피롬 셀 제어부와, 상기 이피롬 셀 제어부(21)의 출력에 의해 주변장치 및 입/출력부를 통한 데이타 버스의 데이타를 읽기 및 기록을 하는 데이타 읽기/기록부와, 상기 주변장치 및 입/출력부에 의한 어드레스 버스를 통해서 어드레스를 디코딩하기 위한 어드레스 디코더부로 구성된 이피롬 내장형 반도체 집적회로에 있어서, 상기 이피롬 셀 제어부는 외부 시큐리티 신호(SEC)에 의해 상기 출력 인에이블신호()를 디스에이블시켜 상기 읽기 제어신호(RRM)가 출력되지 않게 하는 외부 읽기방지수단을 포함하여 구성된 것을 특징으로 하는 이피롬 내장형 반도체 집적회로.
  2. 제 1 항에 있어서, 이피롬 셀 제어부는 출력, 칩 인에이블신호(/OE,/CE)를 프로그램 모드 신호(EPMD)가 공통으로 인가되는 앤드게이트(AND1,AND2)에 각각 입력하여 상기 앤드게이트(AND1)에서 기록 제어 신호(WRM)가 출력되고, 프로그램 모드시 이피롬 셀의 드레인 전압(Vcon)은 저항(R)을 거쳐 게이트가 시큐리티 신호(SEC)의 제어를 받는 이피롬 셀(EC)의 드레인에 입력함과 아울러 그 드레인측 신호를 인버터(I)를 통해 상기 앤드게이트(AND2)의 출력이 입력되는 앤드게이트(AND3)에 입력하며, 상기 앤드게이트(AND3)의 출력은 읽기 데이타(RD)가 입력되는 오아게이트(OR)를 통해 읽기 제어신호(RRM)가 출력되게 구성하여 된 것을 특징으로 하는 이피롬 내장형 반도체 집적회로.
  3. 제 2 항에 있어서, 프로그램 모드시 이피롬 셀(EC)의 드레인 전압을 제 3 전원전압(Vcon)으로 하고 프로그램이 되지 않을 때는 상기 이피롬 셀(EC)의 드레인 전압을 제 1 전원전압(Vdd)으로 하게 구성된 것을 특징으로 하는 이피롬 내장형 반도체 집적회로.
KR1019930030628A 1993-12-29 1993-12-29 이피롬 내장형 반도체 집적회로 KR0127326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030628A KR0127326B1 (ko) 1993-12-29 1993-12-29 이피롬 내장형 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030628A KR0127326B1 (ko) 1993-12-29 1993-12-29 이피롬 내장형 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR950021679A KR950021679A (ko) 1995-07-26
KR0127326B1 true KR0127326B1 (ko) 1997-12-29

Family

ID=19373627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030628A KR0127326B1 (ko) 1993-12-29 1993-12-29 이피롬 내장형 반도체 집적회로

Country Status (1)

Country Link
KR (1) KR0127326B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456734B1 (ko) * 1997-02-27 2005-04-06 세이코 엡슨 가부시키가이샤 반도체장치및전자기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456734B1 (ko) * 1997-02-27 2005-04-06 세이코 엡슨 가부시키가이샤 반도체장치및전자기기

Also Published As

Publication number Publication date
KR950021679A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US6000004A (en) Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block
US6076149A (en) Programmable logic device using a two bit security scheme to prevent unauthorized access
US5732092A (en) Method of refreshing flash memory data in flash disk card
US6947323B2 (en) Chip protection register unlocking
KR100404650B1 (ko) 반도체메모리,메모리디바이스및메모리카드
US4796235A (en) Write protect mechanism for non-volatile memory
US7002853B2 (en) Memory card having a buffer memory for storing testing instruction
JPH1050078A (ja) 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置
EP0449255B1 (en) Micro controller
JPH08263996A (ja) 半導体メモリ装置の動作モード制御方法とその回路
US5642480A (en) Method and apparatus for enhanced security of a data processor
KR20020025793A (ko) 메모리 장치 및 메모리 액세스 제한 방법
KR0127326B1 (ko) 이피롬 내장형 반도체 집적회로
JP3905204B2 (ja) 半導体記憶装置
JP2842442B2 (ja) マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法
US5941987A (en) Reference cell for integrated circuit security
KR20000005055A (ko) 다수의 전자 회로성분을 갖는 회로장치
KR20030085046A (ko) 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록
JP2006164511A (ja) フラッシュ用のトップ／ボトム対称保護スキーム
JP2006164511A6 (ja) フラッシュ用のトップ／ボトム対称保護スキーム
JP2837970B2 (ja) Ｉｃカード
KR20040019220A (ko) 모니터의 이이피롬의 데이터 보호 장치 및 방법
KR100319635B1 (ko) 과소거 방지 회로
JPH04256145A (ja) 集積回路装置
JP2005317127A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 16

EXPY Expiration of term