JPS61182187A

JPS61182187A - 携帯可能媒体

Info

Publication number: JPS61182187A
Application number: JP60021076A
Authority: JP
Inventors: Yasuo Iijima; 康雄飯島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-02-06
Filing date: 1985-02-06
Publication date: 1986-08-14
Also published as: JPH0525153B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は、たとえばＣＰＬ１１データメモリなどのＩ
Ｃチップを内蔵するＩＣカードなどの携帯可能媒体に関
する。

［発明の技術的背景］最近、データを書込むメモリカードとしてＩＣカードが
開発され、実用化されている。このＩＣカードには、マ
イクロプロセッサ（ＣＰＵ）、ＦＲＯＭあるいはＥＥＰ
ＲＯＭで構成されるデータメモリ等のＩＣチップが内蔵
されている。上記ＣＰＵとカード表面の端子とがつなが
っており、この端子を通して外部とのデータの入出力を
行い、ＣＰＵの制御下でデータメモリに対するデータの
書込み、読出しが行われるようになっている。このよう
なＩＣカードでは、データメモリへデータが正しく書込
まれることがその機能の重要な部分を占めている。特に
、暗証照合等により識別を要求するｌＣカードでは、照
合不一致を示す証拠をデータメモリへ書込むことにより
、カードの状態が初期化されても、不正の痕跡が残るた
め、高い安全性を得ることができるようにしている。

［背景技術の問題点１しかしながら、上記のようなものでは、データメモリに
データを書込む場合、一般に通常の制御電圧（再生電圧
：５ｖ）より高い電圧（２１Ｖ）を特定の端子に印加す
る必要があるが、その端子の印加電圧について保証する
手段を有していない。

このため、突然、原因不明の書込不良が起こったり、あ
るいは不正の痕跡が残らないため、カードの初期化と暗
証照合を繰返し行うことにより、そのカードの暗証を知
ることが可能になったりする危険をはらんでいた。した
がって、安全性の点で大変問題があった。

［発明の目的］この発明は上記事情に鑑みてなされたもので、その目的
とするところは、安全性の高い携帯可能媒体を提供する
ことにある。

［発明の概要コこの発明は上記目的を達成するために、データメモリと
制御素子とを有するものにおいて、上記制御素子を駆動
する駆動電圧を印カロ手段で印加し、この印加電圧が印
加された際に、その印加電圧により上記データメモリへ
データを書込むのに必要な電圧を発生手段で発生するよ
うにしたものである。

［発明の実施例コ以下、この発明の一実施例について、図面を参照して説
明する。

第２図において、１は携帯可能媒体としてのＩＣカード
である。このＩＣカード１の表面にはコネクト部２が設
けられており、たとえば複数の端子２ａ、・・・２ｈに
よって構成されている。上記端子２ａは動作用の電源電
圧（＋　５　Ｖ）用、端子２ｂは接地用、端子２Ｃはク
ロック信号用、端子２ｄはリセット信号用、端子２ｅ〜
２ｈはデータ入出力用となっている。

また、上記ＩＣカード１の内部には、第１図に示すよう
に、制御用のＣＰＵ　（セントラル・プロセッシング・
ユニット）３、制御プログラム、暗証番号（たとえば４
桁）、およびデータなどが記録され、ＥＥＰＲＯＭある
いはＰＲＯＭで構成されるデータメモリ４、インターフ
ェイス回路５、および昇圧回路６によって構成されてい
る。上記各部はＩＣチップで構成され、１つの基板上に
設けられている。また、上記インターフェイス回路５と
コネクト部２とは配線されている。

上記昇圧回路６は、コネクト部２の端子２ａからの５Ｖ
の動作電圧（Ｖｃｃ）に応じて２１ボルト〈Ｖ）の書込
電圧＜ＶＤＤ＞と５ボルト（Ｖ）の制御電圧（Ｖｃｃｉ
とを発生するものであり、たとえばＤＣ−ＤＣコンバー
タで構成されている。

これにより、書込電圧（Ｖｌ）ｌ））は上記データメモ
リ４に印加され、制御電圧（ＶＣＣ′）は上記ＣＰＵ３
、データメモリ４、およびインターフェイス回路５の各
部に印加されるようになっている。

ただし、上記昇圧回路６によるデータメモリ４への書込
電圧（ＶｐＣ））の印加は、データの書込時にＣＰＵ３
から供給される制御信号に応じて行うようになっている
。

第３図および第４図は、この発明に係わる端末機として
のＩＣカード取扱機１０の構成を示すものである。すな
わち、１１は全体を制御するＣＰＵ　（セントラル・プ
ロセッシング・ユニット）、１２はデータを入力するキ
ーボード、１３はＣＲＴディスプレイ装置、１４は制御
プログラムが格納されているＲＯＭ（リード・オンリ・
メモリ）、１５はデータが記憶されるＲＡＭ　（ランダ
ム・アクセス・メモリ）、１６は種々の印字データが出
力されるドツトプリンタ、１７はフロッピーディスク挿
入口１８から挿入されたフロッピーディスク１９におい
てデータの記憶、再生を行うフロッピーディスク装置、
２０はカード挿入口２１から挿入されたＩＣカード１に
おけるメモリのデータを読取ったり、あるいはメモリ内
にデータを書込むＩＣカード読取書込部である。

上記ＩＣカード読取書込部２０は、カード取扱機１０本
体とケーブル２２′によって接続されるようになってい
る。すなわち、第５図に示すように、カード挿入口２１
から挿入されたＩＣカード１を搬送する搬送パス３１が
設けられでいる。この搬送パス３１にはＩＣカード１を
搬送する際にこれを上下から挟むように位置し、回転可
能な搬送ロー５３２が対になって複数個備えられている
。対になって備えられている各搬送ローラ３２は搬送パ
ス３１に沿って互いに等間隔に設けられている。

これらの各搬送ローラ３２の中心から隣合う搬送ローラ
３２の中心までの距離がカードの搬送゛方向における幅
の寸法を有している。それゆえ、ＩＣカード１の搬送パ
ス３１は、搬送ガイド３３によって規定されている。

また、上記搬送ガイド３３上にはＩＣカード１内のＣＰ
Ｕ３とデータの授受を行う読取書込器３４が配置されて
いる。この読取書込器３４はコネクト部２と電気的に接
続するようになっている。

次に、このような構成において、ＩＣカードの取扱いに
ついて、第６図および第７図に示すフローチャートを参
照しつつ説明する。たとえば今、利用客はＩＣカード取
扱機１０のカード挿入口２１にＩＣカード１を挿入する
。すると、ＩＣカード１はコネクト部２により読取書込
器３４と電気的に接続される。これにより、コネクト部
２の端子２ａを介して昇圧回路６に５Ｖの動作電圧（Ｖ
ＣＣ）が印加される。すると、昇圧回路６は、２１Ｖの
書込電圧（Ｖｐｐ）と５■の制御電圧（ＶＣＣ−）とを
発生する。この結果、制御電圧（Ｖｃｃ′）は上記ＣＰ
Ｕ３、データメモリ４、およびインターフェイス回路５
の各部に印加される。すると、ＣＰＵ３はインターフェ
イス回路５、コネクト部２および読取書込器３４を介し
てＣＰＵ１１に接続信号を出力する。

これにより、ＣＰＵ１１はＣＲＴディスプレイ装置１３
で「暗証番号を投入して下さい」という案内を行う。こ
の案内に応じて、利用者はキーボード１２により暗証番
号を入力する。この入力により暗証番号に応じた信号お
よび取扱機を示す信号が、ＣＰＵ１１から読取書込器３
４、コネクト部２およびインターフェイス回路５を介し
てＣＰＵ３へ供給される。これにより、ＣＰＵ３は供給
される利用者の暗証番号を内部メモリに一時記憶する（
ＳＴＩ）。ついで、ＣＰＵ３はデータメモリ４からあら
かじめ書込まれている暗証番号を読出しく５Ｔ２）、内
部メモリに記録した暗証番号と比較する（ＳＴ３）。こ
の比較結果が一致の場合、ＣＰＵ３は一致信号をＣＰＵ
１１へ出力する（ＳＴ４）。また、上記ステップで比較
結果が、不一致の場合、ＣＰＵ３は昇圧回路６に制御信
号を供給し、昇圧回路６から発生される２１Ｖの書込電
圧（Ｖｐｐ）をデータメモリ４に印加する（ＳＴ５）。

これにより、ＣＰＵ３は、データメモリ４に設けた不一
致カウンタ（図示しない）をカウントアツプしく５Ｔ６
）、このカウント値が所定数（３回）以内の際、再投入
可の不一致信号をＣＰＵ１１へ出力し、上記カウント値
が所定数となった際、ＩＣカード１が無効の不一致信号
をＣＰＵ１１へ出力する（ＳＴ７）。この結果、不一致
信号が供給されるとＣＰＵ１１は、暗証番号の再投入、
あるいはＩＣカード取扱機１０による取引が不可と判断
し、その旨を利用者に報知するビジヒビｊ０また、ＣＰＵ１１からＣＰＵ３に対して書込データが供
給される。すると、ＣＰＵ３は供給される書込データを
内部メモリ（図示しない）へ一時記憶する（ＳＴ１０）
。ついで、ＣＰＵ３は、昇圧回路６に制御信号を供給し
、昇圧回路６から発生される２１Ｖの書込電圧（ＶＤｐ
）をデータメモリ４に印加する（ＳＴ１１　）。これに
より、ＣＰＵ３は、内部メモリに記憶されている書込デ
ータを読出し、データメモリ４に書込む（ＳＴ１２）。

そして、データメモリ４に書込んだデータが正しいか否
かをそのデータを読出してチェックしく５Ｔ１３＞、正
しい場合、正常信号をＣＰＵ１１へ出力しく５Ｔ１４）
、異常の場合、異常信号をＣＰＵ１１へ出力する（ＳＴ
１５）。

上記したように、ＩＣカード内の各回路が正常動作する
電圧が印加され、制御系が正常動作している際は、デー
タの書込時にのみ、データメモリに確実に書込電圧が印
加され、データの書込時以外は、データメモリに再生用
の制御電圧が印加されているため、誤書込を防止するこ
とができる。

、したがって、書込時以外にデータメモリにデータの誤
書込を行うことができないようになっている。

また、暗証の一致結果が出力される前に、不一致に対す
るデータをデータメモリに記憶してＨおり、書込電圧が
不良の場合には一致結果が出力されないようになってい
る。したがって、従来のように書込電圧不良の場合に、
暗証を誤って入力された際の不一致であったことを証拠
だでる痕跡をデータメモリ上に残すことができないとい
うものではなくなる。これにより、読取書込部からＩＣ
カードを一旦抜くなどして初期化を行えば、暗証の不一
致を知る手掛りがなくなり、初期化と暗証入力の手順を
有限回繰返して暗証の一致をとれるという従来の欠点を
回避できる。このため、暗証番号が見破られなくなり、
高い安全性を得ることができる。

また、印加電圧不良時にカード不良と誤って認識され、
この誤った診断により、システムの復帰に多大な障害を
与えることを防止できるようになっている。

なお、前記実施例では、ＩＣカード内におけるＣＰＵの
内部メモリでデータ、暗証番号を一時記憶したが、これ
に限らずデータ記憶用のＲＡＭを別にＩＣカード内に設
けるようにしても良い。また、ＩＣカードを用いたが、
これに限らず、データメモリと制御素子とを有し、選択
的に外部から入出力を行うものであれば良く、形状もカ
ード状でなく、棒状など他の形状であっても良い。

［発明の効果コ以上詳述したようにこの発明によれば、安全性の＾い携
帯可能媒体を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はＩＣカードの電気回路の構成を概略的に示すブロ
ック図、第２図はＩＣカードの外観斜視図、第３図はカ
ード取扱機の外観斜視図、第４図はカード取扱機の概略
構成ブロック図、第５図はＩＣカード読取書込部の構成
を示す断面図、第６図および第７図は動作の要部を説明
するためのフローチャートである。１・・・ＩＣカード（携帯可能媒体）、２・・・コネク
ト部、２ａ〜２ｈ・・・端子、３・・・ＣＰＵ、４・・
・データメモリ、５・・・インターフェイス回路、６・
・・昇圧回路、１０・・・ＩＣカード取扱機、１１・・
・ＣＰＵ、１３・・・ＣＲＴディスプレイ装置、２０・
・・ＩＣカード読取書込部、３４・・・読取書込器、４
１・・・利用客入力部。出願人代理人　　弁理士　鈴江武彦第１図第３図第４図第５ｒ第６図第７図

Claims

【特許請求の範囲】

（１）データメモリと制御素子とを有する携帯可能媒体
において、前記制御素子を駆動する駆動電圧を印加する
印加手段と、この印加電圧が印加された際に、その印加
電圧により前記データメモリへデータを書込むのに必要
な電圧を発生する発生手段とを具備したことを特徴とす
る携帯可能媒体。
（２）前記制御素子が、ＣＰＵであることを特徴とする
特許請求の範囲第１項記載の携帯可能媒体。
（３）前記発生手段が、ＤＣ−ＤＣコンバータで構成さ
れる昇圧回路であることを特徴とする特許請求の範囲第
１項記載の携帯可能媒体。
（４）前記発生手段による発生電圧が、制御素子からの
制御信号に応じてデータメモリへ印加されることを特徴
とする特許請求の範囲第１項記載の携帯可能媒体。