JP4938893B2 - 不揮発性メモリのための改良された書き込み中断機構 - Google Patents
不揮発性メモリのための改良された書き込み中断機構 Download PDFInfo
- Publication number
- JP4938893B2 JP4938893B2 JP2010520210A JP2010520210A JP4938893B2 JP 4938893 B2 JP4938893 B2 JP 4938893B2 JP 2010520210 A JP2010520210 A JP 2010520210A JP 2010520210 A JP2010520210 A JP 2010520210A JP 4938893 B2 JP4938893 B2 JP 4938893B2
- Authority
- JP
- Japan
- Prior art keywords
- low voltage
- memory controller
- signal
- memory array
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Description
本願は、Steven T. Sprouse 、Dhaval Parikh 、およびArjun Kapoorにより本願と同日に出願された本願と共同所有の同時係属出願中の「Enhanced Write Abort Mechanism for Non-Volatile Memory」という米国特許出願第11/890,708号(代理人整理番号:SDA−1181X(060589−004))に関するものと考えることができる。
Claims (17)
- 低電圧状態のときにメモリコントローラが不揮発性メモリアレイにデータを書き込む試みを保留するために、書き込み中断プロセスを遂行する方法であって、
前記不揮発性メモリアレイに給電する電圧源の出力を電圧監視回路により監視するステップと、
前記電圧源の低電圧状態を検出し、これに応じて低電圧信号をアサートするステップと、
低電圧信号のアサート後に、前記低電圧信号のアサート前に既に始まっていた書き込みサイクルを、前記電圧源からの低下残余電力を用いて完了するステップと、
前記メモリコントローラが、前記低電圧信号のディアサートをチェックするアルゴリズムを繰り返し実行し、かつ前記低電圧信号がディアサートされるまで前記アルゴリズムを実行し続けることにより、前記低電圧信号がアサートされている間は、未処理の書き込みコマンドを保留するステップと、
を含む方法。 - 低電圧状態のときにメモリコントローラがメモリ装置の不揮発性メモリアレイにデータを書き込む試みを保留するために、書き込み中断プロセスを遂行する方法であって、
前記メモリ装置に給電する電圧源の出力を電圧監視回路により監視するステップと、
前記電圧源の低電圧状態を検出し、これに応じて前記メモリコントローラのレディ/ビジー信号線で低電圧信号をアサートするステップと、
低電圧信号のアサート後に、前記低電圧信号のアサート前に既に始まっていた書き込みサイクルを、前記電圧源からの低下残余電力を用いて完了するステップと、
前記メモリコントローラが、前記メモリコントローラの前記レディ/ビジー信号線における前記低電圧信号のアサートに応じて前記メモリアレイをビジー状態にあるものとして扱い、かつ前記低電圧信号がディアサートされるまでは引き続き前記メモリアレイをビジー状態にあるものとして扱うことにより、前記レディ/ビジー信号線で前記低電圧信号がアサートされている間は、未処理の書き込みコマンドを保留するステップと、
を含む方法。 - 請求項1または2のいずれか記載の方法において、
前記電圧源の出力を監視するステップは、前記電圧源の出力を電圧監視回路により監視するステップを含む方法。 - 請求項1または2のいずれか記載の方法において、
前記低電圧状態の有無を判断するステップは、前記電圧源の出力で前記低電圧状態を電圧監視回路により検出し、低電圧状態が検出される場合には低電圧状態信号をアサートするステップを含む方法。 - 請求項4記載の方法において、
前記未処理の書き込みコマンドを保留するステップは、前記低電圧状態信号がディアサートされるまで前記低電圧状態信号のディアサートをチェックするために、前記メモリコントローラによりアルゴリズムを繰り返し実行するステップを含む方法。 - 請求項3記載の方法において、
前記低電圧状態の有無を判断するステップは、前記電圧源の低電圧状態を前記電圧監視回路により検出し、これに応じて前記メモリコントローラのレディ/ビジー信号線で低電圧状態信号をアサートするステップを含む方法。 - 請求項6記載の方法において、
前記未処理の書き込みコマンドを保留するステップは、前記メモリコントローラが、前記メモリコントローラの前記レディ/ビジー信号線における前記低電圧状態信号のアサートに応じて前記不揮発性メモリアレイをビジー状態にあるものとして扱い、かつ前記低電圧状態信号がディアサートされるまでは引き続き前記不揮発性メモリアレイをビジー状態にあるものとして扱うことにより、前記レディ/ビジー信号線で前記低電圧状態信号がアサートされている間は、未処理の書き込みコマンドを保留するステップを含む方法。 - 不揮発性メモリ装置であって、
不揮発性メモリアレイと、
前記不揮発性メモリ装置に給電する電圧源の出力を監視し、かつ所定値を下回る前記電圧源の出力の検出に応じて低電圧信号をアサートするように構成された電圧監視回路と、
前記メモリアレイと通信するメモリコントローラであって、前記低電圧信号のアサート後に、前記低電圧信号のアサート前に既に始まっていた書き込みサイクルを、前記電圧源からの低下残余電力を用いて完了し、かつ前記低電圧信号がアサートされている間は、後続の書き込みサイクルのデータ書き込みを保留するように構成されるメモリコントローラと、を備え、
前記メモリコントローラは、反復アルゴリズムの実行に応じてデータの書き込みを保留するように構成され、前記反復アルゴリズムは、前記低電圧信号がディアサートされるまで前記低電圧信号の状態をチェックすることを含む装置。 - 不揮発性メモリ装置であって、
不揮発性メモリアレイと、
前記不揮発性メモリ装置に給電する電圧源の出力を監視し、かつ所定値を下回る前記電圧源の出力の検出に応じて低電圧信号をアサートするように構成された電圧監視回路と、
前記メモリアレイと通信するメモリコントローラであって、前記低電圧信号のアサート後に、前記低電圧信号のアサート前に既に始まっていた書き込みサイクルを、前記電圧源からの低下残余電力を用いて完了し、かつ前記低電圧信号がアサートされている間は、後続の書き込みサイクルのデータ書き込みを保留するように構成されるメモリコントローラと、を備え、
前記メモリコントローラは、前記メモリコントローラのレディ/ビジー信号線における前記低電圧信号のアサートに応じて、前記低電圧信号がディアサートされるまでは、データの書き込みを保留するように構成される装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイ、前記メモリコントローラ、および前記電圧監視回路は、単一のパッケージに組み込まれる装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイ、前記メモリコントローラ、および前記電圧監視回路は、単一のダイに組み込まれる装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイおよび前記メモリコントローラは単一のパッケージに組み込まれ、前記電圧監視回路は前記パッケージの外部に設けられる装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイおよび前記メモリコントローラは単一のダイに組み込まれ、前記電圧監視回路は前記ダイの外部に設けられる装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイおよび前記電圧監視回路は単一のパッケージに組み込まれ、前記メモリコントローラは前記パッケージの外部に設けられる装置。 - 請求項8または9のいずれか記載の装置において、
前記不揮発性メモリアレイおよび前記電圧監視回路は単一のダイに組み込まれ、前記メモリコントローラは前記ダイの外部に設けられる装置。 - 請求項8または9のいずれか記載の装置において、
前記電圧監視回路および前記メモリコントローラは単一のパッケージに組み込まれ、前記不揮発性メモリアレイは前記パッケージの外部に設けられる装置。 - 請求項8または9のいずれか記載の装置において、
前記電圧監視回路および前記メモリコントローラは単一のダイに組み込まれ、前記不揮発性メモリアレイは前記ダイの外部に設けられるシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/890,734 US7599241B2 (en) | 2007-08-06 | 2007-08-06 | Enhanced write abort mechanism for non-volatile memory |
US11/890,708 US20090040842A1 (en) | 2007-08-06 | 2007-08-06 | Enhanced write abort mechanism for non-volatile memory |
US11/890,734 | 2007-08-06 | ||
US11/890,708 | 2007-08-06 | ||
PCT/US2008/071865 WO2009020845A1 (en) | 2007-08-06 | 2008-08-01 | Enhanced write abort mechanism for non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010536098A JP2010536098A (ja) | 2010-11-25 |
JP4938893B2 true JP4938893B2 (ja) | 2012-05-23 |
Family
ID=40341657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010520210A Expired - Fee Related JP4938893B2 (ja) | 2007-08-06 | 2008-08-01 | 不揮発性メモリのための改良された書き込み中断機構 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2183749B1 (ja) |
JP (1) | JP4938893B2 (ja) |
KR (1) | KR101070601B1 (ja) |
CN (1) | CN101802923B (ja) |
WO (1) | WO2009020845A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4863865B2 (ja) * | 2006-12-28 | 2012-01-25 | 富士通株式会社 | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
US8832353B2 (en) | 2009-04-07 | 2014-09-09 | Sandisk Technologies Inc. | Host stop-transmission handling |
JP5348541B2 (ja) * | 2009-05-20 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101624354B1 (ko) * | 2009-12-15 | 2016-06-07 | 엘지이노텍 주식회사 | 마이크로 컨트롤러의 데이터 기록 방법 |
JP5085744B2 (ja) | 2011-01-05 | 2012-11-28 | 株式会社東芝 | 半導体記憶装置 |
WO2013147894A1 (en) * | 2012-03-30 | 2013-10-03 | Intel Corporation | Solid state drive management in power loss recovery |
US9202577B2 (en) | 2012-03-30 | 2015-12-01 | Intel Corporation | Solid state drive management in power loss recovery |
CN104050107B (zh) * | 2013-03-12 | 2017-01-25 | 光宝电子(广州)有限公司 | 固态储存装置及遭遇低电压时的数据处理方法 |
US9037902B2 (en) | 2013-03-15 | 2015-05-19 | Sandisk Technologies Inc. | Flash memory techniques for recovering from write interrupt resulting from voltage fault |
KR20150054206A (ko) * | 2013-11-11 | 2015-05-20 | 삼성전자주식회사 | 플래시 메모리의 데이터 보호 방법 및 장치 |
JP6541998B2 (ja) * | 2015-03-24 | 2019-07-10 | 東芝メモリ株式会社 | メモリデバイス、半導体装置および情報処理装置 |
KR20180101760A (ko) * | 2017-03-06 | 2018-09-14 | 에스케이하이닉스 주식회사 | 저장 장치, 데이터 처리 시스템 및 이의 동작 방법 |
CN106683703B (zh) * | 2017-03-15 | 2023-09-15 | 珠海零边界集成电路有限公司 | 一种数据读取方法、集成电路及芯片 |
US10521375B2 (en) * | 2017-06-22 | 2019-12-31 | Macronix International Co., Ltd. | Controller for a memory system |
CN109192234A (zh) * | 2018-07-13 | 2019-01-11 | 上海移远通信技术股份有限公司 | 一种保护电路及通信模块 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063442A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体ディスク装置 |
JPH10134558A (ja) * | 1996-10-30 | 1998-05-22 | Toshiba Corp | 半導体メモリ応用装置の電源供給回路 |
JPH1151721A (ja) * | 1997-08-04 | 1999-02-26 | Fuji Electric Co Ltd | 瞬停電時積算値保存回路 |
JPH1186566A (ja) * | 1997-07-16 | 1999-03-30 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びそのデータ保護方法 |
JP2000122813A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | ディスクアレイ装置 |
JP2002014947A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | マイクロコンピュータ |
JP2002197898A (ja) * | 2000-12-04 | 2002-07-12 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそれのフェイルビット数検出方法 |
JP2003002132A (ja) * | 2001-06-19 | 2003-01-08 | Koyo Seiko Co Ltd | 車両用制御装置 |
JP2003330627A (ja) * | 2002-05-16 | 2003-11-21 | Mitsubishi Electric Corp | 記憶装置 |
JP2005286502A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 携帯情報機器、プログラム書き換え方法、及びプログラム |
JP2008165536A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6246626B1 (en) * | 2000-07-28 | 2001-06-12 | Micron Technology, Inc. | Protection after brown out in a synchronous memory |
US6711701B1 (en) * | 2000-08-25 | 2004-03-23 | Micron Technology, Inc. | Write and erase protection in a synchronous memory |
JP2005519386A (ja) * | 2002-03-05 | 2005-06-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データの不正確な記憶を回避するためのプロダクト及び方法 |
KR100471182B1 (ko) * | 2002-09-03 | 2005-03-10 | 삼성전자주식회사 | 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치 |
US6822899B1 (en) * | 2002-12-23 | 2004-11-23 | Cypress Semiconductor Corporation | Method of protecting flash memory from data corruption during fast power down events |
JP4284247B2 (ja) * | 2004-08-13 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2008
- 2008-08-01 CN CN200880102322.XA patent/CN101802923B/zh active Active
- 2008-08-01 KR KR1020107002553A patent/KR101070601B1/ko active IP Right Grant
- 2008-08-01 JP JP2010520210A patent/JP4938893B2/ja not_active Expired - Fee Related
- 2008-08-01 EP EP08782581.6A patent/EP2183749B1/en not_active Not-in-force
- 2008-08-01 WO PCT/US2008/071865 patent/WO2009020845A1/en active Application Filing
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063442A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体ディスク装置 |
JP4299890B2 (ja) * | 1996-10-30 | 2009-07-22 | 株式会社東芝 | 半導体メモリ応用装置の電源供給回路 |
JPH10134558A (ja) * | 1996-10-30 | 1998-05-22 | Toshiba Corp | 半導体メモリ応用装置の電源供給回路 |
JPH1186566A (ja) * | 1997-07-16 | 1999-03-30 | Samsung Electron Co Ltd | 強誘電体メモリ装置及びそのデータ保護方法 |
JPH1151721A (ja) * | 1997-08-04 | 1999-02-26 | Fuji Electric Co Ltd | 瞬停電時積算値保存回路 |
JP2000122813A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | ディスクアレイ装置 |
JP2002014947A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | マイクロコンピュータ |
JP2002197898A (ja) * | 2000-12-04 | 2002-07-12 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそれのフェイルビット数検出方法 |
JP2003002132A (ja) * | 2001-06-19 | 2003-01-08 | Koyo Seiko Co Ltd | 車両用制御装置 |
JP2003330627A (ja) * | 2002-05-16 | 2003-11-21 | Mitsubishi Electric Corp | 記憶装置 |
JP2005286502A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 携帯情報機器、プログラム書き換え方法、及びプログラム |
JP2008165536A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
JP4863865B2 (ja) * | 2006-12-28 | 2012-01-25 | 富士通株式会社 | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
KR20100029268A (ko) | 2010-03-16 |
EP2183749B1 (en) | 2013-05-29 |
EP2183749A1 (en) | 2010-05-12 |
CN101802923B (zh) | 2014-09-03 |
JP2010536098A (ja) | 2010-11-25 |
EP2183749A4 (en) | 2010-08-04 |
CN101802923A (zh) | 2010-08-11 |
WO2009020845A1 (en) | 2009-02-12 |
KR101070601B1 (ko) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4938893B2 (ja) | 不揮発性メモリのための改良された書き込み中断機構 | |
JP4316667B2 (ja) | 誤りに基づく電源制御 | |
KR101986872B1 (ko) | 메모리 칩 전력 관리 | |
US7415621B2 (en) | Power supply system, computer apparatus and maximum power control method | |
US7599241B2 (en) | Enhanced write abort mechanism for non-volatile memory | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
JP2006276967A (ja) | 半導体装置 | |
US9424177B2 (en) | Clock switching method, memory controller and memory storage apparatus | |
US20150117098A1 (en) | Power drop protection for a data storage device | |
CN111105840A (zh) | 一种固态硬盘异常掉电的测试方法、装置和系统 | |
US20090040842A1 (en) | Enhanced write abort mechanism for non-volatile memory | |
CN110955387A (zh) | 自适应识别闪存类型方法及计算机可读取存储介质及装置 | |
KR100897767B1 (ko) | 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법 | |
JP2022003604A (ja) | 半導体記憶装置 | |
TWI668569B (zh) | 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元 | |
TW201635086A (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
TWI328158B (ja) | ||
US20190079816A1 (en) | Operating method of memory controller, storage device including the same, and operating method of storage device | |
JP2015215675A (ja) | 制御装置、制御方法、及び制御プログラム | |
US20130073792A1 (en) | Electronic apparatus using nand flash and memory management method thereof | |
US11307636B2 (en) | Semiconductor storing apparatus and flash memory operation method | |
US6285594B1 (en) | Wordline voltage protection | |
TWI713039B (zh) | 半導體存儲裝置及快閃記憶體運行方法 | |
JP2006323293A (ja) | 画像形成装置 | |
TWI521354B (zh) | 連接器的控制方法、連接器與記憶體儲存裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101022 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110510 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110517 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4938893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |