CN103714842B - 存储器装置以及其电压控制方法 - Google Patents
存储器装置以及其电压控制方法 Download PDFInfo
- Publication number
- CN103714842B CN103714842B CN201210379678.6A CN201210379678A CN103714842B CN 103714842 B CN103714842 B CN 103714842B CN 201210379678 A CN201210379678 A CN 201210379678A CN 103714842 B CN103714842 B CN 103714842B
- Authority
- CN
- China
- Prior art keywords
- frequency
- voltage
- clock
- supply voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种存储器装置及其电压控制方法。存储器装置包括存储单元、电压调节电路以及控制电路。控制电路接收时脉信号且判断时脉信号的时脉频率以产生控制信号。电压调节电路根据控制信号将工作电压转换成内部供应电压以供应控制电路使用。本发明通过检测时脉信号的时脉频率或频率变化来自动调整内部供应电压的高低,当检测到外部的时脉频率提高时,可以自动提高内部供应电压以达到更佳的效能,而在检测到外部的时脉频率降低时,也可以自动降低内部供应电压至可正常操作的电位。
Description
技术领域
本发明是有关于一种存储器装置的电压控制技术,且特别是有关于一种控制电路、存储器装置及其电压控制方法。
背景技术
现有技术对于中央处理器芯片的处理速度,常通过提高工作电压或以超频方式来提升速度,但这种提升速度方式仅限于中央处理器芯片是有效的。对于现有的存储器装置而言,不管所施加的工作电压是如何变动,存储器装置的内部供应电压是保持固定值,也就是说,存储器装置的处理速度是固定的。故,无法通过存储器装置的外部信号来调整内部供应电压,也因此无法提高存储器装置的处理速度。
发明内容
有鉴于此,本发明的目的在于提出一种控制电路、存储器装置及其电压控制方法,藉以解决现有技术所述及的问题。
本发明提出一种存储器装置,其包括存储单元、电压调节电路以及控制电路。电压调节电路耦接存储单元。控制电路耦接存储单元与电压调节电路。控制电路接收时脉信号且判断时脉信号的时脉频率以产生控制信号。电压调节电路根据控制信号将工作电压转换成内部供应电压以供应控制电路使用。
在本发明的一实施例中,控制电路根据时脉频率来判断是否为降频,倘若为降频时控制信号使电压调节电路调降内部供应电压,而倘若时脉频率为升频时控制信号使电压调节电路调升内部供应电压。
本发明另提出一种存储器装置内的控制电路。此控制电路耦接电压调节电路。控制电路接收时脉信号且判断时脉信号的时脉频率以产生控制信号,其中电压调节电路根据控制信号将工作电压转换成内部供应电压以供应控制电路使用。
本发明另提出一种存储器装置的电压控制方法,其包括以下步骤。接收时脉信号。以及根据时脉信号的时脉频率,将工作电压转换成对应的内部供应电压,以供存储器装置的内部电路使用。
在本发明的一实施例中,“根据时脉信号的时脉频率,将工作电压转换成对应的内部供应电压,以供存储器装置的内部电路使用”的步骤包括:根据时脉频率来判断是否为降频,倘若为降频时调降内部供应电压,而倘若时脉频率为升频时调升内部供应电压。
基于上述,本发明通过检测时脉信号的时脉频率或频率变化来自动调整内部供应电压的高低,当检测到外部的时脉频率提高时,可以自动提高内部供应电压以达到更佳的效能,而在检测到外部的时脉频率降低时,也可以自动降低内部供应电压至可正常操作的电位。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是依照本发明一实施例的存储器装置的示意图;
图2是依照本发明一实施例的时脉信号的的示意图;
图3是依照本发明一实施例的存储器系统的示意图;
图4是依照本发明一实施例的存储器装置的示意图;
图5是依照本发明一实施例的存储器系统的控制流程图;
图6是依照本发明一实施例的存储器装置的电压控制方法的流程图。
其中,附图标记说明如下:
100:存储器装置;
110:存储单元;
120:电压调节电路;
130:控制电路;
132:时脉接收及检测单元;
134:控制单元;
136:储存单元;
138:查找表;
140、150、200:部件;
400:存储器装置;
DET:信号;
FR:时脉频率;
SCLK:时脉信号;
SP:脉波次数;
Sref:控制信号;
S1:禁能信号;
S2:致能信号;
t:预设期间;
VDD:工作电压;
VINT:内部供应电压;
S501~S515、S601~S605:步骤。
具体实施方式
图1为本发明一实施例的存储器装置100的示意图。图2为图1的时脉信号SCLK的示意图。请合并参阅图1和图2。控制电路130耦接电压调节电路120,控制电路130定期接收一时脉信号SCLK,并判断时脉信号SCLK的时脉频率FR,以产生一控制信号Sref至电压调节电路120。电压调节电路120耦接存储单元110。电压调节电路120可以根据控制信号Sref,将工作电压VDD转换成可调整的内部供应电压VINT,以供应控制电路130使用。并且,电压调节电路120更可将工作电压VDD转换成多个固定的工作电压,例如3V、-0.5V、1.5V以及0.65V,用以供应存储单元110使用。
在一实施例中,控制电路130可通过判断时脉信号SCLK的脉波次数推断时脉频率FR。请继续参阅图2,控制电路130产生固定宽度的信号DET,且在信号DET为逻辑高电平的期间(预设期间t),计数所涵盖时脉信号SCLK的脉波次数SP,以推测时脉信号SCLK的时脉频率FR。如图2所绘示,信号DET在预设期间t共涵盖3个时脉信号SCLK的脉波,并可推断频率FR为3/t。
接着,控制电路130根据时脉频率FR(或脉波次数SP)发出一控制信号Sref,以控制电压调节电路120的运作,并据以调整内部供应电压VINT来供控制电路130使用。其中,调整方式可以参阅一查找表来进行。
表1:
表1为一查找表,记录着一组预设期间的脉波次数SP、时脉频率FR与对应的内部供应电压之间的关系表。当控制电路130根据表1来控制电压调节电路120的运作时,会有以下几种情况。
(1)若时脉频率FR低于2/t代表内部供应电压VINT要调低至1.2V。
(2)若时脉频率FR介于2/t~10/t时代表内部供应电压VINT要调到1.5V。
(3)若时脉频率FR介于11/t~15/t时代表内部供应电压VINT要调到1.8V。
(4)若时脉频率FR高于15/t时代表要将内部供应电压VINT调到最高电位,如2V。
请注意,本发明所使用的查找表不以表1的内容为限,凡是可间接推测时脉频率FR的特征值,例如脉波次数SP,皆可用以进行查找。
在另一实施例中,控制电路130更可判断时脉频率FR的变化,并延伸查找表的应用。当时脉信号SCLK为降频时,控制电路130发出控制信号Sref使电压调节电路120调降内部供应电压VINT,而当时脉信号SCLK为升频时,控制电路130发出的控制信号Sref则使电压调节电路120调升内部供应电压VINT。
请参阅图3,图3是依照本发明一实施例的存储器系统300的示意图。在本实施例中,控制电路更可根据时脉频率FR(或频率变化)来开启或关闭存储器系统300中的部件140或150或200。例如,当时脉频率FR(或系统频率)低于第一频率或为降频时,控制电路130提供一禁能信号S1,用以将不必要的部件完全关闭从而节省耗电量,而当时脉频率FR高于第二频率或为升频时,控制电路130提供一致能信号S2,用以开启欲运作的部件而提升系统效能。类似地,当时脉频率FR低于第一频率或为降频时,控制电路130亦可致能开启部件,而当时脉频率FR高于第二频率或为升频时,控制电路130亦可禁能关闭部件。例如被打开或关闭的部件200为散热装置。又例如部件140为输入接收器时,致能信号S2使得部件140从反相器型式(invertertype)自动改成差动型式(differential type),以提升存储器装置100本身对于高频的反应速度。而禁能信号S1则使部件140反向动作。需注意的是,本发明并不限定部件所在的位置,无论于存储器装置100内部或外部的部件皆可被控制电路130开关。
请参阅图4,图4是依照本发明一实施例的存储器装置400的示意图。控制电路130包括时脉接收及检测单元132、控制单元134以及储存单元136。时脉接收及检测单元132接收时脉信号SCLK,并判断时脉信号SCLK的时脉频率FR。储存单元136储存一组对应于内部供应电压VINT的特征值的查找表138。控制单元134耦接至时脉接收及检测单元132、储存单元136与电压调节电路120。控制单元134从查找表138找出特征值所对应内部供应电压VINT,而发出控制信号Sref,使电压调节电路120调整内部供应电压VINT至设定值。
请参阅图5,图5是依照本发明一实施例的存储器系统的控制流程图。首先,判断存储器装置是否运作中(步骤S501)。若否,表示存储器装置停止运作而结束。若是,则定期判断系统时脉信号的时脉频率(步骤S503),例如可通过在预设期间计数时脉信号所对应的脉波次数推断时脉频率。接着,判断时脉频率在查找表所对应的设定值(步骤S505)。然后,调整内部供应电压至设定值(步骤S507),以达到较佳的运作效能。之后,返回步骤S503,重新进行步骤S503至S507的流程。
请再回到步骤S505,下一步骤除了步骤S507,还可以进行步骤S509或S513。在步骤S509,判断时脉频率与第一频率的大小或时脉频率的变化,若时脉频率低于第一频率(或为降频)时,提供一禁能信号,用以关闭不必要的部件(步骤S511)。在步骤S513,判断时脉频率与第二频率的大小或时脉频率的变化,若系统频率高于第二频率(或为升频)时,提供一致能信号,用以开启欲运作的部件(步骤S515)。若在步骤S509或S513的结果为否,则回到步骤S501。需注意的是,本发明并不限定开关部件的条件,例如步骤511可致能开启部件,而步骤S515亦可禁能关闭部件。
请参阅图6,图6绘示本发明一实施例的存储器装置的电压控制方法的流程图。
存储器装置接收一时脉信号(步骤S601),接着,根据时脉信号的时脉频率,将一工作电压转换成对应的内部供应电压,以供存储器装置的内部电路使用(步骤S603)。此步骤可配合一查找表来设定内部供应电压的数值,其中查找表储存一组对应于内部供应电压的特征值。特征值为时脉信号的时脉频率或脉波次数。在一实施例中,更可判断时脉信号是否为升频或降频,当时脉信号为升频时,则调升内部供应电压,而当时脉信号为降频时,则调降内部供应电压。
在另一示范性实施例中,本发明更可根据时脉信号的时脉频率或频率变化,开启或关闭存储器系统中的部件,其中存储器系统包括存储器装置内部的部件及其他外部部件(步骤S605),例如,当时脉信号的时脉频率低于第一频率(或为降频)时,提供一禁能信号,用以关闭不需运作的部件;以及当时脉信号的时脉频率高于第二频率(或为升频)时,提供一致能信号,用以开启欲运作的部件。
综上所述,本发明通过检测时脉信号的时脉频率或频率变化来自动调整内部供应电压的高低。当检测到外部的时脉频率提高时,可以自动提高内部供应电压以达到更佳的效能,而在检测到外部的时脉频率降低时,也可以自动调降内部供应电压至可正常操作而不会误动作的电位。另一方面,若检测到外部的时脉频率高于某一频率(或为升频)时,亦可同时提供一致能信号至其它部件,如此一来,可以提升存储器装置本身对于高频的反应速度。类似地,若时脉频率低于某一频率(或为降频)时,也可以提供一禁能信号以将不必要的部件完全关闭从而节省耗电量。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许更动与润饰,故本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (14)
1.一种存储器装置,其特征在于,包括:
一存储单元;
一电压调节电路,耦接该存储单元;以及
一控制电路,耦接该存储单元与该电压调节电路,该控制电路接收一时脉信号且判断该时脉信号的一时脉频率以产生一控制信号,其中该电压调节电路根据该控制信号将一工作电压转换成一内部供应电压以供应该控制电路使用,并且其中藉由参考一组对应于该内部供应电压的一特征值的一查找表以获得对应于该时脉频率的该内部供应电压;
其中该控制电路包括:
一时脉接收及检测单元,接收该时脉信号,并判断该时脉信号的该时脉频率;
一储存单元,储存该组对应于该内部供应电压的该特征值的该查找表;以及
一控制单元,耦接该时脉接收及检测单元、该储存单元与该电压调节电路,该控制单元从该查找表找出该特征值所对应该内部供应电压而发出该控制信号,使该电压调节电路调整该内部供应电压至一设定值。
2.如权利要求1所述的存储器装置,其特征在于,该控制电路根据该时脉频率来判断是否为降频,倘若为降频时该控制信号使该电压调节电路调降该内部供应电压,而倘若该时脉频率为升频时该控制信号使该电压调节电路调升该内部供应电压。
3.如权利要求1所述的存储器装置,其特征在于,该控制电路在一预设期间计数该时脉信号所涵盖该时脉信号的一脉波次数,以推测该时脉信号的该时脉频率。
4.如权利要求1所述的存储器装置,其特征在于,当该时脉信号的该时脉频率低于一第一频率时,该控制电路提供一禁能信号,用以关闭不需运作的部件。
5.如权利要求1所述的存储器装置,其特征在于,当该时脉信号的该时脉频率高于一第二频率时,该控制电路提供一致能信号,用以开启欲运作的部件。
6.如权利要求1所述的存储器装置,其特征在于,对应于该内部供应电压的该特征值为该时脉信号的该时脉频率或一脉波次数。
7.一种存储器装置的电压控制方法,该存储器装置包括一电压调节电路以及一控制电路,其特征在于,该电压控制方法的步骤包括:
藉由该控制电路接收一时脉信号;以及
藉由该控制电路根据该时脉信号的一时脉频率以产生一控制信号,该控制信号用以使该电压调节电路将一工作电压转换成对应的一内部供应电压,以供该存储器装置的内部电路使用,其中根据该时脉信号的该时脉频率从一组对应于该内部供应电压的一特征值的一查找表获得对应于该时脉频率的该内部供应电压;
其中该控制电路包括:
一时脉接收及检测单元,接收该时脉信号,并判断该时脉信号的该时脉频率;
一储存单元,储存该组对应于该内部供应电压的该特征值的该查找表;以及
一控制单元,耦接该时脉接收及检测单元、该储存单元与该电压调节电路,该控制单元从该查找表找出该特征值所对应该内部供应电压而发出该控制信号,使该电压调节电路调整该内部供应电压至一设定值。
8.如权利要求7所述的存储器装置的电压控制方法,其特征在于,根据该时脉信号的该时脉频率的步骤包括:
在一预设期间计数该时脉信号所涵盖该时脉信号的一脉波次数,以推测该时脉信号的该时脉频率。
9.如权利要求7所述的存储器装置的电压控制方法,其特征在于,将该工作电压转换成对应的该内部供应电压的步骤包括:
配合该查找表来设定该内部供应电压的数值,其中该查找表储存该组对应于该内部供应电压的该特征值。
10.如权利要求9所述的存储器装置的电压控制方法,其特征在于,对应于该内部供应电压的该特征值为该时脉信号的该时脉频率或一脉波次数。
11.如权利要求7所述的存储器装置的电压控制方法,其特征在于,根据该时脉信号的该时脉频率,将该工作电压转换成对应的该内部供应电压,以供该存储器装置的内部电路使用的步骤包括:
根据该时脉频率来判断是否为降频,倘若为降频时调降该内部供应电压,而倘若该时脉频率为升频时调升该内部供应电压。
12.如权利要求7所述的存储器装置的电压控制方法,其特征在于,该电压控制方法的步骤更包括:
根据该时脉频率或频率变化,开启或关闭一存储器系统中的部件,其中该存储器系统包括该存储器装置内部的部件及其他外部部件。
13.如权利要求12所述的存储器装置的电压控制方法,其特征在于,根据该时脉频率或频率变化,开启或关闭该存储器系统中的部件的步骤包括:
当该时脉频率低于一第一频率时,提供一禁能信号,用以关闭不需运作的部件。
14.如权利要求12所述的存储器装置的电压控制方法,其特征在于,根据该时脉频率或频率变化,开启或关闭该存储器系统中的部件的步骤包括:
当该时脉频率高于一第二频率时,提供一致能信号,用以开启欲运作的部件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210379678.6A CN103714842B (zh) | 2012-10-09 | 2012-10-09 | 存储器装置以及其电压控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210379678.6A CN103714842B (zh) | 2012-10-09 | 2012-10-09 | 存储器装置以及其电压控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103714842A CN103714842A (zh) | 2014-04-09 |
CN103714842B true CN103714842B (zh) | 2016-12-07 |
Family
ID=50407739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210379678.6A Active CN103714842B (zh) | 2012-10-09 | 2012-10-09 | 存储器装置以及其电压控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103714842B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104346296B (zh) * | 2013-08-09 | 2019-02-01 | 慧荣科技股份有限公司 | 数据储存装置及其电压保护方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1391230A (zh) * | 2001-06-12 | 2003-01-15 | 三菱电机株式会社 | 具有可调整转换速率的数据输出电路的半导体装置 |
CN101042930A (zh) * | 2006-03-24 | 2007-09-26 | 富士通株式会社 | 电源单元的控制电路、电源单元及其控制方法 |
US7443739B2 (en) * | 2006-02-02 | 2008-10-28 | Qimonda Ag | Integrated semiconductor memory devices with generation of voltages |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4812338B2 (ja) * | 2005-06-13 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2012
- 2012-10-09 CN CN201210379678.6A patent/CN103714842B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1391230A (zh) * | 2001-06-12 | 2003-01-15 | 三菱电机株式会社 | 具有可调整转换速率的数据输出电路的半导体装置 |
US7443739B2 (en) * | 2006-02-02 | 2008-10-28 | Qimonda Ag | Integrated semiconductor memory devices with generation of voltages |
CN101042930A (zh) * | 2006-03-24 | 2007-09-26 | 富士通株式会社 | 电源单元的控制电路、电源单元及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103714842A (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1319169C (zh) | 具有可控的内部电源电压的半导体集成电路 | |
US11513585B1 (en) | Power management for a graphics processing unit or other circuit | |
US9250665B2 (en) | GPU with dynamic performance adjustment | |
US7069463B2 (en) | Bus clock controlling apparatus and method | |
US8463973B2 (en) | Mechanism for voltage regulator load line compensation using multiple voltage settings per operating state | |
US7463993B2 (en) | Adaptive thermal-based frequency-bounds control | |
EP3341813B1 (en) | Power multiplexer for an integrated circuit | |
EP3167521B1 (en) | Dynamic sleep mode based upon battery charge | |
JP2015165434A (ja) | マルチコアプロセッサにおける電力消費の管理 | |
KR101837606B1 (ko) | 스위칭가능한 디커플링 커패시터들 | |
DE112018000372B4 (de) | Systeme und verfahren für eine kohärente energieverwaltung | |
Kim et al. | 8.6 Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled hybrid LDO/switched-capacitor VR with fast droop mitigation | |
US20190212796A1 (en) | Reduced Power Operation Using Stored Capacitor Energy | |
CN103714842B (zh) | 存储器装置以及其电压控制方法 | |
CN107562083A (zh) | 一种控制路由器mcu温度的方法及系统 | |
Yun et al. | A digital LDO regulator with a self-clocking burst logic for ultralow power applications | |
US8943274B2 (en) | Changing power state with an elastic cache | |
US10579083B1 (en) | Managing linear regulator transient voltages upon sleep transitions | |
TW201206004A (en) | Methods and circuits for power switching | |
CN107291143A (zh) | 用电设备运行控制方法和系统 | |
US9349419B1 (en) | Method for controlling an internal supply voltage based on a clock frequency of an external clock signal and a look-up table | |
CN113412459A (zh) | 电源调节系统、方法、装置、芯片及电子设备 | |
CN109962607B (zh) | 一种限流控制调节方法和装置 | |
TW201411639A (zh) | 記憶體裝置以及其電壓控制方法 | |
CN201018411Y (zh) | 开关电源上的电源芯片功能扩展电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |